半導体試験システム及び半導体装置の試験方法
【課題】試験ボード側からの更新要求に応じて簡単に試験プログラムを更新することができる半導体試験システムを提供する。
【解決手段】本発明の一形態に係る半導体試験システム１は、試験対象の半導体装置４が搭載される試験ボード２と、試験ボード２に半導体装置４の試験信号を出力する半導体試験装置３と、を備える半導体試験システムである。試験ボード２は、搭載される半導体装置４に応じて、半導体装置４に対応する試験プログラムを半導体試験装置３に要求し、要求した試験プログラムを半導体試験装置３に読み出し指令させるインターフェース回路５を有する。
【解決手段】本発明の一形態に係る半導体試験システム１は、試験対象の半導体装置４が搭載される試験ボード２と、試験ボード２に半導体装置４の試験信号を出力する半導体試験装置３と、を備える半導体試験システムである。試験ボード２は、搭載される半導体装置４に応じて、半導体装置４に対応する試験プログラムを半導体試験装置３に要求し、要求した試験プログラムを半導体試験装置３に読み出し指令させるインターフェース回路５を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体試験システム及び半導体装置の試験方法に関する。
【背景技術】
【０００２】
半導体試験システムは、例えば試験対象である半導体装置が搭載されるＤＵＴボード(Device Under Test Board）と、半導体装置の試験に必要な電源や試験信号をＤＵＴボードに供給する半導体試験装置とを備えていることが一般的である。
【０００３】
このような半導体試験システムにおいては、近年、試験対象となる半導体装置の高集積化、多機能化により、半導体試験装置のメンテナンス作業の煩雑化及び試験対象の半導体装置に対する試験時間の長大化の傾向にある。
【０００４】
例えば、ＤＵＴボード上にフラッシュメモリが実装され、このフラッシュメモリに試験対象の半導体装置内にあるＣＰＵ（Central Processing Unit）を起動させるプログラムが格納されている。このプログラムを更新するようなメンテナンスを行う場合、半導体試験装置からＤＵＴボードを取り外して、専用の治具にてプログラムの更新作業を行なう必要があった。
【０００５】
ところで、特許文献１及び２には、ＤＵＴボードを取り外すことなく、ＤＵＴボードの記憶部に格納されているプログラムを更新することができる技術が開示されている。また、特許文献３には、パフォーマンス・ボードにボード識別ＩＤコードを付与し、読み出し可能とする回路を追加し、当該ボード識別ＩＤコードを半導体試験装置が読み出して確認することができる技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−２５７８９８号公報
【特許文献２】特開２００５−３３７７４０号公報
【特許文献３】特開平１０−１５００８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献２及び３の半導体試験システムは、ＤＵＴボードの記憶部に格納されているプログラムを当該ＤＵＴボード側から簡単に更新することができる構成とされていない。
【０００８】
本発明の目的は、上述した課題を解決する半導体試験システム及び半導体装置の試験方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の一形態に係る半導体試験システムは、試験対象の半導体装置が搭載される試験ボードと、前記試験ボードに前記半導体装置の試験信号を出力する半導体試験装置と、を備える半導体試験システムであって、前記試験ボードは、搭載される前記半導体装置に応じて、前記半導体装置に対応する試験プログラムを前記半導体試験装置に要求し、要求した前記試験プログラムを前記半導体試験装置に読み出し指令させるインターフェース回路を有する。
【００１０】
本発明の一形態に係る半導体装置の試験方法は、試験対象の半導体装置が搭載される試験ボードと、前記試験ボードに前記半導体装置の試験信号を出力する半導体試験装置と、を備える半導体試験システムを用いた半導体装置の試験方法であって、前記試験ボードに搭載される前記半導体装置に応じて、前記半導体装置に対応する試験プログラムを前記半導体試験装置に要求し、要求した前記試験プログラムを前記半導体試験装置に読み出し指令させて、前記試験プログラムを前記試験ボードに読み出し、前記半導体装置を試験する。
【発明の効果】
【００１１】
本発明によれば、試験ボード側からの更新要求に応じて簡単に試験プログラムを更新することができる半導体試験システム及び半導体装置の試験方法を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１の実施の形態の半導体試験システムを概略的に示すブロック図である。
【図２】本発明の第１の実施の形態の半導体試験システムを用いて、半導体装置を試験する工程を示すフローチャートである。
【図３】本発明の第２の実施の形態の半導体試験システムを概略的に示すブロック図である。
【図４】本発明の第２の実施の形態の半導体試験システムを用いて、半導体装置を試験する工程を示すフローチャートである。
【図５】本発明の異なる半導体試験システムを概略的に示すブロック図である。
【発明を実施するための形態】
【００１３】
本発明の実施の形態に係る半導体試験システム及び半導体装置の試験方法について説明する。但し、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、簡略化されている。
【００１４】
＜第１の実施の形態＞
本発明の第１の実施の形態に係る半導体試験システム及び半導体装置の試験方法を、図１及び図２に基づいて説明する。
【００１５】
半導体試験システム１は、図１に示すように、試験ボード２、半導体試験装置３を備える。試験ボード２は、試験対象の半導体装置４が搭載される。すなわち、試験ボード２は、一般的なＤＵＴボードと同様に、半導体試験装置３と電気的に接続されており、図示を省略したソケットに搭載された半導体装置４に、半導体試験装置３から試験に必要な電源や試験信号等が入力される構成である。また、試験ボード２は、半導体装置４で実行された試験の結果を示す信号を半導体試験装置３に出力する構成である。
【００１６】
ここで、図１に示す試験ボード２は、インターフェース回路５を備えることを特徴とする。インターフェース回路５は、操作部５１、記憶部５２を備える。操作部５１は、例えば手動によって外部から試験を行うエンジニアが操作することができるスイッチ回路を備える。操作部５１は、半導体試験装置３と電気的に接続されている。
【００１７】
例えば、後述するように、エンジニアが試験プログラムを更新要求する必要が生じたと判断すると、操作部５１をＯＮにする。一方、エンジニアが試験プログラムを更新する必要がないと判断すると、操作部５１をＯＦＦにする。つまり、操作部５１がＯＮであると、半導体装置４の試験プログラムの更新要求がされている状態であり、操作部５１がＯＦＦであると、半導体装置４の試験プログラムの更新要求がされていない状態である。
【００１８】
記憶部５２は、例えばフラッシュメモリ等を備える。記憶部５２は、試験ボード２及び半導体装置４を介して半導体試験装置３と電気的に接続される。なお、本実施の形態では、試験対象の半導体装置４が良品であることを前提に、接続関係を説明する。
【００１９】
記憶部５２には、半導体装置４に搭載されているＣＰＵ（図示を省略）を起動するための試験プログラム等が格納される。記憶部５２は、試験ボード２を介して半導体装置４に試験プログラムを出力する。また、記憶部５２には、後述するように、半導体試験装置３から試験ボード２及び半導体装置４を介して試験プログラムが入力される。
【００２０】
半導体試験装置３は、試験に必要な電源や試験信号（例えばＨｉｇｈレベル信号、Ｌｏｗレベル信号）を、試験ボード２を介して半導体装置４に出力する。また、半導体試験装置３は、エンジニアが試験開始の操作を実行すると、試験開始を示す信号を、試験ボード２を介して半導体装置４に出力する。さらに半導体試験装置３は、エンジニアが試験開始の操作を実行すると、試験ボード２におけるインターフェース回路５の操作部５１がＯＮとされているか、又はＯＦＦとされているかを判定する判定信号を当該操作部５１に出力する。
【００２１】
このとき、操作部５１がＯＮとされていると、当該判定信号が半導体試験装置３に戻される。これにより、半導体試験装置３は、試験プログラムの更新を要求していると判定し、所望の試験プログラム（半導体装置４に対応する更新用の試験プログラム）を、試験ボード２及び半導体装置４を介してインターフェース回路５の記憶部５２に出力する。そのため、半導体試験装置３には、予め半導体装置４に対応する更新用の試験プログラムが格納されている。一方、操作部５１がＯＦＦとされていると、当該判定信号が半導体試験装置３に戻ってこない。これにより、半導体試験装置３は、試験プログラムの更新を要求していないと判定する。
【００２２】
一方、半導体試験装置３には、半導体装置４から試験ボード２を介して試験結果を示す信号が入力される。半導体試験装置３は、例えば当該試験結果と予め設定されている期待値とを照合することにより、半導体装置４の良品、不良品の判定を行う。
【００２３】
このような半導体試験システム１は、図２に示すように半導体装置の試験方法を実現する。
先ず、試験を行うエンジニアが半導体試験装置３を操作する。これにより、半導体試験装置３は、インターフェース回路５の操作部５１に判定信号を出力する（Ｓ１）。このとき、半導体試験装置３は、判定信号が戻ってこなかった場合、試験プログラムの更新が要求されていないと判定する（Ｓ２）。
【００２４】
半導体試験装置３は、試験プログラムの更新が要求されていないと判定すると、試験開始を示す信号を、試験ボード２を介して半導体装置４に出力する。半導体装置４は、半導体試験装置３から試験開始を示す信号が入力されると、インターフェース回路５の記憶部５２から予め格納されている試験プログラムを読み出して、試験を実行する（Ｓ３）。そして、半導体装置４は、試験結果を示す信号を半導体試験装置３に出力する。
これにより、半導体試験装置３は、入力された試験結果に応じて半導体装置４が良品か不良品かを判定し、半導体装置４の試験を終了する。
【００２５】
一方、半導体試験装置３は、判定信号が戻ってきた場合、試験プログラムの更新が要求されていると判定する（Ｓ２）。半導体試験装置３は、所望の試験プログラムを試験ボード２及び半導体装置４を介してインターフェース回路５の記憶部５２に出力する（Ｓ４）。
【００２６】
そして、半導体試験装置３は、試験開始を示す信号を、試験ボード２を介して半導体装置４に出力する。半導体装置４は、半導体試験装置３から試験開始を示す信号が入力されると、インターフェース回路５の記憶部５２から更新された試験プログラムを読み出して、試験を実行する（Ｓ５）。但し、半導体装置４の試験を実行せずに、一度、上述のＳ１の工程に移行しても良い。
これにより、半導体試験装置３は、入力された試験結果に応じて半導体装置４が良品か不良品かを判定し、半導体装置４の試験を終了する。
【００２７】
このような半導体試験システム及び半導体装置の試験方法は、例えばエンジニアがインターフェース回路５の操作部５１を操作するだけで、試験ボード２側から半導体試験装置３に簡単に試験プログラムの更新要求を行うことができる。しかも、試験ボード２のメンテナンス作業の効率化を図ることができる。
【００２８】
＜第２の実施の形態＞
本発明の第２の実施の形態に係る半導体試験システム及び半導体装置の試験方法を、図３及び図４に基づいて説明する。但し、第１の実施の形態の説明と重複する説明は省略し、相違点を中心に説明する。
【００２９】
一般的な半導体装置の試験では、半導体装置の製造時の出来具合の状態が判らないまま一律に試験を実行する為、無駄となる試験項目を実施することもあり、その結果として試験時間が増大する傾向にあった。本実施の形態の半導体システムは、このような課題を解決するためのものである。
【００３０】
半導体試験システム１０は、図３に示すように、第１の実施の形態の半導体試験システム１と略同様の構成とされているが、インターフェース回路の構成が相違する。
インターフェース回路５０は、所謂セルフテスト回路である。すなわち、インターフェース回路５０は、格納されている試験プログラムに応じて半導体装置４に試験を実行させ、当該試験の結果を半導体装置４から読み出す。そして、インターフェース回路５０は、半導体試験装置３に当該試験の結果を示す信号を出力する。ここで、本実施の形態のインターフェース回路５０は、上述の試験とは別に半導体装置４のランク分け試験を当該半導体装置４に実行させる。
【００３１】
具体的に云うと、インターフェース回路５０には、試験プログラムとは別に、ランク分けプログラムが格納されている。インターフェース回路５０は、ランク分けプログラムに応じて半導体装置４にランク分け試験を実行させ、半導体装置４から当該試験の結果を読み出す。そして、インターフェース回路５０は、試験ボード２及び半導体装置４を介して、当該試験の結果に応じた試験プログラムの要求を行う。
【００３２】
このような半導体試験システム１０は、図４に示すように半導体装置の試験方法を実現する。
先ず、試験を行うエンジニアが半導体試験装置３を操作する。これにより、半導体試験装置３は、試験開始を示す信号を、試験ボード２及び半導体装置４を介してインターフェース回路５０に出力する。インターフェース回路５０は、半導体装置４にランク分けプログラムを出力し、半導体装置４にランク分け試験を実行させる（Ｓ１０）。ここで、ランク分け試験とは、製造時の出来具合の状態をランク分けするものであって、例えば出来の良い順からＡランク、Ｂランク、Ｃランクとランク分けする。なお、Ｃランクは、明らかに規格外の不良品とする。
【００３３】
次に、インターフェース回路５０は、半導体装置４からランク分け試験の試験結果を読み出す（Ｓ２０）。これにより、インターフェース回路５０は、試験ボード２に搭載されている半導体装置４のランクがＡランクなのか、Ｂランクなのか、Ｃランクなのかを把握することができる。
【００３４】
次に、インターフェース回路５０は、半導体装置４のランクがＡランクの場合、試験項目Ａ（例えば、後述の試験項目Ｂに比べて簡易な試験項目）を実行させる試験プログラムを半導体試験装置３に要求する（Ｓ３０）。これにより、半導体試験装置３は、試験項目Ａを実行させる試験プログラムをインターフェース回路５０に出力する。インターフェース回路５０は、半導体試験装置３から入力された試験項目Ａを実行させる試験プログラムに応じて半導体装置４に試験を実行させ、当該試験の結果を半導体装置４から読み出す（Ｓ４０）。そして、インターフェース回路５０は、半導体装置４から読み出した試験の結果を示す信号を半導体試験装置３に出力する。
これにより、半導体試験装置３は、入力された試験結果に応じて半導体装置４が良品か不良品かを判定し、半導体装置４の試験を終了する。
【００３５】
一方、インターフェース回路５０は、半導体装置４のランクがＢランクの場合、試験項目Ｂを実行させる試験プログラムを半導体試験装置３に要求する（Ｓ５０）。これにより、半導体試験装置３は、試験項目Ｂを実行させる試験プログラムをインターフェース回路５０に出力する。インターフェース回路５０は、半導体試験装置３から入力された試験項目Ｂを実行させる試験プログラムに応じて半導体装置４に試験を実行させ、当該試験の結果を半導体装置４から読み出す（Ｓ６０）。そして、インターフェース回路５０は、半導体装置４から読み出した試験の結果を示す信号を半導体試験装置３に出力する。
これにより、半導体試験装置３は、入力された試験結果に応じて半導体装置４が良品か不良品かを判定し、半導体装置４の試験を終了する。
【００３６】
一方、インターフェース回路５０は、半導体装置４のランクがＣランクの場合、試験プログラムの要求をしないことを示す信号を半導体試験装置３に出力する（Ｓ７０）。
これにより、半導体試験装置３は半導体装置４の試験を終了する。半導体試験装置３は、インターフェース回路５０から試験プログラムを要求しないことを示す信号が入力されると、試験対象である半導体装置４は明らかに規格外の不良品であると判断することができる。
【００３７】
このような半導体試験システム及び半導体装置の試験方法は、試験対象である半導体装置４のランク分けに応じて試験を実施する、又は試験を実施しない、さらには試験項目を選択することができる。すなわち、試験対象である半導体装置が不良品であって試験不要な場合、当該半導体装置への試験を省略するので、試験時間の短縮化を図ることができる。また、例えば試験対象である半導体装置４の製造時の出来具合が良い場合、試験項目を簡単な項目にすることができ、やはり試験時間の短縮化を図ることができる。
【００３８】
＜第３の実施の形態＞
本発明の第３の実施の形態に係る半導体試験システム及び半導体装置の試験方法を説明する。但し、第１の実施の形態の説明と重複する説明は省略し、相違点を中心に説明する。
【００３９】
一般的な試験ボードは、試験対象である半導体装置に対応している。そのため、試験ボードに入力される試験プログラムも対応しており、誤った試験プログラムに応じて半導体装置が試験を実行すると、試験ボードが破損する可能性がある。本実施の形態の半導体試験システムは、このような課題を解決するためのものである。また、第１の実施の形態において、半導体試験装置３に複数の試験プログラムが格納されている場合、半導体装置４に対応する所望の試験プログラムを読み出すことができるようにするためのものである。
【００４０】
本実施の形態の半導体試験システムは、第１及び第２の実施の形態の半導体試験システム１（１０）と同様の構成とされているが、インターフェース回路５（５０）に試験ボード２の識別情報が格納されている。インターフェース回路５（５０）は、例えば試験プログラムを要求する際に、半導体試験装置３に当該識別情報を示す信号を出力する。半導体試験装置３は、入力された識別情報に応じて、格納されている複数の試験プログラムから、当該試験ボード２、即ち試験対象である半導体装置４に対応する試験プログラムを選択する。つまり、半導体試験装置３は、入力された識別情報と、格納されている複数の試験プログラムにそれぞれ対応する試験ボードの識別情報とを比較し、入力された識別情報に一致する識別情報を有する試験ボードに対応する試験プログラムを、インターフェース回路５（５０）に出力する。これにより、本実施の形態の半導体試験システムも、第１の実施の形態と略同様に半導体装置４の試験を実施することができ、さらに半導体装置４を適切な試験プログラムで試験することができ、試験ボード２の破損を防ぐことができる。
【００４１】
本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
上記第１の実施の形態では、試験プログラムの更新要求を、インターフェース回路５から半導体装置４を介して半導体試験装置３に行っているが、この限りでない。すなわち、試験プログラムの更新要求を、インターフェース回路５から半導体装置４を介さずに半導体試験装置３に行っても良い。この場合、半導体試験装置３から所望の試験プログラムが、試験ボード２を介してインターフェース回路５に入力される。
【００４２】
上記第１の実施の形態では、操作部５１をエンジニアが操作するスイッチ回路で構成したが、この限りでない。すなわち、操作部５１は、半導体試験装置３に対して試験プログラムの更新要求を行うことができる構成であれば良い。
【００４３】
上記第１の実施の形態では、半導体試験装置３から所望の試験プログラムが入力されているが、この限りでない。すなわち、半導体試験システムは、ＳＤ（Secure Digital）カードやメモリスティック等の記憶媒体（図示を省略）から所望の試験プログラムが入力される構成でも良い。この場合の半導体試験システムは、図５に示すように、例えば第１の実施の形態の半導体試験システム１と略同様の構成とされるが、記憶媒体が接続される接続部５３をインターフェース回路５が備える。接続部５３は、記憶媒体が接続されると、接続されたことを示す信号を操作部５１に出力する。これにより、操作部５１はＯＮの状態とされる。上述のようにエンジニアが半導体試験装置３を操作して、半導体試験装置３がインターフェース回路５の操作部５１に判定信号を出力すると、操作部５１はＯＮとなっているので、判定信号が戻って来る。そのため、半導体試験装置３は、試験プログラムの更新が要求されていると判定し、記憶媒体からの試験プログラムの読み出し指令信号を、試験ボード２及び半導体装置４を介してインターフェース回路５に出力する。インターフェース回路５は、半導体試験装置３から当該指令信号が入力されると、記憶媒体から試験プログラムを読み出し、記憶部５２に入力する。これにより、記憶部５２に格納されている試験プログラムを更新することができる。
【００４４】
上記第２の実施の形態では、半導体装置４の試験結果を、インターフェース回路５０から半導体装置４を介さずに半導体試験装置３に出力しているが、半導体装置４を介して半導体試験装置３に出力しても良い。
【００４５】
上記第３の実施の形態では、試験ボード２の識別情報を試験プログラムの更新時に用いているが、この限りでない。すなわち、半導体試験装置３は、入力される識別情報が、予め設定されている試験対象である半導体装置４が搭載される試験ボード２の識別情報と一致するか否かを判定し、一致しない場合は、試験信号を出力しない構成としても良い。
【符号の説明】
【００４６】
１、１０ 半導体試験システム
２ 試験ボード
３ 半導体試験装置
４ 半導体装置
５、５０ インターフェース回路
５１ 操作部
５２ 記憶部
５３ 接続部
【技術分野】
【０００１】
本発明は、半導体試験システム及び半導体装置の試験方法に関する。
【背景技術】
【０００２】
半導体試験システムは、例えば試験対象である半導体装置が搭載されるＤＵＴボード(Device Under Test Board）と、半導体装置の試験に必要な電源や試験信号をＤＵＴボードに供給する半導体試験装置とを備えていることが一般的である。
【０００３】
このような半導体試験システムにおいては、近年、試験対象となる半導体装置の高集積化、多機能化により、半導体試験装置のメンテナンス作業の煩雑化及び試験対象の半導体装置に対する試験時間の長大化の傾向にある。
【０００４】
例えば、ＤＵＴボード上にフラッシュメモリが実装され、このフラッシュメモリに試験対象の半導体装置内にあるＣＰＵ（Central Processing Unit）を起動させるプログラムが格納されている。このプログラムを更新するようなメンテナンスを行う場合、半導体試験装置からＤＵＴボードを取り外して、専用の治具にてプログラムの更新作業を行なう必要があった。
【０００５】
ところで、特許文献１及び２には、ＤＵＴボードを取り外すことなく、ＤＵＴボードの記憶部に格納されているプログラムを更新することができる技術が開示されている。また、特許文献３には、パフォーマンス・ボードにボード識別ＩＤコードを付与し、読み出し可能とする回路を追加し、当該ボード識別ＩＤコードを半導体試験装置が読み出して確認することができる技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−２５７８９８号公報
【特許文献２】特開２００５−３３７７４０号公報
【特許文献３】特開平１０−１５００８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献２及び３の半導体試験システムは、ＤＵＴボードの記憶部に格納されているプログラムを当該ＤＵＴボード側から簡単に更新することができる構成とされていない。
【０００８】
本発明の目的は、上述した課題を解決する半導体試験システム及び半導体装置の試験方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の一形態に係る半導体試験システムは、試験対象の半導体装置が搭載される試験ボードと、前記試験ボードに前記半導体装置の試験信号を出力する半導体試験装置と、を備える半導体試験システムであって、前記試験ボードは、搭載される前記半導体装置に応じて、前記半導体装置に対応する試験プログラムを前記半導体試験装置に要求し、要求した前記試験プログラムを前記半導体試験装置に読み出し指令させるインターフェース回路を有する。
【００１０】
本発明の一形態に係る半導体装置の試験方法は、試験対象の半導体装置が搭載される試験ボードと、前記試験ボードに前記半導体装置の試験信号を出力する半導体試験装置と、を備える半導体試験システムを用いた半導体装置の試験方法であって、前記試験ボードに搭載される前記半導体装置に応じて、前記半導体装置に対応する試験プログラムを前記半導体試験装置に要求し、要求した前記試験プログラムを前記半導体試験装置に読み出し指令させて、前記試験プログラムを前記試験ボードに読み出し、前記半導体装置を試験する。
【発明の効果】
【００１１】
本発明によれば、試験ボード側からの更新要求に応じて簡単に試験プログラムを更新することができる半導体試験システム及び半導体装置の試験方法を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１の実施の形態の半導体試験システムを概略的に示すブロック図である。
【図２】本発明の第１の実施の形態の半導体試験システムを用いて、半導体装置を試験する工程を示すフローチャートである。
【図３】本発明の第２の実施の形態の半導体試験システムを概略的に示すブロック図である。
【図４】本発明の第２の実施の形態の半導体試験システムを用いて、半導体装置を試験する工程を示すフローチャートである。
【図５】本発明の異なる半導体試験システムを概略的に示すブロック図である。
【発明を実施するための形態】
【００１３】
本発明の実施の形態に係る半導体試験システム及び半導体装置の試験方法について説明する。但し、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、簡略化されている。
【００１４】
＜第１の実施の形態＞
本発明の第１の実施の形態に係る半導体試験システム及び半導体装置の試験方法を、図１及び図２に基づいて説明する。
【００１５】
半導体試験システム１は、図１に示すように、試験ボード２、半導体試験装置３を備える。試験ボード２は、試験対象の半導体装置４が搭載される。すなわち、試験ボード２は、一般的なＤＵＴボードと同様に、半導体試験装置３と電気的に接続されており、図示を省略したソケットに搭載された半導体装置４に、半導体試験装置３から試験に必要な電源や試験信号等が入力される構成である。また、試験ボード２は、半導体装置４で実行された試験の結果を示す信号を半導体試験装置３に出力する構成である。
【００１６】
ここで、図１に示す試験ボード２は、インターフェース回路５を備えることを特徴とする。インターフェース回路５は、操作部５１、記憶部５２を備える。操作部５１は、例えば手動によって外部から試験を行うエンジニアが操作することができるスイッチ回路を備える。操作部５１は、半導体試験装置３と電気的に接続されている。
【００１７】
例えば、後述するように、エンジニアが試験プログラムを更新要求する必要が生じたと判断すると、操作部５１をＯＮにする。一方、エンジニアが試験プログラムを更新する必要がないと判断すると、操作部５１をＯＦＦにする。つまり、操作部５１がＯＮであると、半導体装置４の試験プログラムの更新要求がされている状態であり、操作部５１がＯＦＦであると、半導体装置４の試験プログラムの更新要求がされていない状態である。
【００１８】
記憶部５２は、例えばフラッシュメモリ等を備える。記憶部５２は、試験ボード２及び半導体装置４を介して半導体試験装置３と電気的に接続される。なお、本実施の形態では、試験対象の半導体装置４が良品であることを前提に、接続関係を説明する。
【００１９】
記憶部５２には、半導体装置４に搭載されているＣＰＵ（図示を省略）を起動するための試験プログラム等が格納される。記憶部５２は、試験ボード２を介して半導体装置４に試験プログラムを出力する。また、記憶部５２には、後述するように、半導体試験装置３から試験ボード２及び半導体装置４を介して試験プログラムが入力される。
【００２０】
半導体試験装置３は、試験に必要な電源や試験信号（例えばＨｉｇｈレベル信号、Ｌｏｗレベル信号）を、試験ボード２を介して半導体装置４に出力する。また、半導体試験装置３は、エンジニアが試験開始の操作を実行すると、試験開始を示す信号を、試験ボード２を介して半導体装置４に出力する。さらに半導体試験装置３は、エンジニアが試験開始の操作を実行すると、試験ボード２におけるインターフェース回路５の操作部５１がＯＮとされているか、又はＯＦＦとされているかを判定する判定信号を当該操作部５１に出力する。
【００２１】
このとき、操作部５１がＯＮとされていると、当該判定信号が半導体試験装置３に戻される。これにより、半導体試験装置３は、試験プログラムの更新を要求していると判定し、所望の試験プログラム（半導体装置４に対応する更新用の試験プログラム）を、試験ボード２及び半導体装置４を介してインターフェース回路５の記憶部５２に出力する。そのため、半導体試験装置３には、予め半導体装置４に対応する更新用の試験プログラムが格納されている。一方、操作部５１がＯＦＦとされていると、当該判定信号が半導体試験装置３に戻ってこない。これにより、半導体試験装置３は、試験プログラムの更新を要求していないと判定する。
【００２２】
一方、半導体試験装置３には、半導体装置４から試験ボード２を介して試験結果を示す信号が入力される。半導体試験装置３は、例えば当該試験結果と予め設定されている期待値とを照合することにより、半導体装置４の良品、不良品の判定を行う。
【００２３】
このような半導体試験システム１は、図２に示すように半導体装置の試験方法を実現する。
先ず、試験を行うエンジニアが半導体試験装置３を操作する。これにより、半導体試験装置３は、インターフェース回路５の操作部５１に判定信号を出力する（Ｓ１）。このとき、半導体試験装置３は、判定信号が戻ってこなかった場合、試験プログラムの更新が要求されていないと判定する（Ｓ２）。
【００２４】
半導体試験装置３は、試験プログラムの更新が要求されていないと判定すると、試験開始を示す信号を、試験ボード２を介して半導体装置４に出力する。半導体装置４は、半導体試験装置３から試験開始を示す信号が入力されると、インターフェース回路５の記憶部５２から予め格納されている試験プログラムを読み出して、試験を実行する（Ｓ３）。そして、半導体装置４は、試験結果を示す信号を半導体試験装置３に出力する。
これにより、半導体試験装置３は、入力された試験結果に応じて半導体装置４が良品か不良品かを判定し、半導体装置４の試験を終了する。
【００２５】
一方、半導体試験装置３は、判定信号が戻ってきた場合、試験プログラムの更新が要求されていると判定する（Ｓ２）。半導体試験装置３は、所望の試験プログラムを試験ボード２及び半導体装置４を介してインターフェース回路５の記憶部５２に出力する（Ｓ４）。
【００２６】
そして、半導体試験装置３は、試験開始を示す信号を、試験ボード２を介して半導体装置４に出力する。半導体装置４は、半導体試験装置３から試験開始を示す信号が入力されると、インターフェース回路５の記憶部５２から更新された試験プログラムを読み出して、試験を実行する（Ｓ５）。但し、半導体装置４の試験を実行せずに、一度、上述のＳ１の工程に移行しても良い。
これにより、半導体試験装置３は、入力された試験結果に応じて半導体装置４が良品か不良品かを判定し、半導体装置４の試験を終了する。
【００２７】
このような半導体試験システム及び半導体装置の試験方法は、例えばエンジニアがインターフェース回路５の操作部５１を操作するだけで、試験ボード２側から半導体試験装置３に簡単に試験プログラムの更新要求を行うことができる。しかも、試験ボード２のメンテナンス作業の効率化を図ることができる。
【００２８】
＜第２の実施の形態＞
本発明の第２の実施の形態に係る半導体試験システム及び半導体装置の試験方法を、図３及び図４に基づいて説明する。但し、第１の実施の形態の説明と重複する説明は省略し、相違点を中心に説明する。
【００２９】
一般的な半導体装置の試験では、半導体装置の製造時の出来具合の状態が判らないまま一律に試験を実行する為、無駄となる試験項目を実施することもあり、その結果として試験時間が増大する傾向にあった。本実施の形態の半導体システムは、このような課題を解決するためのものである。
【００３０】
半導体試験システム１０は、図３に示すように、第１の実施の形態の半導体試験システム１と略同様の構成とされているが、インターフェース回路の構成が相違する。
インターフェース回路５０は、所謂セルフテスト回路である。すなわち、インターフェース回路５０は、格納されている試験プログラムに応じて半導体装置４に試験を実行させ、当該試験の結果を半導体装置４から読み出す。そして、インターフェース回路５０は、半導体試験装置３に当該試験の結果を示す信号を出力する。ここで、本実施の形態のインターフェース回路５０は、上述の試験とは別に半導体装置４のランク分け試験を当該半導体装置４に実行させる。
【００３１】
具体的に云うと、インターフェース回路５０には、試験プログラムとは別に、ランク分けプログラムが格納されている。インターフェース回路５０は、ランク分けプログラムに応じて半導体装置４にランク分け試験を実行させ、半導体装置４から当該試験の結果を読み出す。そして、インターフェース回路５０は、試験ボード２及び半導体装置４を介して、当該試験の結果に応じた試験プログラムの要求を行う。
【００３２】
このような半導体試験システム１０は、図４に示すように半導体装置の試験方法を実現する。
先ず、試験を行うエンジニアが半導体試験装置３を操作する。これにより、半導体試験装置３は、試験開始を示す信号を、試験ボード２及び半導体装置４を介してインターフェース回路５０に出力する。インターフェース回路５０は、半導体装置４にランク分けプログラムを出力し、半導体装置４にランク分け試験を実行させる（Ｓ１０）。ここで、ランク分け試験とは、製造時の出来具合の状態をランク分けするものであって、例えば出来の良い順からＡランク、Ｂランク、Ｃランクとランク分けする。なお、Ｃランクは、明らかに規格外の不良品とする。
【００３３】
次に、インターフェース回路５０は、半導体装置４からランク分け試験の試験結果を読み出す（Ｓ２０）。これにより、インターフェース回路５０は、試験ボード２に搭載されている半導体装置４のランクがＡランクなのか、Ｂランクなのか、Ｃランクなのかを把握することができる。
【００３４】
次に、インターフェース回路５０は、半導体装置４のランクがＡランクの場合、試験項目Ａ（例えば、後述の試験項目Ｂに比べて簡易な試験項目）を実行させる試験プログラムを半導体試験装置３に要求する（Ｓ３０）。これにより、半導体試験装置３は、試験項目Ａを実行させる試験プログラムをインターフェース回路５０に出力する。インターフェース回路５０は、半導体試験装置３から入力された試験項目Ａを実行させる試験プログラムに応じて半導体装置４に試験を実行させ、当該試験の結果を半導体装置４から読み出す（Ｓ４０）。そして、インターフェース回路５０は、半導体装置４から読み出した試験の結果を示す信号を半導体試験装置３に出力する。
これにより、半導体試験装置３は、入力された試験結果に応じて半導体装置４が良品か不良品かを判定し、半導体装置４の試験を終了する。
【００３５】
一方、インターフェース回路５０は、半導体装置４のランクがＢランクの場合、試験項目Ｂを実行させる試験プログラムを半導体試験装置３に要求する（Ｓ５０）。これにより、半導体試験装置３は、試験項目Ｂを実行させる試験プログラムをインターフェース回路５０に出力する。インターフェース回路５０は、半導体試験装置３から入力された試験項目Ｂを実行させる試験プログラムに応じて半導体装置４に試験を実行させ、当該試験の結果を半導体装置４から読み出す（Ｓ６０）。そして、インターフェース回路５０は、半導体装置４から読み出した試験の結果を示す信号を半導体試験装置３に出力する。
これにより、半導体試験装置３は、入力された試験結果に応じて半導体装置４が良品か不良品かを判定し、半導体装置４の試験を終了する。
【００３６】
一方、インターフェース回路５０は、半導体装置４のランクがＣランクの場合、試験プログラムの要求をしないことを示す信号を半導体試験装置３に出力する（Ｓ７０）。
これにより、半導体試験装置３は半導体装置４の試験を終了する。半導体試験装置３は、インターフェース回路５０から試験プログラムを要求しないことを示す信号が入力されると、試験対象である半導体装置４は明らかに規格外の不良品であると判断することができる。
【００３７】
このような半導体試験システム及び半導体装置の試験方法は、試験対象である半導体装置４のランク分けに応じて試験を実施する、又は試験を実施しない、さらには試験項目を選択することができる。すなわち、試験対象である半導体装置が不良品であって試験不要な場合、当該半導体装置への試験を省略するので、試験時間の短縮化を図ることができる。また、例えば試験対象である半導体装置４の製造時の出来具合が良い場合、試験項目を簡単な項目にすることができ、やはり試験時間の短縮化を図ることができる。
【００３８】
＜第３の実施の形態＞
本発明の第３の実施の形態に係る半導体試験システム及び半導体装置の試験方法を説明する。但し、第１の実施の形態の説明と重複する説明は省略し、相違点を中心に説明する。
【００３９】
一般的な試験ボードは、試験対象である半導体装置に対応している。そのため、試験ボードに入力される試験プログラムも対応しており、誤った試験プログラムに応じて半導体装置が試験を実行すると、試験ボードが破損する可能性がある。本実施の形態の半導体試験システムは、このような課題を解決するためのものである。また、第１の実施の形態において、半導体試験装置３に複数の試験プログラムが格納されている場合、半導体装置４に対応する所望の試験プログラムを読み出すことができるようにするためのものである。
【００４０】
本実施の形態の半導体試験システムは、第１及び第２の実施の形態の半導体試験システム１（１０）と同様の構成とされているが、インターフェース回路５（５０）に試験ボード２の識別情報が格納されている。インターフェース回路５（５０）は、例えば試験プログラムを要求する際に、半導体試験装置３に当該識別情報を示す信号を出力する。半導体試験装置３は、入力された識別情報に応じて、格納されている複数の試験プログラムから、当該試験ボード２、即ち試験対象である半導体装置４に対応する試験プログラムを選択する。つまり、半導体試験装置３は、入力された識別情報と、格納されている複数の試験プログラムにそれぞれ対応する試験ボードの識別情報とを比較し、入力された識別情報に一致する識別情報を有する試験ボードに対応する試験プログラムを、インターフェース回路５（５０）に出力する。これにより、本実施の形態の半導体試験システムも、第１の実施の形態と略同様に半導体装置４の試験を実施することができ、さらに半導体装置４を適切な試験プログラムで試験することができ、試験ボード２の破損を防ぐことができる。
【００４１】
本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
上記第１の実施の形態では、試験プログラムの更新要求を、インターフェース回路５から半導体装置４を介して半導体試験装置３に行っているが、この限りでない。すなわち、試験プログラムの更新要求を、インターフェース回路５から半導体装置４を介さずに半導体試験装置３に行っても良い。この場合、半導体試験装置３から所望の試験プログラムが、試験ボード２を介してインターフェース回路５に入力される。
【００４２】
上記第１の実施の形態では、操作部５１をエンジニアが操作するスイッチ回路で構成したが、この限りでない。すなわち、操作部５１は、半導体試験装置３に対して試験プログラムの更新要求を行うことができる構成であれば良い。
【００４３】
上記第１の実施の形態では、半導体試験装置３から所望の試験プログラムが入力されているが、この限りでない。すなわち、半導体試験システムは、ＳＤ（Secure Digital）カードやメモリスティック等の記憶媒体（図示を省略）から所望の試験プログラムが入力される構成でも良い。この場合の半導体試験システムは、図５に示すように、例えば第１の実施の形態の半導体試験システム１と略同様の構成とされるが、記憶媒体が接続される接続部５３をインターフェース回路５が備える。接続部５３は、記憶媒体が接続されると、接続されたことを示す信号を操作部５１に出力する。これにより、操作部５１はＯＮの状態とされる。上述のようにエンジニアが半導体試験装置３を操作して、半導体試験装置３がインターフェース回路５の操作部５１に判定信号を出力すると、操作部５１はＯＮとなっているので、判定信号が戻って来る。そのため、半導体試験装置３は、試験プログラムの更新が要求されていると判定し、記憶媒体からの試験プログラムの読み出し指令信号を、試験ボード２及び半導体装置４を介してインターフェース回路５に出力する。インターフェース回路５は、半導体試験装置３から当該指令信号が入力されると、記憶媒体から試験プログラムを読み出し、記憶部５２に入力する。これにより、記憶部５２に格納されている試験プログラムを更新することができる。
【００４４】
上記第２の実施の形態では、半導体装置４の試験結果を、インターフェース回路５０から半導体装置４を介さずに半導体試験装置３に出力しているが、半導体装置４を介して半導体試験装置３に出力しても良い。
【００４５】
上記第３の実施の形態では、試験ボード２の識別情報を試験プログラムの更新時に用いているが、この限りでない。すなわち、半導体試験装置３は、入力される識別情報が、予め設定されている試験対象である半導体装置４が搭載される試験ボード２の識別情報と一致するか否かを判定し、一致しない場合は、試験信号を出力しない構成としても良い。
【符号の説明】
【００４６】
１、１０ 半導体試験システム
２ 試験ボード
３ 半導体試験装置
４ 半導体装置
５、５０ インターフェース回路
５１ 操作部
５２ 記憶部
５３ 接続部
【特許請求の範囲】
【請求項１】
試験対象の半導体装置が搭載される試験ボードと、
前記試験ボードに前記半導体装置の試験信号を出力する半導体試験装置と、を備える半導体試験システムであって、
前記試験ボードは、搭載される前記半導体装置に応じて、前記半導体装置に対応する試験プログラムを前記半導体試験装置に要求し、要求した前記試験プログラムを前記半導体試験装置に読み出し指令させるインターフェース回路を有する半導体試験システム。
【請求項２】
前記インターフェース回路は、
前記半導体装置に応じて操作され、前記半導体装置に対応する試験プログラムを前記半導体試験装置に要求する操作部と、
前記試験プログラムが格納される記憶部と、
を有する請求項１に記載の半導体試験システム。
【請求項３】
前記インターフェース回路は、試験プログラムが格納されている記憶媒体が接続される接続部をさらに有し、
前記接続部は、前記記憶媒体が接続されると、前記操作部に接続信号を出力し、
前記操作部は、前記接続信号が前記接続部から入力されると、前記半導体装置に対応する試験プログラムを前記半導体試験装置に要求し、
前記半導体試験装置は、前記操作部が前記試験プログラムを要求すると、前記記憶媒体からの試験プログラムの読み出し指示信号を前記インターフェース回路に出力する請求項２に記載の半導体試験システム。
【請求項４】
前記インターフェース回路は、ランク分けプログラムが格納されたセルフテスト回路であって、
前記インターフェース回路は、前記ランク分けプログラムに応じて前記半導体装置にランク分け試験を実行させ、この試験結果に応じて前記試験プログラムを前記半導体試験装置に要求する請求項１に記載の半導体試験システム。
【請求項５】
前記インターフェース回路には、前記試験ボードの識別情報が格納されており、前記インターフェース回路は、前記識別情報を前記半導体試験装置に出力し、
前記半導体試験装置は、入力される前記識別情報が予め設定されている識別情報と一致すると、前記試験プログラムの要求に応じて読み出し指示を行う請求項１乃至４に記載の半導体試験システム。
【請求項６】
試験対象の半導体装置が搭載される試験ボードと、
前記試験ボードに前記半導体装置の試験信号を出力する半導体試験装置と、を備える半導体試験システムを用いた半導体装置の試験方法であって、
前記試験ボードに搭載される前記半導体装置に応じて、前記半導体装置に対応する試験プログラムを前記半導体試験装置に要求し、要求した前記試験プログラムを前記半導体試験装置に読み出し指令させて、前記試験プログラムを前記試験ボードに読み出し、前記半導体装置を試験する半導体装置の試験方法。
【請求項１】
試験対象の半導体装置が搭載される試験ボードと、
前記試験ボードに前記半導体装置の試験信号を出力する半導体試験装置と、を備える半導体試験システムであって、
前記試験ボードは、搭載される前記半導体装置に応じて、前記半導体装置に対応する試験プログラムを前記半導体試験装置に要求し、要求した前記試験プログラムを前記半導体試験装置に読み出し指令させるインターフェース回路を有する半導体試験システム。
【請求項２】
前記インターフェース回路は、
前記半導体装置に応じて操作され、前記半導体装置に対応する試験プログラムを前記半導体試験装置に要求する操作部と、
前記試験プログラムが格納される記憶部と、
を有する請求項１に記載の半導体試験システム。
【請求項３】
前記インターフェース回路は、試験プログラムが格納されている記憶媒体が接続される接続部をさらに有し、
前記接続部は、前記記憶媒体が接続されると、前記操作部に接続信号を出力し、
前記操作部は、前記接続信号が前記接続部から入力されると、前記半導体装置に対応する試験プログラムを前記半導体試験装置に要求し、
前記半導体試験装置は、前記操作部が前記試験プログラムを要求すると、前記記憶媒体からの試験プログラムの読み出し指示信号を前記インターフェース回路に出力する請求項２に記載の半導体試験システム。
【請求項４】
前記インターフェース回路は、ランク分けプログラムが格納されたセルフテスト回路であって、
前記インターフェース回路は、前記ランク分けプログラムに応じて前記半導体装置にランク分け試験を実行させ、この試験結果に応じて前記試験プログラムを前記半導体試験装置に要求する請求項１に記載の半導体試験システム。
【請求項５】
前記インターフェース回路には、前記試験ボードの識別情報が格納されており、前記インターフェース回路は、前記識別情報を前記半導体試験装置に出力し、
前記半導体試験装置は、入力される前記識別情報が予め設定されている識別情報と一致すると、前記試験プログラムの要求に応じて読み出し指示を行う請求項１乃至４に記載の半導体試験システム。
【請求項６】
試験対象の半導体装置が搭載される試験ボードと、
前記試験ボードに前記半導体装置の試験信号を出力する半導体試験装置と、を備える半導体試験システムを用いた半導体装置の試験方法であって、
前記試験ボードに搭載される前記半導体装置に応じて、前記半導体装置に対応する試験プログラムを前記半導体試験装置に要求し、要求した前記試験プログラムを前記半導体試験装置に読み出し指令させて、前記試験プログラムを前記試験ボードに読み出し、前記半導体装置を試験する半導体装置の試験方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１２−１１８００９（Ｐ２０１２−１１８００９Ａ）
【公開日】平成２４年６月２１日（２０１２．６．２１）
【国際特許分類】
【出願番号】特願２０１０−２７０３００（Ｐ２０１０−２７０３００）
【出願日】平成２２年１２月３日（２０１０．１２．３）
【出願人】（０００１９７３６６）ＮＥＣアクセステクニカ株式会社 (1,236)
【Ｆターム（参考）】
【公開日】平成２４年６月２１日（２０１２．６．２１）
【国際特許分類】
【出願日】平成２２年１２月３日（２０１０．１２．３）
【出願人】（０００１９７３６６）ＮＥＣアクセステクニカ株式会社 (1,236)
【Ｆターム（参考）】
[ Back to top ]