回路基板構造及びその製造方法
【課題】回路基板構造及び製造方法を提供する。
【解決手段】主に第１の誘電体層の中に第１の回路層が形成され、第１の回路層が第１の誘電体層の表面に露出されるとともに、第１の誘電体層及び第１の回路層の上に第２の誘電体層が形成され、第２の誘電体層の上に第２の回路層が形成され、第２の誘電体層の中に第１の回路層に電気的に接続されるための第１の導電ビアが複数形成されている。これにより、従来の回路基板とは異なり、コア板及び電気めっき貫通孔の配設が必要ではなくなり、軽薄短小が図られるとともに、第１の誘電体層が硬化前に液体であり、硬化前に第２の誘電体層が第１の誘電体層の上に形成されることで、第２の誘電体層が第１の誘電体層に一体に結合されているため、回路基板層間構造の結合性が向上する。
【解決手段】主に第１の誘電体層の中に第１の回路層が形成され、第１の回路層が第１の誘電体層の表面に露出されるとともに、第１の誘電体層及び第１の回路層の上に第２の誘電体層が形成され、第２の誘電体層の上に第２の回路層が形成され、第２の誘電体層の中に第１の回路層に電気的に接続されるための第１の導電ビアが複数形成されている。これにより、従来の回路基板とは異なり、コア板及び電気めっき貫通孔の配設が必要ではなくなり、軽薄短小が図られるとともに、第１の誘電体層が硬化前に液体であり、硬化前に第２の誘電体層が第１の誘電体層の上に形成されることで、第２の誘電体層が第１の誘電体層に一体に結合されているため、回路基板層間構造の結合性が向上する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板構造及びその製造方法に関し、特にコアレス基板である回路基板構造及びその製造方法に関するものである。
【背景技術】
【０００２】
電子産業の発達に伴い、半導体パッケージの高集積化（Ｉｎｔｅｇｒａｔｉｏｎ）及び小型化パッケージへの要求を満たすために、複数の能動、受動素子及び回路を有し、高密度回路である集積回路の需要に応じるように回路基板における利用可能な配線空間を、限られたスペースの中で層間接続技術（Ｉｎｔｅｒｌａｙｅｒ ｃｏｎｎｅｃｔｉｏｎ）により拡大させる多層回路基板が開発されている。また、業界では、多層回路基板の配線精度を向上させるために、複数の誘電体層及び回路層のそれぞれをコア板（Ｃｏｒｅ ｂｏａｒｄ）の２つの表面上にビルドアップ（Ｂｕｉｌｄ−ｕｐ）技術により互いに重ね合わせるとともに、該誘電体層の中に上下層の回路間の電気的に接続のための導電ビア（Ｃｏｎｄｕｃｔｉｖｅ ｖｉａ）を開口させ、コア板両側の回路層が電気的に接続されるようにコア板の中に導電貫通孔を形成するようにするビルドアップ構造が開発されている。
【０００３】
図１Ａないし図１Ｈは、従来の多層回路基板の製造方法を模式的に示した図である。
【０００４】
まず、図１Ａに示すように、例えば銅箔基板（Ｃｏｐｐｅｒ ｃｏａｔｅｄ ｌａｍｉｎａｔｅｄ、ＣＣＬ）である、金属薄層１０１を有するコア（ｃｏｒｅ）基板１００を用意し、金属薄層１０１を有するコア板１００の中に、複数の貫通孔１０２を開口させる。
【０００５】
次に、図１Ｂに示すように、金属薄層１０１の表面及び貫通孔１０２の孔壁の上に金属層１０３を形成する。
【０００６】
次に、図１Ｃに示すように、コア板１００の上表面及び下表面の金属層１０３を電気的に導通させるために、導電又は非導電のプラグ材料１１、例えば絶縁性インク又は銅含有導電ペーストを貫通孔１０２の残留空隙の中に充填させることにより導電貫通孔（ＰＴＨ）１０２ａを形成する。
【０００７】
次に、図１Ｄに示すように、余分なプラグ材料１１をバフ研磨工程で除去することにより、金属層１０３の表面を平坦にする。
【０００８】
次に、図１Ｅに示すように、コア板１００の２つの表面における金属薄層１０１及び金属層１０３に対してパターニング工程を行うことにより、両面の内層回路層１０４を有するコア基板１０を形成する。
【０００９】
次に、図１Ｆに示すように、コア基板１０の２つの表面における内層回路層１０４の上に誘電体層１２を形成するとともに、誘電体層１２の中に、複数のビア１２０をレーザドリル（Ｌａｓｅｒ ｄｒｉｌｌｉｎｇ）により形成する。
【００１０】
次に、図１Ｇに示すように、誘電体層１２及びビア１２０の表面に導電層１３を形成し、さらに導電層１３の上にレジスト層１４を形成し、導電層１３の一部を露出させるためにレジスト層１４の中にトレンチ領域１４０を形成することで電気めっき工程を行い、トレンチ領域１４０における導電層１３の上に回路層１５を電気めっきで形成するとともに、ビア１２０の中に内層回路層１０４に電気的に接続するための導電ビア１５１を形成する。
【００１１】
次に、図１Ｈに示すように、レジスト層１４及びそれにより被覆された導電層１３を除去する。このように、図１Ｆ及び図１Ｇに示す誘電体層及び回路層の形成工程を繰り返すことにより、多層回路を有する回路基板を作成する。
【００１２】
ただし、上述した多層回路を有する回路基板製造工程においては、表面に金属薄層１０１が形成されたコア板１００が採用され、コア板１００の中に、複数の導電貫通孔１０２ａが形成され、コア板１００の表面に内層回路層１０４が形成されているため、ドリル、プラグ及びバフ研磨等の製造工程が追加され、製造工程数が繁雑となる問題があった。
【００１３】
また、コア基板１０の中にそれらの導電貫通孔１０２ａ及び導電ビア１５１が形成され、導電貫通孔１０２ａの孔径が約１００μｍ以上であり、また、導電ビア１５１の孔径が約５０μｍであり、且つ、回路の電気めっきにより形成されているため、導電ビア１５１と比較して、導電貫通孔１０２ａの構造はより大きな配線空間が必要となり、微細回路構造の形成に不利になることがあった。
【００１４】
さらに、コア基板１０の表面における微細間隙の内層回路層１０４の上に誘電体層１２が形成された場合には、誘電体層１２の材料がガラス繊維樹脂（Ｐｒｅｐｒｅｇ）であることによって、誘電体層１２の中にガラス繊維が含有され、ガラス繊維を内層回路層１０４の回路間の間隙に充填するのが困難であることから、誘電体層１２とコア基板１０との結合性が悪くなり、かつ空隙が発生してしまうため、その後の製造工程において剥離が生じやすくなることがあった。
【００１５】
また、コア基板１０がコア板１００を有しているため、多層回路基板の厚みが増加し、軽薄短小の需要への対応に不利になることがあった。
【発明の概要】
【発明が解決しようとする課題】
【００１６】
従って、従来技術のように配線密度が低く、誘電体層が回路間の間隙に押し込まれにくく、回路基板の厚みが縮減されにくいという問題を回避することが可能な多層パッケージ基板及びその製造方法を提供することは、業界で解決すべき極めて重要な課題となっている。
【００１７】
そこで、以上のとおりの事情に鑑み、本発明は、回路基板構造におけるコア板を設けることなく、回路基板構造全体の厚みの低減が可能となり、軽薄短小が図られる回路基板構造及びその製造方法を提供することを課題とする。
【００１８】
また、本発明は、誘電体層を回路間の間隙に充填することが可能であり、結合性の不良により層間剥離してしまう不具合を回避することができる回路基板構造及びその製造方法を提供することを課題とする。
【００１９】
さらに、本発明は、回路基板構造の配線密度を向上することが可能な回路基板構造及びその製造方法を提供することを課題とする。
【課題を解決するための手段】
【００２０】
上記の課題を解決するために、本発明では、第１の誘電体層と、前記第１の誘電体層の中に形成され、前記第１の誘電体層の表面に露出される第１の回路層と、前記第１の誘電体層及び前記第１の回路層の上に形成された第２の誘電体層と、前記第２の誘電体層の上に形成され、前記第２の誘電体層の中に、複数の第１の導電ビアが形成され、前記第１の回路層に電気的に接続された第２の回路層と、を備えることを特徴とする回路基板構造が提供される。
【００２１】
上述した回路基板構造によれば、前記第２の誘電体層が形成されていない前記第１の誘電体層及び前記第１の回路層の上に形成された第１のソルダーレジスト層であって、その中に、複数の第１の電気接触パッドとして前記第１の回路層の一部を露出させる開口が形成された第１のソルダーレジスト層と、前記第２の誘電体層及び前記第２の回路層の上に形成された第２のソルダーレジスト層であって、その中に、複数の第２の電気接触パッドとして前記第２の回路層の一部を露出させる開口が形成された第２のソルダーレジスト層と、をさらに備えるようにしてもよく、あるいは、まず前記第２の誘電体層及び前記第２の回路層の側方の周囲表面に第３の誘電体層が形成されることにより、前記第２の回路層が前記第３の誘電体層の表面に露出され、前記第３の誘電体層及び前記第２の回路層の上に第２のソルダーレジスト層が形成され、前記第２のソルダーレジスト層の中に、複数の第２の電気接触パッドとして前記第２の回路層の一部を露出させる開口が形成されるようにしてもよい。
【００２２】
上述した第１の電気接触パッド及び第２の電気接触パッドの上に表面処理層が形成されており、前記表面処理層は、錫（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ビスマス（Ｂｉ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）及び金（Ａｕ）からなる組み合わせのいずれかからなる。
【００２３】
また、本発明では、前記第３の誘電体層及び前記第２の回路層の上に形成されたビルドアップ構造をさらに備え、前記ビルドアップ構造は、少なくとも第４の誘電体層と、前記第４の誘電体層の上に形成された第３の回路層及び第５の誘電体層と、前記第４の誘電体層の中に形成され前記第２の回路層及び前記第３の回路層に電気的に接続された複数の第２の導電ビアとを含み、前記ビルドアップ構造の最外層の前記第３の回路層の上に複数の第３の電気接触パッドを有し、前記ビルドアップ構造の最外層の上に第２のソルダーレジスト層が形成され、前記第２のソルダーレジスト層にそれらの第３の電気接触パッドを露出させるための複数の開口が形成されていることを特徴とする回路基板構造が提供される。
【００２４】
上述した第１の電気接触パッド及び第３の電気接触パッドの上に表面処理層が形成されており、前記表面処理層は、錫（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ビスマス（Ｂｉ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）及び金（Ａｕ）からなる組み合わせのいずれかからなる。
【００２５】
また、本発明では、搭載板を用意する工程と、前記搭載板の表面上に第１の回路層を形成する工程と、前記搭載板及び前記第１の回路層の上に第１の誘電体層を形成し、前記第１の回路層を前記第１の誘電体層の表面に露出させる工程と、前記第１の誘電体層及び前記第１の回路層の上に第２の誘電体層を形成する工程と、前記第２の誘電体層の上に第２の回路層を形成し、前記第２の誘電体層の中に前記第１の回路層に電気的に接続するための第１の導電ビアを形成する工程と、前記第１の誘電体層及び前記第１の回路層を露出させるように前記搭載板を除去する工程と、を備えることを特徴とする回路基板構造の製造方法が提供される。
【００２６】
上述した回路基板構造の製造方法によれば、前記第１の回路層の製造方法は、前記搭載板の上に第１の導電層を形成する工程と、前記第１の導電層の上に第１のレジスト層を形成し、前記第１のレジスト層の中に第１のトレンチ領域を形成する工程と、前記第１のトレンチ領域の中に前記第１の回路層を形成する工程と、前記第１のレジスト層及びそれにより被覆された第１の導電層を除去する工程と、を備えるようにしてもよい。
【００２７】
上述した製造方法によれば、前記第２の回路層の製造方法は、前記第２の誘電体層の上に金属層を形成する工程と、前記第２の誘電体層及び前記金属層の中に前記第１の回路層の一部を露出させるための貫通されたビアを複数形成する工程と、前記金属層、前記ビアのビア壁及び前記ビアにおける前記第１の回路層の上に第２の導電層を形成する工程と、前記第２の導電層の上に電気めっき金属層を形成する工程と、前記電気めっき金属層の上に第２のレジスト層を形成し、前記第２のレジスト層の中に電気めっき金属層の一部を露出させるための貫通された第２のトレンチ領域を複数形成する工程と、前記第２のトレンチ領域における電気めっき層及びそれにより被覆された前記第２の導電層及び前記金属層を除去し、前記第２の回路層を形成する工程と、前記第２のレジスト層を除去する工程と、を備えるようにしてもよい。
【００２８】
また、前記第２の回路層の製造方法は、前記第２の誘電体層の上に金属層を形成する工程と、前記第２の誘電体層及び前記金属層の中に前記第１の回路層の一部を露出させるための貫通されたビアを複数形成する工程と、前記金属層、前記ビアのビア壁及び前記ビアにおける前記第１の回路層の上に第２の導電層を形成する工程と、前記第２の導電層の上に第２のレジスト層を形成し、前記第２のレジスト層の中に第２の導電層の一部を露出させるための貫通された第２のトレンチ領域を複数形成し、この前記第２のトレンチ領域が各ビアに対応するようにする工程と、前記第２のトレンチ領域における前記第２の導電層の上に前記第２の回路層を形成し、前記ビアの中に前記第１の導電ビアを形成する工程と、前記第２のレジスト層及びそれにより被覆された前記第２の導電層及び前記金属層を除去する工程と、を備えるようにしてもよい。
【００２９】
上述のように、前記第２の誘電体層が形成されていない前記第１の誘電体層及び前記第１の回路層の上に第１のソルダーレジスト層を形成し、前記第１のソルダーレジスト層の中に、複数の第１の電気接触パッドとして前記第１の回路層の一部を露出させる開口を形成する工程と、前記第２のソルダーレジスト層の中に、複数の第２の電気接触パッドとして前記第２の回路層の一部を露出させる開口を複数形成する工程と、をさらに備えるようにしてもよく、あるいは、まず前記第２の誘電体層及び前記第２の回路層の側方の周囲表面上に第３の誘電体層が形成され、前記第３の誘電体層の表面に前記第２の回路層が露出され、さらに前記第３の誘電体層及び前記第２の回路層の上に第２のソルダーレジスト層が形成され、前記第２のソルダーレジスト層の中に、複数の第２の電気接触パッドとして前記第２の回路層の一部を露出させる開口を複数形成する工程をさらに備えるようにしてもよい。
【００３０】
上述した第１の電気接触パッド及び第２の電気接触パッドの上に表面処理層が形成されており、前記表面処理層は、錫（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ビスマス（Ｂｉ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）及び金（Ａｕ）からなる組み合わせのいずれかからなる。
【００３１】
また、本発明では、前記第３の誘電体層及び前記第２の回路層の上に形成されたビルドアップ構造をさらに備え、前記ビルドアップ構造は、少なくとも第４の誘電体層と、前記第４の誘電体層の上に形成された第３の回路層及び第５の誘電体層と、前記第４の誘電体層の中に形成され前記第２の回路層及び前記第３の回路層に電気的に接続された複数の第２の導電ビアとを含み、前記ビルドアップ構造の最外層の前記第３の回路層の上に複数の第３の電気接触パッドをさらに有し、前記ビルドアップ構造の最外層の上に第２のソルダーレジスト層が形成され、前記第２のソルダーレジスト層にそれらの第３の電気接触パッドを露出させるための複数の開口が形成されていることを特徴とする回路基板構造の製造方法が提供される。
【００３２】
上述した第１の電気接触パッド及び第３の電気接触パッドの上に表面処理層が形成されており、前記表面処理層は、錫（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ビスマス（Ｂｉ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）及び金（Ａｕ）からなる組み合わせのいずれかからなる。
【発明の効果】
【００３３】
本発明に係る回路基板構造及びその製造方法によれば、主に搭載板の２つの表面における第１の回路層に硬化されていない第１の誘電体層が予め形成されることにより、前記第１の誘電体層が前記第１の回路層の間隙に充填され、且つ前記第１の誘電体層が前記第１の回路層を露出するとともに、前記第１の誘電体層及び第１の回路層の上にガラス繊維樹脂を有する第２の誘電体層が形成されることにより、前記第２の誘電体層の粗面が前記硬化されていない第１の誘電体層の中に嵌合された後に硬化されるため、前記第１及び第２の誘電体層の結合性がよくなり、剥離の発生が回避される。その後、前記第２の誘電体層の上に第２の回路層を形成するとともに、前記第２の誘電体層の中に第１の導電ビアを形成し、前記第１の回路層に電気的に接続し、次いで前記搭載板を除去することにより、回路基板構造が完成する。この回路基板構造は、従来とは異なり、高厚みのコア板及び嵩張る導電ビアが必要ではなくなるため、厚みの低下や配線密度の増加が図られるとともに、ガラス繊維樹脂を有する誘電体層を、高配線密度を有する間隙に充填できないという欠点を克服し、高配線密度の回路基板を製造することができる。
【図面の簡単な説明】
【００３４】
【図１Ａ】従来のフリップチップ式回路基板構造を模式的に示した図である。
【図１Ｂ】従来のフリップチップ式回路基板構造を模式的に示した図である。
【図１Ｃ】従来のフリップチップ式回路基板構造を模式的に示した図である。
【図１Ｄ】従来のフリップチップ式回路基板構造を模式的に示した図である。
【図１Ｅ】従来のフリップチップ式回路基板構造を模式的に示した図である。
【図１Ｆ】従来のフリップチップ式回路基板構造を模式的に示した図である。
【図１Ｇ】従来のフリップチップ式回路基板構造を模式的に示した図である。
【図１Ｈ】従来のフリップチップ式回路基板構造を模式的に示した図である。
【図２Ａ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図２Ｂ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図２Ｃ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図２Ｄ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図２Ｅ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図２Ｆ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図２Ｇ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図２Ｈ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図２Ｉ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図２Ｊ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図２Ｋ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図２Ｌ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図２Ｍ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図２Ｎ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図２Ｏ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図２Ｐ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図２Ｑ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図２Ｒ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図２Ｓ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図２Ｑの他の実施例である。
【図３Ａ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図３Ｂ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図３Ｃ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図４Ａ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図４Ｂ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図４Ｃ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図４Ｄ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【発明を実施するための形態】
【００３５】
下記において特定の具体的な実施例により本発明の実施方式を説明する。本明細書に記載の内容は、この技術分野に精通した者なら簡単に本発明のその他の利点や効果が理解できる。本発明は、その他の異なる実施例によって施行や応用を加えることが可能であり、本明細書に記載の内容も異なる観点や応用に基づき、本発明の主旨を逸脱しない範囲で様々な修飾や変更が可能であり、そうした修飾や変更は本発明の特許請求の範囲に入るものである。
【００３６】
［第１の実施例］
図２Ａないし図２Ｒは、本発明に係る回路基板構造の製造方法を模式的に示した図である。
【００３７】
まず、図２Ａに示すように、絶縁板又はセラミックス板である搭載板２０が提供される。
【００３８】
次に、図２Ｂに示すように、搭載板２０の表面上に第１の導電層２１ａを形成する。
【００３９】
次に、図２Ｃに示すように、第１の導電層２１ａの上に第１のレジスト層２２ａを形成するとともに、第１のレジスト層２２ａの中に第１のトレンチ領域２２０ａを形成する。
【００４０】
次に、図２Ｄに示すように、第１のトレンチ領域２２０ａの中に第１の回路層２３ａを形成する。
【００４１】
次に、図２Ｅに示すように、第１のレジスト層２２ａ及びそれにより被覆された第１の導電層２１ａを除去することにより、搭載板２０及び第１の回路層２３ａを露出させる。
【００４２】
次に、図２Ｆに示すように、搭載板２０及び第１の回路層２３ａの上に液体である第１の誘電体層２４ａを形成することにより、第１の誘電体層２４ａを第１の回路層２３ａの線間隙に充填させることで、充填の不十分によるボイドの生成が回避される。さらに、第１の誘電体層２４ａを完全ではなくわずかに硬化させ、且つ第１の回路層２３ａを第１の誘電体層２４ａの表面に露出させる。
【００４３】
次に、図２Ｇに示すように、第１の誘電体層２４ａ及び第１の回路層２３ａの上にガラス繊維樹脂である第２の誘電体層２４ｂを形成した後、第１の誘電体層２４ａを加熱し硬化させることにより、第２の誘電体層２４ｂの粗面を第１の誘電体層２４ａに一体に嵌合させる。
【００４４】
次に、図２Ｈに示すように、製造工程の簡略化のために、第２の誘電体層２４ｂの上に金属層２５を形成してもよく、図２Ｇ及び図２Ｈの工程と組み合わせて、金属層２５が圧合されたプリプレグ（Ｐｒｅｐｒｅｇ）である第２の誘電体層２４ｂを第１の誘電体層２４ａ及び第１の回路層２３ａの上に形成してもよい。
【００４５】
次に、図２Ｉに示すように、第２の誘電体層２４ｂ及び金属層２５の中に第１の回路層２３ａの一部を露出させる貫通されたビア２４０を複数形成する。
【００４６】
次に、図２Ｊに示すように、金属層２５、ビア２４０の孔壁及びビア２４０における第１の回路層２３ａの上に第２の導電層２１ｂを形成する。
【００４７】
次に、図２Ｋに示すように、第２の導電層２１ｂの上に電気めっき金属層２６を形成する。
【００４８】
図２Ｌに示すように、電気めっき金属層２６の上に第２のレジスト層２２ｂを形成するとともに、第２のレジスト層２２ｂの中に電気めっき金属層２６の一部を露出させるための貫通された第２のトレンチ領域２２０ｂを複数形成する。
【００４９】
次に、図２Ｍに示すように、第２のトレンチ領域２２０ｂにおける電気めっき金属層２６及びそれにより被覆された第２の導電層２１ｂ及び金属層２５を除去することにより、第２の誘電体層２４ｂの上に第２の回路層２３ｂを形成するとともに、各ビア２４０の中に第１の回路層２３ａに電気的に接続するための第１の導電ビア２３０ｂを対応的に形成する。
【００５０】
次に、図２Ｎに示すように、第２のレジスト層２２ｂを除去することにより、第２の誘電体層２４ｂ及び第２の回路層２３ｂを露出させる。第２の回路層２３ｂはエッチング方法により形成される。
【００５１】
次に、図２Ｏに示すように、搭載板２０を除去することにより、２つの回路基板構造２が完成し、第１の誘電体層２４ａ及び第１の回路層２３ａが露出される。続いて、単一の回路基板構造２を説明する。
【００５２】
次に、図２Ｐに示すように、露出された第１の回路層２３ａの表面における第１の導電層２１ａを除去する。
【００５３】
次に、図２Ｑ及び図２Ｓに示すように、第２の誘電体層２４ｂが形成されていない第１の誘電体層２４ａ及び第１の回路層２３ａの上に第１のソルダーレジスト層２７ａを形成するとともに、第１のソルダーレジスト層２７ａの中に、複数の第１の電気接触パッド２３１ａとして前記第１の回路層２３の一部を露出させる開口２７０ａを複数形成するようにしてもよく、あるいは、図２Ｑに示すように、第２の誘電体層２４ｂ及び第２の回路層２３ｂの上に第２のソルダーレジスト層２７ｂを形成するとともに、第２のソルダーレジスト層２７ｂの中に、複数の第２の電気接触パッド２３１ｂとして前記第２の回路層２３ｂの一部を露出させる開口２７０ｂを複数形成するようにしてもよく、あるいは、図２Ｓに示すように、第２の誘電体層２４ｂ及び第２の回路層２３ｂの上に第３の誘電体層２４ｃを予め形成し、かつ第３の誘電体層２４ｃから第２の回路層２３ｂを露出させ、第３の誘電体層２４ｃ及び第２の回路層２３ｂの上に第２のソルダーレジスト層２７ｂを形成するとともに、第２のソルダーレジスト層２７ｂの中に、複数の第２の電気接触パッド２３１ｂとして第２の回路層２３ｂの一部を露出させる開口２７０ｂを複数形成するようにしてもよい。続いて、図２Ｑに示す構造について説明する。
【００５４】
次に、図２Ｒに示すように、第１の電気接触パッド２３１ａ及び第２の電気接触パッド２３１ｂの上に表面処理層２８を形成しており、この表面処理層２８は、錫（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ビスマス（Ｂｉ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）及び金（Ａｕ）からなる組み合わせのいずれか一つからなる、第１及び第２の電気接触パッド２３１ａ、２３１ｂが、半田ボール、金線又は半導体チップ等の導電構造又は半導体素子に電気的に接続されるようにしてもよい（図示せず）。
【００５５】
また、本発明では、さらに、第１の誘電体層２４ａと、前記第１の誘電体層２４ａの中に形成され、かつ前記第１の誘電体層２４ａの表面に露出される第１の回路層２３ａと、前記第１の誘電体層２４ａ及び前記第１の回路層２３ａの上に形成された第２の誘電体層２４ｂと、前記第２の誘電体層２４ｂの上に形成され、前記第２の誘電体層２４ｂの中に、複数の第１の導電ビア２３０ｂが形成され、前記第１の回路層２３ａに電気的に接続された第２の回路層２３ｂと、を備える回路基板構造が提供される。
【００５６】
上述した回路基板構造によれば、前記第２の誘電体層２４ｂが形成されていない第１の誘電体層２４ａ及び第１の回路層２３ａの上に形成された第１のソルダーレジスト層２７ａであって、その中に、複数の第１の電気接触パッド２３１ａとして前記第１の回路層２３の一部を露出させる開口２７０ａが形成された第１のソルダーレジスト層２７ａと、前記第２の誘電体層２４ｂ及び第２の回路層２３ｂの上に形成された第２のソルダーレジスト層２７ｂであって、その中に、複数の第２の電気接触パッド２３１ｂとして前記第２の回路層２３ｂの一部を露出させる開口２７０ｂが形成された第２のソルダーレジスト層と、をさらに備えるようにしてもよい。
【００５７】
また、前記第２の誘電体層２４ｂ及び第２の回路層２３ｂの上に第３の誘電体層が予め形成されることにより、前記第２の回路層２３ｂが前記第３の誘電体層２４ｃの表面に露出され、前記第３の誘電体層２４ｃ及び第２の回路層２３ｂの上に第２のソルダーレジスト層２７ｂが形成され、前記第２のソルダーレジスト層２７ｂの中に、複数の第２の電気接触パッド２３１ｂとして前記第２の回路層２３ｂの一部を露出させる開口２７０ｂが形成されるようにしてもよい。
【００５８】
上述した第１の電気接触パッド２３１ａ及び第２の電気接触パッド２３１ｂの上に表面処理層２８が形成されており、前記表面処理層２８は、錫（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ビスマス（Ｂｉ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）及び金（Ａｕ）からなる組み合わせのいずれかからなる。
【００５９】
［第２の実施例］
図３Ａないし図３Ｃは、本発明に係る回路基板構造の製造方法の第２の実施例を模式的に示した図であり、前述した第１の実施例との相違点は、第２の回路層２３ｂが電気めっき方法により形成される点である。
【００６０】
図３Ａに示すように、まず、図２Ｊに示す構造を用意し、第２の導電層２１ｂの上に第２のレジスト層２２ｂを形成するとともに、第２のレジスト層２２ｂの中に第２の導電層２１ｂの一部を露出させるための貫通された第２のトレンチ領域２２０ｂを複数形成し、この第２のトレンチ領域２２０ｂが各ビア２４０に対応するようにする。
【００６１】
次に、図３Ｂに示すように、第２のトレンチ領域２２０ｂの中における第２の導電層２１ｂの上に第２の回路層２３ｂを形成するとともに、ビア２４０の中に第１の導電ビア２３０ｂを形成する。
【００６２】
次に、図３Ｃに示すように、第２のレジスト層２２ｂ及びそれに被覆された第２の導電層２１ｂ及び金属層２５を除去することにより、第２の誘電体層２４ｂ及び第２の回路層２３ｂを露出させる。続いての工程は、前述した図２Ｏの製造方法と同一であるため、ここでは詳しい説明を省略する。
【００６３】
［第３の実施例］
図４Ａないし図４Ｄは、本発明に係る回路基板構造の製造方法の第３の実施例を模式的に示した図であり、前述した第１の実施例との相違点は、第２の誘電体層２４ｂ及び第２の回路層２３ｂの上にさらにビルドアップ構造が形成される点である。
【００６４】
図４Ａに示すように、まず、図２Ｎに示す構造を用意し、第２の誘電体層２４ｂ及び第２の回路層２３ｂの上に第３の誘電体層２４ｃを予め形成し、かつ第３の誘電体層２４ｃから第２の回路層２３ｂを露出させ、前述したエッチング方法又は電気めっき方法により第３の誘電体層２４ｃ及び第２の回路層２３ｂの上にビルドアップ構造２９を形成する。このビルドアップ構造２９は、少なくとも第４の誘電体層２９１と、第４の誘電体層２９１の上に形成された第３の回路層２９２及び第５の誘電体層２９３と、第４の誘電体層２９１に形成され第２の回路層２３ｂ及び第３の回路層２９２に電気的に接続された複数の第２の導電ビア２９４とを備える。
【００６５】
次に、図４Ｂに示すように、搭載板２０を除去することにより、第１の誘電体層２４ａ及び第１の回路層２３ａを露出させるとともに、露出された第１の回路層２３ａの表面の第１の導電層２１ａを除去する。
【００６６】
次に、図４Ｃに示すように、第２の誘電体層２４ｂが形成されていない第１の誘電体層２４ａ及び第１の回路層２３ａの上に第１のソルダーレジスト層２７ａを形成するとともに、第１のソルダーレジスト層２７ａの中に、第１の電気接触パッド２３１ａとして前記第１の回路層２３の一部を露出させる開口２７０ａを形成する。また、ビルドアップ構造２９の最外層の第３の回路層２９２の上に複数の第３の電気接触パッド２９５をさらに有し、かつビルドアップ構造２９の最外層の上に第２のソルダーレジスト層２７ｂが形成され、第２のソルダーレジスト層２７ｂに各第３の電気接触パッド２９５を露出させるための開口２７０ｂが複数形成されている。
【００６７】
次に、図４Ｄに示すように、第１の電気接触パッド２３１ａ及び第３の電気接触パッド２９５の上に表面処理層２８が形成されており、この表面処理層２８は、錫（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ビスマス（Ｂｉ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）及び金（Ａｕ）からなる組み合わせのいずれか一つからなる。第１及び第３の電気接触パッド２３１ａ、２９５は、半田ボール、金線又は半導体チップ等の導電構造又は半導体素子に電気的に接続されるようにしてもよい（図示せず）。
【００６８】
また、本発明では、第１の誘電体層２４ａと、前記第１の誘電体層２４ａの中に形成され、かつ前記第１の誘電体層２４ａの表面に露出される第１の回路層２３ａと、前記第１の誘電体層２４ａ及び前記第１の回路層２３ａの上に形成された第２の誘電体層２４ｂと、前記第２の誘電体層２４ｂの上に形成され、前記第２の誘電体層２４ｂの中に、複数の第１の導電ビア２３０ｂが形成され、前記第１の回路層２３ａに電気的に接続された第２の回路層２３ｂと、をさらに備える回路基板構造が提供される。
【００６９】
上述した回路基板構造によれば、前記第２の誘電体層２４ｂが形成されていない第１の誘電体層２４ａ及び第１の回路層２３ａの上に形成された第１のソルダーレジスト層２７ａであって、その中に、複数の第１の電気接触パッド２３１ａとして前記第１の回路層２３の一部を露出させる開口２７０ａが形成された第１のソルダーレジスト層２７ａと、前記第２の誘電体層２４ｂ及び第２の回路層２３ｂの上に形成され、かつ第２の回路層２３ｂを露出させ、第３のソルダーレジスト層２４ｃが形成され、第２の誘電体層２４ｂ及び第２の回路層２３ｂの上にビルドアップ構造２９が形成されている。このビルドアップ構造２９は、少なくとも第４の誘電体層２９１と、第４の誘電体層２９１の上に形成された第３の回路層２９２及び第５の誘電体層２９３と、第４の誘電体層２９１に形成され第２の回路層２３ｂ及び第３の回路層２９２に電気的に接続された複数の第２の導電ビア２９４とを備え、また、このビルドアップ構造２９の最外層の第３の回路層２９２の上に複数の第３の電気接触パッド２９５をさらに有し、かつビルドアップ構造２９の最外層の上に第２のソルダーレジスト層２７ｂが形成され、第２のソルダーレジスト層２７ｂに各第３の電気接触パッド２９５を露出させるための開口２７０ｂが複数形成されている。
【００７０】
上述した第１の電気接触パッド２３１ａ及び第３の電気接触パッド２９５の上に表面処理層２８が形成されており、この表面処理層２８は、錫（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ビスマス（Ｂｉ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）及び金（Ａｕ）からなる組み合わせのいずれかからなる。
【００７１】
本発明に係る回路基板構造及びその製造方法によれば、主に搭載板の２つの表面のそれぞれに第１の回路層が形成され、さらに液体である第１の誘電体層が第１の回路層を有する搭載板に形成されるとともに、第１の回路層の間隙に充填されることにより、充填の不十分によるボイドの生成が回避され、また、前記第１の誘電体層から前記第１の回路層が露出されるとともに、前記第１の誘電体層及び第１の回路層の上に第２の誘電体層が形成され、前記第１の誘電体層が硬化されていない材料であり、ガラス繊維樹脂である第２の誘電体層が第１の誘電体層及び第１の回路層の上に圧合され、第２の誘電体層の粗面が当該硬化されていない第１の誘電体層の中に嵌合された後硬化されるため、前記第１及び第２の誘電体層の結合性がよくなり、剥離の発生が回避される。その後、前記第２の誘電体層の上に第２の回路層を形成し、前記第１の回路層に電気的に接続するために前記第２の誘電体層の中に第１の導電ビアを形成するとともに搭載板を除去することにより、回路基板構造が完成する。この回路基板構造は、従来とは異なり高厚みのコア板及び嵩張る導電ビアが必要ではなくなるため、厚みの低下や配線密度の増加が図られるとともに、ガラス繊維樹脂を有する誘電体層を、高配線密度を有する間隙に充填できないという欠点を克服し、高配線密度の回路基板を製造することができる。
【００７２】
上記のように、これらの実施の形態は本発明の原理および効果・機能を例示的に説明するに過ぎず、本発明は、これらによって限定されるものではない。本発明に係る実質的な技術内容は、特許請求の範囲に定義される。本発明は、この技術分野に精通した者により本発明の主旨を逸脱しない範囲で色々な修飾や変更をすることが可能であり、そうした修飾や変更は本発明の特許請求の範囲に入るものである。
【符号の説明】
【００７３】
１０ コア基板
１００ コア板
１０１ 金属薄層
１０２ 貫通孔
１０２ａ 導電貫通孔
１０３、２５ 金属層
１０４ 内層回路層
１１ プラグ材料
１２ 誘電体層
１２０、２４０ ビア
１３ 導電層
１４ レジスト層
１４０ トレンチ領域
１５ 回路層
１５１ 導電ビア
２ 回路基板構造
２０ 搭載板
２１ａ 第１の導電層
２１ｂ 第２の導電層
２２ａ 第１のレジスト層
２２０ａ 第１のトレンチ領域
２２ｂ 第２のレジスト層
２２０ｂ 第２のトレンチ領域
２３０ｂ 第１の導電ビア
２３ａ 第１の回路層
２３１ａ 第１の電気接触パッド
２３ｂ 第２の回路層
２３１ｂ 第２の電気接触パッド
２４ａ 第１の誘電体層
２４ｂ 第２の誘電体層
２４ｃ 第３の誘電体層
２６ 電気めっき金属層
２７ａ 第１のソルダーレジスト層
２７０ａ 開口
２７ｂ 第２のソルダーレジスト層
２７０ｂ 開口
２８ 表面処理層
２９ ビルドアップ構造
２９１ 第４の誘電体層
２９２ 第３の回路層
２９３ 第５の誘電体層
２９４ 第２の導電ビア
２９５ 第３の電気接触パッド
【技術分野】
【０００１】
本発明は、回路基板構造及びその製造方法に関し、特にコアレス基板である回路基板構造及びその製造方法に関するものである。
【背景技術】
【０００２】
電子産業の発達に伴い、半導体パッケージの高集積化（Ｉｎｔｅｇｒａｔｉｏｎ）及び小型化パッケージへの要求を満たすために、複数の能動、受動素子及び回路を有し、高密度回路である集積回路の需要に応じるように回路基板における利用可能な配線空間を、限られたスペースの中で層間接続技術（Ｉｎｔｅｒｌａｙｅｒ ｃｏｎｎｅｃｔｉｏｎ）により拡大させる多層回路基板が開発されている。また、業界では、多層回路基板の配線精度を向上させるために、複数の誘電体層及び回路層のそれぞれをコア板（Ｃｏｒｅ ｂｏａｒｄ）の２つの表面上にビルドアップ（Ｂｕｉｌｄ−ｕｐ）技術により互いに重ね合わせるとともに、該誘電体層の中に上下層の回路間の電気的に接続のための導電ビア（Ｃｏｎｄｕｃｔｉｖｅ ｖｉａ）を開口させ、コア板両側の回路層が電気的に接続されるようにコア板の中に導電貫通孔を形成するようにするビルドアップ構造が開発されている。
【０００３】
図１Ａないし図１Ｈは、従来の多層回路基板の製造方法を模式的に示した図である。
【０００４】
まず、図１Ａに示すように、例えば銅箔基板（Ｃｏｐｐｅｒ ｃｏａｔｅｄ ｌａｍｉｎａｔｅｄ、ＣＣＬ）である、金属薄層１０１を有するコア（ｃｏｒｅ）基板１００を用意し、金属薄層１０１を有するコア板１００の中に、複数の貫通孔１０２を開口させる。
【０００５】
次に、図１Ｂに示すように、金属薄層１０１の表面及び貫通孔１０２の孔壁の上に金属層１０３を形成する。
【０００６】
次に、図１Ｃに示すように、コア板１００の上表面及び下表面の金属層１０３を電気的に導通させるために、導電又は非導電のプラグ材料１１、例えば絶縁性インク又は銅含有導電ペーストを貫通孔１０２の残留空隙の中に充填させることにより導電貫通孔（ＰＴＨ）１０２ａを形成する。
【０００７】
次に、図１Ｄに示すように、余分なプラグ材料１１をバフ研磨工程で除去することにより、金属層１０３の表面を平坦にする。
【０００８】
次に、図１Ｅに示すように、コア板１００の２つの表面における金属薄層１０１及び金属層１０３に対してパターニング工程を行うことにより、両面の内層回路層１０４を有するコア基板１０を形成する。
【０００９】
次に、図１Ｆに示すように、コア基板１０の２つの表面における内層回路層１０４の上に誘電体層１２を形成するとともに、誘電体層１２の中に、複数のビア１２０をレーザドリル（Ｌａｓｅｒ ｄｒｉｌｌｉｎｇ）により形成する。
【００１０】
次に、図１Ｇに示すように、誘電体層１２及びビア１２０の表面に導電層１３を形成し、さらに導電層１３の上にレジスト層１４を形成し、導電層１３の一部を露出させるためにレジスト層１４の中にトレンチ領域１４０を形成することで電気めっき工程を行い、トレンチ領域１４０における導電層１３の上に回路層１５を電気めっきで形成するとともに、ビア１２０の中に内層回路層１０４に電気的に接続するための導電ビア１５１を形成する。
【００１１】
次に、図１Ｈに示すように、レジスト層１４及びそれにより被覆された導電層１３を除去する。このように、図１Ｆ及び図１Ｇに示す誘電体層及び回路層の形成工程を繰り返すことにより、多層回路を有する回路基板を作成する。
【００１２】
ただし、上述した多層回路を有する回路基板製造工程においては、表面に金属薄層１０１が形成されたコア板１００が採用され、コア板１００の中に、複数の導電貫通孔１０２ａが形成され、コア板１００の表面に内層回路層１０４が形成されているため、ドリル、プラグ及びバフ研磨等の製造工程が追加され、製造工程数が繁雑となる問題があった。
【００１３】
また、コア基板１０の中にそれらの導電貫通孔１０２ａ及び導電ビア１５１が形成され、導電貫通孔１０２ａの孔径が約１００μｍ以上であり、また、導電ビア１５１の孔径が約５０μｍであり、且つ、回路の電気めっきにより形成されているため、導電ビア１５１と比較して、導電貫通孔１０２ａの構造はより大きな配線空間が必要となり、微細回路構造の形成に不利になることがあった。
【００１４】
さらに、コア基板１０の表面における微細間隙の内層回路層１０４の上に誘電体層１２が形成された場合には、誘電体層１２の材料がガラス繊維樹脂（Ｐｒｅｐｒｅｇ）であることによって、誘電体層１２の中にガラス繊維が含有され、ガラス繊維を内層回路層１０４の回路間の間隙に充填するのが困難であることから、誘電体層１２とコア基板１０との結合性が悪くなり、かつ空隙が発生してしまうため、その後の製造工程において剥離が生じやすくなることがあった。
【００１５】
また、コア基板１０がコア板１００を有しているため、多層回路基板の厚みが増加し、軽薄短小の需要への対応に不利になることがあった。
【発明の概要】
【発明が解決しようとする課題】
【００１６】
従って、従来技術のように配線密度が低く、誘電体層が回路間の間隙に押し込まれにくく、回路基板の厚みが縮減されにくいという問題を回避することが可能な多層パッケージ基板及びその製造方法を提供することは、業界で解決すべき極めて重要な課題となっている。
【００１７】
そこで、以上のとおりの事情に鑑み、本発明は、回路基板構造におけるコア板を設けることなく、回路基板構造全体の厚みの低減が可能となり、軽薄短小が図られる回路基板構造及びその製造方法を提供することを課題とする。
【００１８】
また、本発明は、誘電体層を回路間の間隙に充填することが可能であり、結合性の不良により層間剥離してしまう不具合を回避することができる回路基板構造及びその製造方法を提供することを課題とする。
【００１９】
さらに、本発明は、回路基板構造の配線密度を向上することが可能な回路基板構造及びその製造方法を提供することを課題とする。
【課題を解決するための手段】
【００２０】
上記の課題を解決するために、本発明では、第１の誘電体層と、前記第１の誘電体層の中に形成され、前記第１の誘電体層の表面に露出される第１の回路層と、前記第１の誘電体層及び前記第１の回路層の上に形成された第２の誘電体層と、前記第２の誘電体層の上に形成され、前記第２の誘電体層の中に、複数の第１の導電ビアが形成され、前記第１の回路層に電気的に接続された第２の回路層と、を備えることを特徴とする回路基板構造が提供される。
【００２１】
上述した回路基板構造によれば、前記第２の誘電体層が形成されていない前記第１の誘電体層及び前記第１の回路層の上に形成された第１のソルダーレジスト層であって、その中に、複数の第１の電気接触パッドとして前記第１の回路層の一部を露出させる開口が形成された第１のソルダーレジスト層と、前記第２の誘電体層及び前記第２の回路層の上に形成された第２のソルダーレジスト層であって、その中に、複数の第２の電気接触パッドとして前記第２の回路層の一部を露出させる開口が形成された第２のソルダーレジスト層と、をさらに備えるようにしてもよく、あるいは、まず前記第２の誘電体層及び前記第２の回路層の側方の周囲表面に第３の誘電体層が形成されることにより、前記第２の回路層が前記第３の誘電体層の表面に露出され、前記第３の誘電体層及び前記第２の回路層の上に第２のソルダーレジスト層が形成され、前記第２のソルダーレジスト層の中に、複数の第２の電気接触パッドとして前記第２の回路層の一部を露出させる開口が形成されるようにしてもよい。
【００２２】
上述した第１の電気接触パッド及び第２の電気接触パッドの上に表面処理層が形成されており、前記表面処理層は、錫（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ビスマス（Ｂｉ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）及び金（Ａｕ）からなる組み合わせのいずれかからなる。
【００２３】
また、本発明では、前記第３の誘電体層及び前記第２の回路層の上に形成されたビルドアップ構造をさらに備え、前記ビルドアップ構造は、少なくとも第４の誘電体層と、前記第４の誘電体層の上に形成された第３の回路層及び第５の誘電体層と、前記第４の誘電体層の中に形成され前記第２の回路層及び前記第３の回路層に電気的に接続された複数の第２の導電ビアとを含み、前記ビルドアップ構造の最外層の前記第３の回路層の上に複数の第３の電気接触パッドを有し、前記ビルドアップ構造の最外層の上に第２のソルダーレジスト層が形成され、前記第２のソルダーレジスト層にそれらの第３の電気接触パッドを露出させるための複数の開口が形成されていることを特徴とする回路基板構造が提供される。
【００２４】
上述した第１の電気接触パッド及び第３の電気接触パッドの上に表面処理層が形成されており、前記表面処理層は、錫（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ビスマス（Ｂｉ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）及び金（Ａｕ）からなる組み合わせのいずれかからなる。
【００２５】
また、本発明では、搭載板を用意する工程と、前記搭載板の表面上に第１の回路層を形成する工程と、前記搭載板及び前記第１の回路層の上に第１の誘電体層を形成し、前記第１の回路層を前記第１の誘電体層の表面に露出させる工程と、前記第１の誘電体層及び前記第１の回路層の上に第２の誘電体層を形成する工程と、前記第２の誘電体層の上に第２の回路層を形成し、前記第２の誘電体層の中に前記第１の回路層に電気的に接続するための第１の導電ビアを形成する工程と、前記第１の誘電体層及び前記第１の回路層を露出させるように前記搭載板を除去する工程と、を備えることを特徴とする回路基板構造の製造方法が提供される。
【００２６】
上述した回路基板構造の製造方法によれば、前記第１の回路層の製造方法は、前記搭載板の上に第１の導電層を形成する工程と、前記第１の導電層の上に第１のレジスト層を形成し、前記第１のレジスト層の中に第１のトレンチ領域を形成する工程と、前記第１のトレンチ領域の中に前記第１の回路層を形成する工程と、前記第１のレジスト層及びそれにより被覆された第１の導電層を除去する工程と、を備えるようにしてもよい。
【００２７】
上述した製造方法によれば、前記第２の回路層の製造方法は、前記第２の誘電体層の上に金属層を形成する工程と、前記第２の誘電体層及び前記金属層の中に前記第１の回路層の一部を露出させるための貫通されたビアを複数形成する工程と、前記金属層、前記ビアのビア壁及び前記ビアにおける前記第１の回路層の上に第２の導電層を形成する工程と、前記第２の導電層の上に電気めっき金属層を形成する工程と、前記電気めっき金属層の上に第２のレジスト層を形成し、前記第２のレジスト層の中に電気めっき金属層の一部を露出させるための貫通された第２のトレンチ領域を複数形成する工程と、前記第２のトレンチ領域における電気めっき層及びそれにより被覆された前記第２の導電層及び前記金属層を除去し、前記第２の回路層を形成する工程と、前記第２のレジスト層を除去する工程と、を備えるようにしてもよい。
【００２８】
また、前記第２の回路層の製造方法は、前記第２の誘電体層の上に金属層を形成する工程と、前記第２の誘電体層及び前記金属層の中に前記第１の回路層の一部を露出させるための貫通されたビアを複数形成する工程と、前記金属層、前記ビアのビア壁及び前記ビアにおける前記第１の回路層の上に第２の導電層を形成する工程と、前記第２の導電層の上に第２のレジスト層を形成し、前記第２のレジスト層の中に第２の導電層の一部を露出させるための貫通された第２のトレンチ領域を複数形成し、この前記第２のトレンチ領域が各ビアに対応するようにする工程と、前記第２のトレンチ領域における前記第２の導電層の上に前記第２の回路層を形成し、前記ビアの中に前記第１の導電ビアを形成する工程と、前記第２のレジスト層及びそれにより被覆された前記第２の導電層及び前記金属層を除去する工程と、を備えるようにしてもよい。
【００２９】
上述のように、前記第２の誘電体層が形成されていない前記第１の誘電体層及び前記第１の回路層の上に第１のソルダーレジスト層を形成し、前記第１のソルダーレジスト層の中に、複数の第１の電気接触パッドとして前記第１の回路層の一部を露出させる開口を形成する工程と、前記第２のソルダーレジスト層の中に、複数の第２の電気接触パッドとして前記第２の回路層の一部を露出させる開口を複数形成する工程と、をさらに備えるようにしてもよく、あるいは、まず前記第２の誘電体層及び前記第２の回路層の側方の周囲表面上に第３の誘電体層が形成され、前記第３の誘電体層の表面に前記第２の回路層が露出され、さらに前記第３の誘電体層及び前記第２の回路層の上に第２のソルダーレジスト層が形成され、前記第２のソルダーレジスト層の中に、複数の第２の電気接触パッドとして前記第２の回路層の一部を露出させる開口を複数形成する工程をさらに備えるようにしてもよい。
【００３０】
上述した第１の電気接触パッド及び第２の電気接触パッドの上に表面処理層が形成されており、前記表面処理層は、錫（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ビスマス（Ｂｉ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）及び金（Ａｕ）からなる組み合わせのいずれかからなる。
【００３１】
また、本発明では、前記第３の誘電体層及び前記第２の回路層の上に形成されたビルドアップ構造をさらに備え、前記ビルドアップ構造は、少なくとも第４の誘電体層と、前記第４の誘電体層の上に形成された第３の回路層及び第５の誘電体層と、前記第４の誘電体層の中に形成され前記第２の回路層及び前記第３の回路層に電気的に接続された複数の第２の導電ビアとを含み、前記ビルドアップ構造の最外層の前記第３の回路層の上に複数の第３の電気接触パッドをさらに有し、前記ビルドアップ構造の最外層の上に第２のソルダーレジスト層が形成され、前記第２のソルダーレジスト層にそれらの第３の電気接触パッドを露出させるための複数の開口が形成されていることを特徴とする回路基板構造の製造方法が提供される。
【００３２】
上述した第１の電気接触パッド及び第３の電気接触パッドの上に表面処理層が形成されており、前記表面処理層は、錫（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ビスマス（Ｂｉ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）及び金（Ａｕ）からなる組み合わせのいずれかからなる。
【発明の効果】
【００３３】
本発明に係る回路基板構造及びその製造方法によれば、主に搭載板の２つの表面における第１の回路層に硬化されていない第１の誘電体層が予め形成されることにより、前記第１の誘電体層が前記第１の回路層の間隙に充填され、且つ前記第１の誘電体層が前記第１の回路層を露出するとともに、前記第１の誘電体層及び第１の回路層の上にガラス繊維樹脂を有する第２の誘電体層が形成されることにより、前記第２の誘電体層の粗面が前記硬化されていない第１の誘電体層の中に嵌合された後に硬化されるため、前記第１及び第２の誘電体層の結合性がよくなり、剥離の発生が回避される。その後、前記第２の誘電体層の上に第２の回路層を形成するとともに、前記第２の誘電体層の中に第１の導電ビアを形成し、前記第１の回路層に電気的に接続し、次いで前記搭載板を除去することにより、回路基板構造が完成する。この回路基板構造は、従来とは異なり、高厚みのコア板及び嵩張る導電ビアが必要ではなくなるため、厚みの低下や配線密度の増加が図られるとともに、ガラス繊維樹脂を有する誘電体層を、高配線密度を有する間隙に充填できないという欠点を克服し、高配線密度の回路基板を製造することができる。
【図面の簡単な説明】
【００３４】
【図１Ａ】従来のフリップチップ式回路基板構造を模式的に示した図である。
【図１Ｂ】従来のフリップチップ式回路基板構造を模式的に示した図である。
【図１Ｃ】従来のフリップチップ式回路基板構造を模式的に示した図である。
【図１Ｄ】従来のフリップチップ式回路基板構造を模式的に示した図である。
【図１Ｅ】従来のフリップチップ式回路基板構造を模式的に示した図である。
【図１Ｆ】従来のフリップチップ式回路基板構造を模式的に示した図である。
【図１Ｇ】従来のフリップチップ式回路基板構造を模式的に示した図である。
【図１Ｈ】従来のフリップチップ式回路基板構造を模式的に示した図である。
【図２Ａ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図２Ｂ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図２Ｃ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図２Ｄ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図２Ｅ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図２Ｆ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図２Ｇ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図２Ｈ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図２Ｉ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図２Ｊ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図２Ｋ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図２Ｌ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図２Ｍ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図２Ｎ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図２Ｏ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図２Ｐ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図２Ｑ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図２Ｒ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図２Ｓ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図２Ｑの他の実施例である。
【図３Ａ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図３Ｂ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図３Ｃ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図４Ａ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図４Ｂ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図４Ｃ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【図４Ｄ】本発明に係る回路基板構造及びその製造方法の第１の実施例を模式的に示した図である。
【発明を実施するための形態】
【００３５】
下記において特定の具体的な実施例により本発明の実施方式を説明する。本明細書に記載の内容は、この技術分野に精通した者なら簡単に本発明のその他の利点や効果が理解できる。本発明は、その他の異なる実施例によって施行や応用を加えることが可能であり、本明細書に記載の内容も異なる観点や応用に基づき、本発明の主旨を逸脱しない範囲で様々な修飾や変更が可能であり、そうした修飾や変更は本発明の特許請求の範囲に入るものである。
【００３６】
［第１の実施例］
図２Ａないし図２Ｒは、本発明に係る回路基板構造の製造方法を模式的に示した図である。
【００３７】
まず、図２Ａに示すように、絶縁板又はセラミックス板である搭載板２０が提供される。
【００３８】
次に、図２Ｂに示すように、搭載板２０の表面上に第１の導電層２１ａを形成する。
【００３９】
次に、図２Ｃに示すように、第１の導電層２１ａの上に第１のレジスト層２２ａを形成するとともに、第１のレジスト層２２ａの中に第１のトレンチ領域２２０ａを形成する。
【００４０】
次に、図２Ｄに示すように、第１のトレンチ領域２２０ａの中に第１の回路層２３ａを形成する。
【００４１】
次に、図２Ｅに示すように、第１のレジスト層２２ａ及びそれにより被覆された第１の導電層２１ａを除去することにより、搭載板２０及び第１の回路層２３ａを露出させる。
【００４２】
次に、図２Ｆに示すように、搭載板２０及び第１の回路層２３ａの上に液体である第１の誘電体層２４ａを形成することにより、第１の誘電体層２４ａを第１の回路層２３ａの線間隙に充填させることで、充填の不十分によるボイドの生成が回避される。さらに、第１の誘電体層２４ａを完全ではなくわずかに硬化させ、且つ第１の回路層２３ａを第１の誘電体層２４ａの表面に露出させる。
【００４３】
次に、図２Ｇに示すように、第１の誘電体層２４ａ及び第１の回路層２３ａの上にガラス繊維樹脂である第２の誘電体層２４ｂを形成した後、第１の誘電体層２４ａを加熱し硬化させることにより、第２の誘電体層２４ｂの粗面を第１の誘電体層２４ａに一体に嵌合させる。
【００４４】
次に、図２Ｈに示すように、製造工程の簡略化のために、第２の誘電体層２４ｂの上に金属層２５を形成してもよく、図２Ｇ及び図２Ｈの工程と組み合わせて、金属層２５が圧合されたプリプレグ（Ｐｒｅｐｒｅｇ）である第２の誘電体層２４ｂを第１の誘電体層２４ａ及び第１の回路層２３ａの上に形成してもよい。
【００４５】
次に、図２Ｉに示すように、第２の誘電体層２４ｂ及び金属層２５の中に第１の回路層２３ａの一部を露出させる貫通されたビア２４０を複数形成する。
【００４６】
次に、図２Ｊに示すように、金属層２５、ビア２４０の孔壁及びビア２４０における第１の回路層２３ａの上に第２の導電層２１ｂを形成する。
【００４７】
次に、図２Ｋに示すように、第２の導電層２１ｂの上に電気めっき金属層２６を形成する。
【００４８】
図２Ｌに示すように、電気めっき金属層２６の上に第２のレジスト層２２ｂを形成するとともに、第２のレジスト層２２ｂの中に電気めっき金属層２６の一部を露出させるための貫通された第２のトレンチ領域２２０ｂを複数形成する。
【００４９】
次に、図２Ｍに示すように、第２のトレンチ領域２２０ｂにおける電気めっき金属層２６及びそれにより被覆された第２の導電層２１ｂ及び金属層２５を除去することにより、第２の誘電体層２４ｂの上に第２の回路層２３ｂを形成するとともに、各ビア２４０の中に第１の回路層２３ａに電気的に接続するための第１の導電ビア２３０ｂを対応的に形成する。
【００５０】
次に、図２Ｎに示すように、第２のレジスト層２２ｂを除去することにより、第２の誘電体層２４ｂ及び第２の回路層２３ｂを露出させる。第２の回路層２３ｂはエッチング方法により形成される。
【００５１】
次に、図２Ｏに示すように、搭載板２０を除去することにより、２つの回路基板構造２が完成し、第１の誘電体層２４ａ及び第１の回路層２３ａが露出される。続いて、単一の回路基板構造２を説明する。
【００５２】
次に、図２Ｐに示すように、露出された第１の回路層２３ａの表面における第１の導電層２１ａを除去する。
【００５３】
次に、図２Ｑ及び図２Ｓに示すように、第２の誘電体層２４ｂが形成されていない第１の誘電体層２４ａ及び第１の回路層２３ａの上に第１のソルダーレジスト層２７ａを形成するとともに、第１のソルダーレジスト層２７ａの中に、複数の第１の電気接触パッド２３１ａとして前記第１の回路層２３の一部を露出させる開口２７０ａを複数形成するようにしてもよく、あるいは、図２Ｑに示すように、第２の誘電体層２４ｂ及び第２の回路層２３ｂの上に第２のソルダーレジスト層２７ｂを形成するとともに、第２のソルダーレジスト層２７ｂの中に、複数の第２の電気接触パッド２３１ｂとして前記第２の回路層２３ｂの一部を露出させる開口２７０ｂを複数形成するようにしてもよく、あるいは、図２Ｓに示すように、第２の誘電体層２４ｂ及び第２の回路層２３ｂの上に第３の誘電体層２４ｃを予め形成し、かつ第３の誘電体層２４ｃから第２の回路層２３ｂを露出させ、第３の誘電体層２４ｃ及び第２の回路層２３ｂの上に第２のソルダーレジスト層２７ｂを形成するとともに、第２のソルダーレジスト層２７ｂの中に、複数の第２の電気接触パッド２３１ｂとして第２の回路層２３ｂの一部を露出させる開口２７０ｂを複数形成するようにしてもよい。続いて、図２Ｑに示す構造について説明する。
【００５４】
次に、図２Ｒに示すように、第１の電気接触パッド２３１ａ及び第２の電気接触パッド２３１ｂの上に表面処理層２８を形成しており、この表面処理層２８は、錫（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ビスマス（Ｂｉ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）及び金（Ａｕ）からなる組み合わせのいずれか一つからなる、第１及び第２の電気接触パッド２３１ａ、２３１ｂが、半田ボール、金線又は半導体チップ等の導電構造又は半導体素子に電気的に接続されるようにしてもよい（図示せず）。
【００５５】
また、本発明では、さらに、第１の誘電体層２４ａと、前記第１の誘電体層２４ａの中に形成され、かつ前記第１の誘電体層２４ａの表面に露出される第１の回路層２３ａと、前記第１の誘電体層２４ａ及び前記第１の回路層２３ａの上に形成された第２の誘電体層２４ｂと、前記第２の誘電体層２４ｂの上に形成され、前記第２の誘電体層２４ｂの中に、複数の第１の導電ビア２３０ｂが形成され、前記第１の回路層２３ａに電気的に接続された第２の回路層２３ｂと、を備える回路基板構造が提供される。
【００５６】
上述した回路基板構造によれば、前記第２の誘電体層２４ｂが形成されていない第１の誘電体層２４ａ及び第１の回路層２３ａの上に形成された第１のソルダーレジスト層２７ａであって、その中に、複数の第１の電気接触パッド２３１ａとして前記第１の回路層２３の一部を露出させる開口２７０ａが形成された第１のソルダーレジスト層２７ａと、前記第２の誘電体層２４ｂ及び第２の回路層２３ｂの上に形成された第２のソルダーレジスト層２７ｂであって、その中に、複数の第２の電気接触パッド２３１ｂとして前記第２の回路層２３ｂの一部を露出させる開口２７０ｂが形成された第２のソルダーレジスト層と、をさらに備えるようにしてもよい。
【００５７】
また、前記第２の誘電体層２４ｂ及び第２の回路層２３ｂの上に第３の誘電体層が予め形成されることにより、前記第２の回路層２３ｂが前記第３の誘電体層２４ｃの表面に露出され、前記第３の誘電体層２４ｃ及び第２の回路層２３ｂの上に第２のソルダーレジスト層２７ｂが形成され、前記第２のソルダーレジスト層２７ｂの中に、複数の第２の電気接触パッド２３１ｂとして前記第２の回路層２３ｂの一部を露出させる開口２７０ｂが形成されるようにしてもよい。
【００５８】
上述した第１の電気接触パッド２３１ａ及び第２の電気接触パッド２３１ｂの上に表面処理層２８が形成されており、前記表面処理層２８は、錫（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ビスマス（Ｂｉ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）及び金（Ａｕ）からなる組み合わせのいずれかからなる。
【００５９】
［第２の実施例］
図３Ａないし図３Ｃは、本発明に係る回路基板構造の製造方法の第２の実施例を模式的に示した図であり、前述した第１の実施例との相違点は、第２の回路層２３ｂが電気めっき方法により形成される点である。
【００６０】
図３Ａに示すように、まず、図２Ｊに示す構造を用意し、第２の導電層２１ｂの上に第２のレジスト層２２ｂを形成するとともに、第２のレジスト層２２ｂの中に第２の導電層２１ｂの一部を露出させるための貫通された第２のトレンチ領域２２０ｂを複数形成し、この第２のトレンチ領域２２０ｂが各ビア２４０に対応するようにする。
【００６１】
次に、図３Ｂに示すように、第２のトレンチ領域２２０ｂの中における第２の導電層２１ｂの上に第２の回路層２３ｂを形成するとともに、ビア２４０の中に第１の導電ビア２３０ｂを形成する。
【００６２】
次に、図３Ｃに示すように、第２のレジスト層２２ｂ及びそれに被覆された第２の導電層２１ｂ及び金属層２５を除去することにより、第２の誘電体層２４ｂ及び第２の回路層２３ｂを露出させる。続いての工程は、前述した図２Ｏの製造方法と同一であるため、ここでは詳しい説明を省略する。
【００６３】
［第３の実施例］
図４Ａないし図４Ｄは、本発明に係る回路基板構造の製造方法の第３の実施例を模式的に示した図であり、前述した第１の実施例との相違点は、第２の誘電体層２４ｂ及び第２の回路層２３ｂの上にさらにビルドアップ構造が形成される点である。
【００６４】
図４Ａに示すように、まず、図２Ｎに示す構造を用意し、第２の誘電体層２４ｂ及び第２の回路層２３ｂの上に第３の誘電体層２４ｃを予め形成し、かつ第３の誘電体層２４ｃから第２の回路層２３ｂを露出させ、前述したエッチング方法又は電気めっき方法により第３の誘電体層２４ｃ及び第２の回路層２３ｂの上にビルドアップ構造２９を形成する。このビルドアップ構造２９は、少なくとも第４の誘電体層２９１と、第４の誘電体層２９１の上に形成された第３の回路層２９２及び第５の誘電体層２９３と、第４の誘電体層２９１に形成され第２の回路層２３ｂ及び第３の回路層２９２に電気的に接続された複数の第２の導電ビア２９４とを備える。
【００６５】
次に、図４Ｂに示すように、搭載板２０を除去することにより、第１の誘電体層２４ａ及び第１の回路層２３ａを露出させるとともに、露出された第１の回路層２３ａの表面の第１の導電層２１ａを除去する。
【００６６】
次に、図４Ｃに示すように、第２の誘電体層２４ｂが形成されていない第１の誘電体層２４ａ及び第１の回路層２３ａの上に第１のソルダーレジスト層２７ａを形成するとともに、第１のソルダーレジスト層２７ａの中に、第１の電気接触パッド２３１ａとして前記第１の回路層２３の一部を露出させる開口２７０ａを形成する。また、ビルドアップ構造２９の最外層の第３の回路層２９２の上に複数の第３の電気接触パッド２９５をさらに有し、かつビルドアップ構造２９の最外層の上に第２のソルダーレジスト層２７ｂが形成され、第２のソルダーレジスト層２７ｂに各第３の電気接触パッド２９５を露出させるための開口２７０ｂが複数形成されている。
【００６７】
次に、図４Ｄに示すように、第１の電気接触パッド２３１ａ及び第３の電気接触パッド２９５の上に表面処理層２８が形成されており、この表面処理層２８は、錫（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ビスマス（Ｂｉ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）及び金（Ａｕ）からなる組み合わせのいずれか一つからなる。第１及び第３の電気接触パッド２３１ａ、２９５は、半田ボール、金線又は半導体チップ等の導電構造又は半導体素子に電気的に接続されるようにしてもよい（図示せず）。
【００６８】
また、本発明では、第１の誘電体層２４ａと、前記第１の誘電体層２４ａの中に形成され、かつ前記第１の誘電体層２４ａの表面に露出される第１の回路層２３ａと、前記第１の誘電体層２４ａ及び前記第１の回路層２３ａの上に形成された第２の誘電体層２４ｂと、前記第２の誘電体層２４ｂの上に形成され、前記第２の誘電体層２４ｂの中に、複数の第１の導電ビア２３０ｂが形成され、前記第１の回路層２３ａに電気的に接続された第２の回路層２３ｂと、をさらに備える回路基板構造が提供される。
【００６９】
上述した回路基板構造によれば、前記第２の誘電体層２４ｂが形成されていない第１の誘電体層２４ａ及び第１の回路層２３ａの上に形成された第１のソルダーレジスト層２７ａであって、その中に、複数の第１の電気接触パッド２３１ａとして前記第１の回路層２３の一部を露出させる開口２７０ａが形成された第１のソルダーレジスト層２７ａと、前記第２の誘電体層２４ｂ及び第２の回路層２３ｂの上に形成され、かつ第２の回路層２３ｂを露出させ、第３のソルダーレジスト層２４ｃが形成され、第２の誘電体層２４ｂ及び第２の回路層２３ｂの上にビルドアップ構造２９が形成されている。このビルドアップ構造２９は、少なくとも第４の誘電体層２９１と、第４の誘電体層２９１の上に形成された第３の回路層２９２及び第５の誘電体層２９３と、第４の誘電体層２９１に形成され第２の回路層２３ｂ及び第３の回路層２９２に電気的に接続された複数の第２の導電ビア２９４とを備え、また、このビルドアップ構造２９の最外層の第３の回路層２９２の上に複数の第３の電気接触パッド２９５をさらに有し、かつビルドアップ構造２９の最外層の上に第２のソルダーレジスト層２７ｂが形成され、第２のソルダーレジスト層２７ｂに各第３の電気接触パッド２９５を露出させるための開口２７０ｂが複数形成されている。
【００７０】
上述した第１の電気接触パッド２３１ａ及び第３の電気接触パッド２９５の上に表面処理層２８が形成されており、この表面処理層２８は、錫（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ビスマス（Ｂｉ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）及び金（Ａｕ）からなる組み合わせのいずれかからなる。
【００７１】
本発明に係る回路基板構造及びその製造方法によれば、主に搭載板の２つの表面のそれぞれに第１の回路層が形成され、さらに液体である第１の誘電体層が第１の回路層を有する搭載板に形成されるとともに、第１の回路層の間隙に充填されることにより、充填の不十分によるボイドの生成が回避され、また、前記第１の誘電体層から前記第１の回路層が露出されるとともに、前記第１の誘電体層及び第１の回路層の上に第２の誘電体層が形成され、前記第１の誘電体層が硬化されていない材料であり、ガラス繊維樹脂である第２の誘電体層が第１の誘電体層及び第１の回路層の上に圧合され、第２の誘電体層の粗面が当該硬化されていない第１の誘電体層の中に嵌合された後硬化されるため、前記第１及び第２の誘電体層の結合性がよくなり、剥離の発生が回避される。その後、前記第２の誘電体層の上に第２の回路層を形成し、前記第１の回路層に電気的に接続するために前記第２の誘電体層の中に第１の導電ビアを形成するとともに搭載板を除去することにより、回路基板構造が完成する。この回路基板構造は、従来とは異なり高厚みのコア板及び嵩張る導電ビアが必要ではなくなるため、厚みの低下や配線密度の増加が図られるとともに、ガラス繊維樹脂を有する誘電体層を、高配線密度を有する間隙に充填できないという欠点を克服し、高配線密度の回路基板を製造することができる。
【００７２】
上記のように、これらの実施の形態は本発明の原理および効果・機能を例示的に説明するに過ぎず、本発明は、これらによって限定されるものではない。本発明に係る実質的な技術内容は、特許請求の範囲に定義される。本発明は、この技術分野に精通した者により本発明の主旨を逸脱しない範囲で色々な修飾や変更をすることが可能であり、そうした修飾や変更は本発明の特許請求の範囲に入るものである。
【符号の説明】
【００７３】
１０ コア基板
１００ コア板
１０１ 金属薄層
１０２ 貫通孔
１０２ａ 導電貫通孔
１０３、２５ 金属層
１０４ 内層回路層
１１ プラグ材料
１２ 誘電体層
１２０、２４０ ビア
１３ 導電層
１４ レジスト層
１４０ トレンチ領域
１５ 回路層
１５１ 導電ビア
２ 回路基板構造
２０ 搭載板
２１ａ 第１の導電層
２１ｂ 第２の導電層
２２ａ 第１のレジスト層
２２０ａ 第１のトレンチ領域
２２ｂ 第２のレジスト層
２２０ｂ 第２のトレンチ領域
２３０ｂ 第１の導電ビア
２３ａ 第１の回路層
２３１ａ 第１の電気接触パッド
２３ｂ 第２の回路層
２３１ｂ 第２の電気接触パッド
２４ａ 第１の誘電体層
２４ｂ 第２の誘電体層
２４ｃ 第３の誘電体層
２６ 電気めっき金属層
２７ａ 第１のソルダーレジスト層
２７０ａ 開口
２７ｂ 第２のソルダーレジスト層
２７０ｂ 開口
２８ 表面処理層
２９ ビルドアップ構造
２９１ 第４の誘電体層
２９２ 第３の回路層
２９３ 第５の誘電体層
２９４ 第２の導電ビア
２９５ 第３の電気接触パッド
【特許請求の範囲】
【請求項１】
第１の誘電体層と、
前記第１の誘電体層の中に形成され、前記第１の誘電体層の表面に露出される第１の回路層と、
前記第１の誘電体層及び前記第１の回路層の上に形成された第２の誘電体層と、
前記第２の誘電体層の上に形成され、前記第２の誘電体層の中に、複数の第１の導電ビアが形成され、前記第１の回路層に電気的に接続された第２の回路層と、
を備えることを特徴とする回路基板構造。
【請求項２】
前記第１の誘電体層及び前記第１の回路層における前記第２の誘電体層が形成されていない表面に形成された第１のソルダーレジスト層であって、その中に、複数の第１の電気接触パッドとして前記第１の回路層の一部を露出させる開口が形成された第１のソルダーレジスト層をさらに備えることを特徴とする請求項１に記載の回路基板構造。
【請求項３】
前記第１の電気接触パッドの上に形成された表面処理層をさらに備えることを特徴とする請求項２に記載の回路基板構造。
【請求項４】
前記表面処理層は、錫（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ビスマス（Ｂｉ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）及び金（Ａｕ）からなる組み合わせのいずれかからなることを特徴とする請求項３に記載の回路基板構造。
【請求項５】
前記第２の誘電体層及び前記第２の回路層の側方の周囲表面上に形成された第３の誘電体層であって、その表面に前記第２の回路層が露出されるようにする第３の誘電体層をさらに備えることを特徴とする請求項１に記載の回路基板構造。
【請求項６】
前記第３の誘電体層及び前記第２の回路層の上に形成された第２のソルダーレジスト層であって、その中に、複数の第２の電気接触パッドとして前記第２の回路層の一部を露出させる開口を複数形成する第２のソルダーレジスト層をさらに備えることを特徴とする請求項５に記載の回路基板構造。
【請求項７】
前記第２の電気接触パッドの上に形成された表面処理層をさらに備えることを特徴とする請求項６に記載の回路基板構造。
【請求項８】
前記表面処理層は、錫（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ビスマス（Ｂｉ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）及び金（Ａｕ）からなる組み合わせのいずれかからなることを特徴とする請求項７に記載の回路基板構造。
【請求項９】
前記第２の誘電体層及び前記第２の回路層の上に形成された第２のソルダーレジスト層であって、その中に、複数の第２の電気接触パッドとして前記第２の回路層の一部を露出させる開口を複数形成する第２のソルダーレジスト層をさらに備えることを特徴とする請求項１に記載の回路基板構造。
【請求項１０】
前記第２の電気接触パッドの上に形成された表面処理層をさらに備えることを特徴とする請求項９に記載の回路基板構造。
【請求項１１】
前記表面処理層は、錫（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ビスマス（Ｂｉ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）及び金（Ａｕ）からなる組み合わせのいずれかからなることを特徴とする請求項１０に記載の回路基板構造。
【請求項１２】
前記第３の誘電体層及び前記第２の回路層の上に形成されたビルドアップ構造をさらに備えることを特徴とする請求項５に記載の回路基板構造。
【請求項１３】
前記ビルドアップ構造は少なくとも第４の誘電体層と、前記第４の誘電体層の上に形成された第３の回路層及び第５の誘電体層と、前記第４の誘電体層の中に形成され前記第２の回路層及び前記第３の回路層に電気的に接続された複数の第２の導電ビアとを含み、前記ビルドアップ構造の最外層の前記第３の回路層の上に複数の第３の電気接触パッドを有し、前記ビルドアップ構造の最外層の上に第２のソルダーレジスト層が形成され、前記第２のソルダーレジスト層に前記第３の電気接触パッドを露出させるための複数の開口が形成されていることを特徴とする請求項１２に記載の回路基板構造。
【請求項１４】
前記第３の電気接触パッドの上に形成された表面処理層をさらに備えることを特徴とする請求項１３に記載の回路基板構造。
【請求項１５】
前記表面処理層は、錫（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ビスマス（Ｂｉ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）及び金（Ａｕ）からなる組み合わせのいずれか一つことを特徴とする請求項１４に記載の回路基板構造。
【請求項１６】
搭載板を用意する工程と、
前記搭載板の表面上に第１の回路層を形成する工程と、
前記搭載板及び前記第１の回路層の上に第１の誘電体層を形成し、前記第１の回路層を前記第１の誘電体層の表面に露出させる工程と、
前記第１の誘電体層及び前記第１の回路層の上に第２の誘電体層を形成する工程と、
前記第２の誘電体層の上に第２の回路層を形成し、前記第２の誘電体層の中に前記第１の回路層に電気的に接続するための第１の導電ビアを形成する工程と、
前記第１の誘電体層及び前記第１の回路層を露出させるように前記搭載板を除去する工程と、
を備えることを特徴とする回路基板構造の製造方法。
【請求項１７】
前記第２の誘電体層が形成されていない前記第１の誘電体層及び前記第１の回路層の上に第１のソルダーレジスト層を形成し、前記第１のソルダーレジスト層の中に、複数の第１の電気接触パッドとして前記第１の回路層の一部を露出させる開口を形成する工程をさらに備えることを特徴とする請求項１６に記載の回路基板構造の製造方法。
【請求項１８】
前記第１の電気接触パッドの上に表面処理層を形成する工程をさらに備えることを特徴とする請求項１７に記載の回路基板構造の製造方法。
【請求項１９】
前記表面処理層は、錫（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ビスマス（Ｂｉ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）及び金（Ａｕ）からなる組み合わせのいずれかからなることを特徴とする請求項１８に記載の回路基板構造の製造方法。
【請求項２０】
前記第２の誘電体層及び前記第２の回路層の側方の周囲表面上に第３の誘電体層を形成し、前記第３の誘電体層の表面に前記第２の回路層を露出させるようにする工程をさらに備えることを特徴とする請求項１６に記載の回路基板構造の製造方法。
【請求項２１】
前記第３の誘電体層及び前記第２の回路層の上にビルドアップ構造を形成する工程をさらに備えることを特徴とする請求項２０に記載の回路基板構造の製造方法。
【請求項２２】
前記ビルドアップ構造は少なくとも第４の誘電体層と、前記第４の誘電体層の上に形成された第３の回路層及び第５の誘電体層と、前記第４の誘電体層の中に形成され前記第２の回路層及び前記第３の回路層に電気的に接続された複数の第２の導電ビアとを含み、前記ビルドアップ構造の最外層の前記第３の回路層の上に複数の第３の電気接触パッドをさらに有し、前記ビルドアップ構造の最外層の上に第２のソルダーレジスト層を形成し、前記第２のソルダーレジスト層に前記第３の電気接触パッドを露出させるための複数の開口を形成することを特徴とする請求項２１に記載の回路基板構造の製造方法。
【請求項２３】
前記第３の電気接触パッドの上に表面処理層を形成する工程をさらに備えることを特徴とする請求項２２に記載の回路基板構造の製造方法。
【請求項２４】
前記表面処理層は、錫（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ビスマス（Ｂｉ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）及び金（Ａｕ）からなる組み合わせのいずれか一つことを特徴とする請求項２３に記載の回路基板構造の製造方法。
【請求項２５】
前記第１の回路層の製造方法は、
前記搭載板の上に第１の導電層を形成する工程と、
前記第１の導電層の上に第１のレジスト層を形成し、前記第１のレジスト層の中に第１のトレンチ領域を形成する工程と、
前記第１のトレンチ領域の中に前記第１の回路層を形成する工程と、
前記第１のレジスト層及びそれにより被覆された前記第１の導電層を除去する工程と、
を備えることを特徴とする請求項１６に記載の回路基板構造の製造方法。
【請求項２６】
前記第２の回路層の製造方法は、
前記第２の誘電体層の上に金属層を形成する工程と、
前記第２の誘電体層及び前記金属層の中に、前記第１の回路層の一部を露出させるための貫通されたビアを複数形成する工程と、
前記金属層、前記ビアのビア壁及び前記ビアにおける前記第１の回路層の上に第２の導電層を形成する工程と、
前記第２の導電層の上に電気めっき金属層を形成する工程と、
前記電気めっき金属層の上に第２のレジスト層を形成し、前記第２のレジスト層の中に、前記電気めっき金属層の一部を露出させるための貫通された第２のトレンチ領域を複数形成する工程と、
前記第２のトレンチ領域における前記電気めっき金属層及びそれにより被覆された前記第２の導電層及び前記金属層を除去することで、前記第２の回路層を形成するとともに前記ビアの中に第１の導電ビアを形成する工程と、
前記第２のレジスト層を除去する工程と、
を備えることを特徴とする請求項１６に記載の回路基板構造の製造方法。
【請求項２７】
前記第２の回路層の製造方法は、
前記第２の誘電体層の上に金属層を形成する工程と、
前記第２の誘電体層及び前記金属層の中に、前記第１の回路層の一部を露出させるための貫通されたビアを複数形成する工程と、
前記金属層、前記ビアのビア壁及び前記ビアにおける前記第１の回路層の上に第２の導電層を形成する工程と、
前記第２の導電層の上に第２のレジスト層を形成し、前記第２のレジスト層の中に、第２の導電層の一部を露出させるための貫通された第２のトレンチ領域を複数形成し、この前記第２のトレンチ領域の一部が各ビアに対応するようにする工程と、
前記第２のトレンチ領域における前記第２の導電層の上に前記第２の回路層を形成し、前記ビアの中に前記第１の導電ビアを形成する工程と、
前記第２のレジスト層及びそれにより被覆された前記第２の導電層及び前記金属層を除去する工程と、
を備えることを特徴とする請求項１６に記載の回路基板構造の製造方法。
【請求項１】
第１の誘電体層と、
前記第１の誘電体層の中に形成され、前記第１の誘電体層の表面に露出される第１の回路層と、
前記第１の誘電体層及び前記第１の回路層の上に形成された第２の誘電体層と、
前記第２の誘電体層の上に形成され、前記第２の誘電体層の中に、複数の第１の導電ビアが形成され、前記第１の回路層に電気的に接続された第２の回路層と、
を備えることを特徴とする回路基板構造。
【請求項２】
前記第１の誘電体層及び前記第１の回路層における前記第２の誘電体層が形成されていない表面に形成された第１のソルダーレジスト層であって、その中に、複数の第１の電気接触パッドとして前記第１の回路層の一部を露出させる開口が形成された第１のソルダーレジスト層をさらに備えることを特徴とする請求項１に記載の回路基板構造。
【請求項３】
前記第１の電気接触パッドの上に形成された表面処理層をさらに備えることを特徴とする請求項２に記載の回路基板構造。
【請求項４】
前記表面処理層は、錫（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ビスマス（Ｂｉ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）及び金（Ａｕ）からなる組み合わせのいずれかからなることを特徴とする請求項３に記載の回路基板構造。
【請求項５】
前記第２の誘電体層及び前記第２の回路層の側方の周囲表面上に形成された第３の誘電体層であって、その表面に前記第２の回路層が露出されるようにする第３の誘電体層をさらに備えることを特徴とする請求項１に記載の回路基板構造。
【請求項６】
前記第３の誘電体層及び前記第２の回路層の上に形成された第２のソルダーレジスト層であって、その中に、複数の第２の電気接触パッドとして前記第２の回路層の一部を露出させる開口を複数形成する第２のソルダーレジスト層をさらに備えることを特徴とする請求項５に記載の回路基板構造。
【請求項７】
前記第２の電気接触パッドの上に形成された表面処理層をさらに備えることを特徴とする請求項６に記載の回路基板構造。
【請求項８】
前記表面処理層は、錫（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ビスマス（Ｂｉ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）及び金（Ａｕ）からなる組み合わせのいずれかからなることを特徴とする請求項７に記載の回路基板構造。
【請求項９】
前記第２の誘電体層及び前記第２の回路層の上に形成された第２のソルダーレジスト層であって、その中に、複数の第２の電気接触パッドとして前記第２の回路層の一部を露出させる開口を複数形成する第２のソルダーレジスト層をさらに備えることを特徴とする請求項１に記載の回路基板構造。
【請求項１０】
前記第２の電気接触パッドの上に形成された表面処理層をさらに備えることを特徴とする請求項９に記載の回路基板構造。
【請求項１１】
前記表面処理層は、錫（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ビスマス（Ｂｉ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）及び金（Ａｕ）からなる組み合わせのいずれかからなることを特徴とする請求項１０に記載の回路基板構造。
【請求項１２】
前記第３の誘電体層及び前記第２の回路層の上に形成されたビルドアップ構造をさらに備えることを特徴とする請求項５に記載の回路基板構造。
【請求項１３】
前記ビルドアップ構造は少なくとも第４の誘電体層と、前記第４の誘電体層の上に形成された第３の回路層及び第５の誘電体層と、前記第４の誘電体層の中に形成され前記第２の回路層及び前記第３の回路層に電気的に接続された複数の第２の導電ビアとを含み、前記ビルドアップ構造の最外層の前記第３の回路層の上に複数の第３の電気接触パッドを有し、前記ビルドアップ構造の最外層の上に第２のソルダーレジスト層が形成され、前記第２のソルダーレジスト層に前記第３の電気接触パッドを露出させるための複数の開口が形成されていることを特徴とする請求項１２に記載の回路基板構造。
【請求項１４】
前記第３の電気接触パッドの上に形成された表面処理層をさらに備えることを特徴とする請求項１３に記載の回路基板構造。
【請求項１５】
前記表面処理層は、錫（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ビスマス（Ｂｉ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）及び金（Ａｕ）からなる組み合わせのいずれか一つことを特徴とする請求項１４に記載の回路基板構造。
【請求項１６】
搭載板を用意する工程と、
前記搭載板の表面上に第１の回路層を形成する工程と、
前記搭載板及び前記第１の回路層の上に第１の誘電体層を形成し、前記第１の回路層を前記第１の誘電体層の表面に露出させる工程と、
前記第１の誘電体層及び前記第１の回路層の上に第２の誘電体層を形成する工程と、
前記第２の誘電体層の上に第２の回路層を形成し、前記第２の誘電体層の中に前記第１の回路層に電気的に接続するための第１の導電ビアを形成する工程と、
前記第１の誘電体層及び前記第１の回路層を露出させるように前記搭載板を除去する工程と、
を備えることを特徴とする回路基板構造の製造方法。
【請求項１７】
前記第２の誘電体層が形成されていない前記第１の誘電体層及び前記第１の回路層の上に第１のソルダーレジスト層を形成し、前記第１のソルダーレジスト層の中に、複数の第１の電気接触パッドとして前記第１の回路層の一部を露出させる開口を形成する工程をさらに備えることを特徴とする請求項１６に記載の回路基板構造の製造方法。
【請求項１８】
前記第１の電気接触パッドの上に表面処理層を形成する工程をさらに備えることを特徴とする請求項１７に記載の回路基板構造の製造方法。
【請求項１９】
前記表面処理層は、錫（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ビスマス（Ｂｉ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）及び金（Ａｕ）からなる組み合わせのいずれかからなることを特徴とする請求項１８に記載の回路基板構造の製造方法。
【請求項２０】
前記第２の誘電体層及び前記第２の回路層の側方の周囲表面上に第３の誘電体層を形成し、前記第３の誘電体層の表面に前記第２の回路層を露出させるようにする工程をさらに備えることを特徴とする請求項１６に記載の回路基板構造の製造方法。
【請求項２１】
前記第３の誘電体層及び前記第２の回路層の上にビルドアップ構造を形成する工程をさらに備えることを特徴とする請求項２０に記載の回路基板構造の製造方法。
【請求項２２】
前記ビルドアップ構造は少なくとも第４の誘電体層と、前記第４の誘電体層の上に形成された第３の回路層及び第５の誘電体層と、前記第４の誘電体層の中に形成され前記第２の回路層及び前記第３の回路層に電気的に接続された複数の第２の導電ビアとを含み、前記ビルドアップ構造の最外層の前記第３の回路層の上に複数の第３の電気接触パッドをさらに有し、前記ビルドアップ構造の最外層の上に第２のソルダーレジスト層を形成し、前記第２のソルダーレジスト層に前記第３の電気接触パッドを露出させるための複数の開口を形成することを特徴とする請求項２１に記載の回路基板構造の製造方法。
【請求項２３】
前記第３の電気接触パッドの上に表面処理層を形成する工程をさらに備えることを特徴とする請求項２２に記載の回路基板構造の製造方法。
【請求項２４】
前記表面処理層は、錫（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ビスマス（Ｂｉ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）及び金（Ａｕ）からなる組み合わせのいずれか一つことを特徴とする請求項２３に記載の回路基板構造の製造方法。
【請求項２５】
前記第１の回路層の製造方法は、
前記搭載板の上に第１の導電層を形成する工程と、
前記第１の導電層の上に第１のレジスト層を形成し、前記第１のレジスト層の中に第１のトレンチ領域を形成する工程と、
前記第１のトレンチ領域の中に前記第１の回路層を形成する工程と、
前記第１のレジスト層及びそれにより被覆された前記第１の導電層を除去する工程と、
を備えることを特徴とする請求項１６に記載の回路基板構造の製造方法。
【請求項２６】
前記第２の回路層の製造方法は、
前記第２の誘電体層の上に金属層を形成する工程と、
前記第２の誘電体層及び前記金属層の中に、前記第１の回路層の一部を露出させるための貫通されたビアを複数形成する工程と、
前記金属層、前記ビアのビア壁及び前記ビアにおける前記第１の回路層の上に第２の導電層を形成する工程と、
前記第２の導電層の上に電気めっき金属層を形成する工程と、
前記電気めっき金属層の上に第２のレジスト層を形成し、前記第２のレジスト層の中に、前記電気めっき金属層の一部を露出させるための貫通された第２のトレンチ領域を複数形成する工程と、
前記第２のトレンチ領域における前記電気めっき金属層及びそれにより被覆された前記第２の導電層及び前記金属層を除去することで、前記第２の回路層を形成するとともに前記ビアの中に第１の導電ビアを形成する工程と、
前記第２のレジスト層を除去する工程と、
を備えることを特徴とする請求項１６に記載の回路基板構造の製造方法。
【請求項２７】
前記第２の回路層の製造方法は、
前記第２の誘電体層の上に金属層を形成する工程と、
前記第２の誘電体層及び前記金属層の中に、前記第１の回路層の一部を露出させるための貫通されたビアを複数形成する工程と、
前記金属層、前記ビアのビア壁及び前記ビアにおける前記第１の回路層の上に第２の導電層を形成する工程と、
前記第２の導電層の上に第２のレジスト層を形成し、前記第２のレジスト層の中に、第２の導電層の一部を露出させるための貫通された第２のトレンチ領域を複数形成し、この前記第２のトレンチ領域の一部が各ビアに対応するようにする工程と、
前記第２のトレンチ領域における前記第２の導電層の上に前記第２の回路層を形成し、前記ビアの中に前記第１の導電ビアを形成する工程と、
前記第２のレジスト層及びそれにより被覆された前記第２の導電層及び前記金属層を除去する工程と、
を備えることを特徴とする請求項１６に記載の回路基板構造の製造方法。
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図１Ｅ】
【図１Ｆ】
【図１Ｇ】
【図１Ｈ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図２Ｅ】
【図２Ｆ】
【図２Ｇ】
【図２Ｈ】
【図２Ｉ】
【図２Ｊ】
【図２Ｋ】
【図２Ｌ】
【図２Ｍ】
【図２Ｎ】
【図２Ｏ】
【図２Ｐ】
【図２Ｑ】
【図２Ｒ】
【図２Ｓ】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図１Ｅ】
【図１Ｆ】
【図１Ｇ】
【図１Ｈ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図２Ｅ】
【図２Ｆ】
【図２Ｇ】
【図２Ｈ】
【図２Ｉ】
【図２Ｊ】
【図２Ｋ】
【図２Ｌ】
【図２Ｍ】
【図２Ｎ】
【図２Ｏ】
【図２Ｐ】
【図２Ｑ】
【図２Ｒ】
【図２Ｓ】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【公開番号】特開２０１０−１７１３８７（Ｐ２０１０−１７１３８７Ａ）
【公開日】平成２２年８月５日（２０１０．８．５）
【国際特許分類】
【出願番号】特願２００９−２６３１３３（Ｐ２００９−２６３１３３）
【出願日】平成２１年１１月１８日（２００９．１１．１８）
【出願人】（５０９３１９２９２）欣興電子股▲フン▼有限公司 (7)
【Ｆターム（参考）】
【公開日】平成２２年８月５日（２０１０．８．５）
【国際特許分類】
【出願日】平成２１年１１月１８日（２００９．１１．１８）
【出願人】（５０９３１９２９２）欣興電子股▲フン▼有限公司 (7)
【Ｆターム（参考）】
[ Back to top ]