突入電流制限回路
【課題】周囲温度等の環境条件によらず安定に突入電流を抑制することができ、回路損失が小さく、シンプルに構成することが可能な突入電流制限回路を提供する。
【解決手段】整流回路１４の出力から平滑コンデンサ１６を通過する突入電流の経路に接続され、スイッチ制御信号によって断続制御されるスイッチ２０を有する。スイッチ制御信号を発生するスイッチ制御部２２は、整流回路１４の整流電圧を検出する整流電圧検出手段２６と、平滑コンデンサ１６の平滑電圧を検出する平滑電圧検出手段２８を備える。スイッチ制御部２２は、各検出手段の検出結果を受けスイッチ制御信号を発生させるスイッチ制御信号発生手段３０を備える。スイッチ制御信号発生手段３０は、整流電圧の波形が下り勾配となる期間であって、平滑電圧が前記整流電圧よりも低く、その差分が第一の基準電圧以下の期間にスイッチがオン状態になるスイッチ制御信号を発生する。
【解決手段】整流回路１４の出力から平滑コンデンサ１６を通過する突入電流の経路に接続され、スイッチ制御信号によって断続制御されるスイッチ２０を有する。スイッチ制御信号を発生するスイッチ制御部２２は、整流回路１４の整流電圧を検出する整流電圧検出手段２６と、平滑コンデンサ１６の平滑電圧を検出する平滑電圧検出手段２８を備える。スイッチ制御部２２は、各検出手段の検出結果を受けスイッチ制御信号を発生させるスイッチ制御信号発生手段３０を備える。スイッチ制御信号発生手段３０は、整流電圧の波形が下り勾配となる期間であって、平滑電圧が前記整流電圧よりも低く、その差分が第一の基準電圧以下の期間にスイッチがオン状態になるスイッチ制御信号を発生する。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、商用電源等の交流電圧を整流平滑する整流回路及び平滑コンデンサを有する直流電源装置に設けられ、交流電圧の投入時に平滑コンデンサに流れ込む突入電流を制限する突入電流制限回路に関する。
【背景技術】
【０００２】
従来、この種の突入電流制限回路として、例えば、特許文献１に開示されているように、交流電圧を整流して整流電圧を出力する整流回路と、その整流回路の出力に接続された電解コンデンサ（平滑コンデンサ）を備えたスイッチング電源回路に使用され、整流回路と電解コンデンサとの間に正特性サーミスタ及び抵抗の直列回路が接続され、その直列回路と並列に負特性サーミスタが接続された突入電流防止回路がある。この突入電流防止回路は、自身が有する合成抵抗値によって突入電流を制限すると共に、周囲温度が低いときでも当該合成抵抗値が一定以下になるように温度補償し、スイッチング電源回路の起動不良を防止するものである。
【０００３】
また、特許文献２に開示されているように、交流電圧を整流して整流電圧を出力するダイオード（整流回路）と、そのダイオードの出力に接続されたコンデンサ（平滑コンデンサ）と、そのコンデンサの電圧を変圧して出力するスイッチング電源とを備えたスイッチング電源回路に使用された突入電流防止回路も提案されている。この突入電流防止回路は、整流回路とコンデンサとの間に電流制限用の抵抗が接続され、その抵抗と並列に、スイッチング電源がスイッチング動作をしているときにオン状態を保持するサイリスタが接続されたものである。そして、この突入電流防止回路は、交流電圧の投入時には電流制限用の抵抗によって突入電流を制限し、スイッチング電源の定常動作時にはサイリスタが導通して電流制限用の抵抗に損失が生じないようにするものである。
【０００４】
また、特許文献３に開示されているように、交流電圧を整流して整流電圧を出力するダイオードスタック（整流回路）と、インダクタ、主スイッチング素子及び整流素子で構成され、整流電圧をチョップする昇圧コンバータと、昇圧コンバータが出力する断続電圧を平滑した平滑電圧を生成する平滑コンデンサを備えたスイッチング電源装置（直流電源装置）に使用された突入電流防止回路もある。この突入電流防止回路は、昇圧コンバータと平滑コンデンサとの間に電流制限手段（抵抗またはサーミスタ）が接続され、電流制限手段と並列に、整流電圧が平滑電圧よりも低いときにオンするスイッチ回路が接続されたものである。そして、この突入電流防止回路は、交流電圧の投入時には電流制限用の抵抗によって突入電流を制限し、昇圧コンバータの昇圧動作によって平滑電圧が整流電圧よりも高くなると、サイリスタが導通して電流制限用の抵抗に損失が生じないようにするものである。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−９７３２７号公報
【特許文献２】特開平８−１０３０７４号公報
【特許文献３】特開２０００−２５３６５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献１の突入電流防止回路の場合、交流電圧の投入時に流れる突入電流を制限するため、ある程度大きな合成抵抗値が必要である。従って、突入電流が流れない定常動作中にも一定の合成抵抗値が残留するので、特に大電力用の電源装置に使用すると、電源効率が著しく低下したりサーミスタ等の定常的な発熱が無視できなくなるという問題があった。
【０００７】
また、特許文献２，３の突入電流防止回路の場合、大電力用の電源装置に使用しても、定常動作中の電源効率の低下を回避することができる。しかし、一般に、大電力用の電源装置は、大きな静電容量の電解コンデンサ（平滑コンデンサ）が使用されるので、交流電圧投入時の突入電流を吸収する動作によって、電流制限手段に大きな損失が生じる。従って、電流制限手段として耐サージ性に優れた大型の抵抗器又はサーミスタ素子を使用しなければならず、装置の小型化の妨げになるという問題があった。
【０００８】
また、特許文献３の突入電流防止回路に類似した構成として、特許文献３の電流制限手段に並列接続されたサイリスタを、平滑電圧が所定電圧よりも高いときに導通させる構成にしたり、同じく当該サイリスタを、昇圧コンバータの後段に接続されたスイッチング電源回路がスイッチング動作をしているときに導通させる構成なども実用化されている。しかし、いずれの構成も、突入電流を電流制限手段で吸収して損失する動作が行われる点は同じであり、電流制限手段として耐サージ性の優れた大型の抵抗器等を使用しなければならなかった。
【０００９】
この発明は、上記背景技術に鑑みて成されたもので、周囲温度等の環境条件によらず安定に突入電流を制限することができ、回路損失が小さく、シンプルに構成することが可能な突入電流制限回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
この発明は、入力された交流電圧を整流して脈流の整流電圧を出力する整流回路と、前記整流電圧を平滑し両端に平滑電圧を生成する平滑コンデンサとを備えた直流電源装置に設けられ、前記整流回路に交流電圧が投入されたときに、前記整流回路の出力から前記平滑コンデンサに流れ込む突入電流を制限する突入電流制限回路であって、前記整流回路の出力から前記平滑コンデンサを通過する突入電流の経路に接続され、スイッチ制御信号によって制御されるスイッチと、前記整流電圧を検出する整流電圧検出手段、前記平滑電圧を検出する平滑電圧検出手段、及び、各検出手段の検出結果を受け前記スイッチ制御信号を発生するスイッチ制御信号発生手段が設けられたスイッチ制御部とを備え、前記スイッチ制御信号発生手段は、前記整流電圧の波形が下り勾配となる期間であって、前記平滑電圧が前記整流電圧よりも低く、且つ、その差分が第一の基準電圧以下の期間に前記スイッチがオン状態になるスイッチ制御信号を発生する突入電流制限回路である。
【００１１】
また、この発明は、入力された交流電圧を整流して脈流の整流電圧を出力する整流回路と、チョークコイル、主スイッチング素子及び整流素子で構成され、前記整流電圧をチョップして昇圧する昇圧コンバータと、前記昇圧コンバータが出力する断続電圧を平滑し両端に平滑電圧を生成する平滑コンデンサを備えた直流電源装置に設けられ、前記整流回路に交流電圧が投入されたときに、前記整流回路の出力から前記平滑コンデンサに流れ込む突入電流を抑制する突入電流制限回路であって、前記整流回路の出力から前記整流素子を介して前記平滑コンデンサを通過する突入電流の経路に接続され、スイッチ制御信号によって制御されるスイッチと、前記整流電圧を検出する整流電圧検出手段、前記平滑電圧を検出する平滑電圧検出手段、及び、各検出手段の検出結果を受け前記スイッチ制御信号を発生するスイッチ制御信号発生手段が設けられたスイッチ制御部とを備え、前記スイッチ制御信号発生手段は、前記整流電圧の波形が下り勾配となる期間であって、前記平滑電圧が前記整流電圧よりも低く、且つ、その差分が第一の基準電圧以下の期間に前記スイッチがオン状態になるスイッチ制御信号を発生する突入電流制限回路である。前記スイッチは、前記昇圧コンバータの出力と前記平滑コンデンサとの間に接続されている。
【００１２】
また、前記スイッチ制御部は、前記昇圧コンバータの動作状態を観測するコンバータ動作観測手段を備え、前記スイッチ制御信号発生手段は、前記コンバータ動作監視手段の観測結果を受け、前記昇圧コンバータがチョップ動作を行っている期間は、前記平滑電圧と前記整流電圧との関係によらず、前記スイッチがオン状態に保持するスイッチ制御信号を発生するものである。
【００１３】
あるいは、前記スイッチ制御信号発生手段は、前記平滑電圧が第二の基準電圧よりも高い期間は、前記整流電圧の波形の勾配、及び、前記平滑電圧と前記整流電圧との関係によらず、前記スイッチがオン状態に保持するスイッチ制御信号を発生する構成にすることもできる。
【００１４】
また、前記スイッチは、前記突入電流がアノードからカソードの向きに流れるように接続され、前記スイッチ制御信号がゲート・カソード間に入力されるサイリスタであることが好ましい。
【発明の効果】
【００１５】
この発明の突入電流制限回路は、交流電圧の投入時に突入電流を抵抗素子等で吸収する動作を行わないので、回路損失が非常に小さく、周囲温度等の環境条件によらず、突入電流を安定的に小さな値に抑えることができる。また、力率改善などの目的で昇圧コンバータが設けられたスイッチング電源装置にも容易に適用することができ、同様の作用効果を得ることができる。さらに、スイッチにサイリスタを用いると、スイッチ制御部の構成をより簡単化することができる。
【００１６】
また、突入電流が流れない定常動作中や昇圧コンバータのチョップ動作中はスイッチをオン状態に保持することが好ましいが、この発明の突入電流制限回路の構成で容易に実現することができる。
【図面の簡単な説明】
【００１７】
【図１】この発明の第一の実施形態の突入電流制限回路が設けられたスイッチング電源装置を示す回路図である。
【図２】第一の実施形態の突入電流制限回路のスイッチであるサイリスタを示す図である。
【図３】第一の実施形態の突入電流制限回路の動作を説明するタイムチャートである。
【図４】図３における期間Ａの詳細な動作を説明するタイムチャートである。
【図５】第一の実施形態の突入電流制限回路のスイッチの変形例であるＭＯＳ型ＦＥＴを示す図である。
【図６】第一の実施形態の突入電流制限回路のスイッチとしてＭＯＳ型ＦＥＴを使用したときの、期間Ａの詳細な動作を説明するタイムチャートである。
【図７】この発明の第二の実施形態の突入電流防止回路が設けられた直流電源装置を示す回路図である。
【図８】第二の実施形態の突入電流制限回路の動作を説明するタイムチャートである。
【発明を実施するための形態】
【００１８】
以下、この発明の突入電流制限回路の第一の実施形態について、図１〜図６に基づいて説明する。第一の実施形態の突入電流制限回路１０は、直流電源装置１２内に設けられており、まず直流電源装置１２の構成を説明し、次に突入電流制限回路１０の構成について説明する。
【００１９】
直流電源装置１２は、図１に示すように、入力された交流電圧Ｖｉを整流して脈流の整流電圧Ｖｓを生成する整流回路１４と、整流回路１４の出力に接続され整流電圧Ｖｓを平滑する平滑コンデンサ１６を備え、平滑コンデンサ１６の両端に発生する平滑電圧Ｖｏを負荷１８に供給する装置である。整流回路１４は、全波整流回路と半波整流回路のいずれでもよいが、ここでは、一般的なブリッジ構成の全波整流回路が選択されている。負荷１８は、例えば、平滑電圧Ｖｏを様々な直流電圧に変換するＤＣ−ＤＣコンバータ等である。
【００２０】
突入電流制限回路１０は、スイッチ２０とスイッチ制御部２２で構成され、整流回路１４の出力から平滑コンデンサ１６に流れ込む突入電流を抑制するものである。スイッチ２０は、後述するスイッチ制御信号Ｖｇを受けて回路を断続する素子であり、整流回路１４のプラス側の出力１４ａと平滑コンデンサ１６のプラス側の端子１６ａとの接続点に挿入されている。
【００２１】
スイッチ２０は、比較的取り扱いが容易な半導体スイッチであることが好ましく、ここでは、図２に示すサイリスタ２４が選択され、アノード端子Ａが整流回路１４の出力１４ａに、カソード端子Ｋが平滑コンデンサ１６の端子１６ａに接続されている。サイリスタ２４は、周知のように、ゲート・カソード端子間にハイレベルの信号が印加されるとオンし、その信号がローレベル転じても、自己のラッチ機能によりオン状態が維持される。そして、アノード端子Ａからカソード端子Ｋに流れる電流が一定以下になるとラッチが解除されてオフに転じる動作をする。
【００２２】
スイッチ制御部２２は、整流電圧検出手段２６、平滑電圧検出手段２８及びスイッチ制御信号発生手段３０で構成され、アナログ／デジタル変換器（Ａ／Ｄ変換器）、クロック、ＣＰＵ、メモリ等を備えたマイクロコンピュータ内に集積して設けられている。整流電圧検出手段２６は、整流回路１４の出力１４ａに発生する整流電圧Ｖｓを検出する。平滑電圧検出手段２８は、平滑コンデンサ１６の端子１６ａに発生する平滑電圧Ｖｏを検出する。
【００２３】
スイッチ制御信号発生手段３０は、２つの検出手段２６，２８の検出結果を受けて所定の演算処理を行い、スイッチ２０として設けられたサイリスタ２４の断続動作を制御するスイッチ制御信号Ｖｇを発生させ、サイリスタ２４のゲート・カソード端子間に向けて出力する。
【００２４】
このスイッチ制御信号発生手段３０は、演算処理を行って、少なくとも、以下に示す３つの条件を充足するか否かを判定する。第一に、現在、整流電圧Ｖｓが時間とともに低下している期間中であるか否か、すなわち、Ｖｓ波形が下り勾配の期間であるか否かを判定する。第二に、平滑電圧Ｖｏと整流電圧Ｖｓとを比較し、平滑電圧Ｖｏの方が低く、その差分が第一の基準電圧Ｖｄｅｆ以下であるか否かを判定する。第三に、平滑電圧Ｖｏが第二の基準電圧Ｖｋより低いか否かを判定する。
【００２５】
スイッチ制御信号発生手段３０は、上記の演算処理を継続的に繰り返し、第三の条件を充足するときは、次の動作を行う。第一と第二の条件のうち片方でも充足しないときは、ローレベルのスイッチ制御信号Ｖｇを出力する（状態１）。その後、第一と第二の条件を共に充足したタイミングで、ハイレベルのスイッチン制御信号Ｖｇを出力する（状態２）。このハイレベルの時間は短く、第一と第二の条件を共に充足する期間が継続しても、その継続期間中はローレベルのスイッチン制御信号Ｖｇを出力する（状態３）。直流電源装置１２では、交流電圧Ｖｉが投入されると、上記の状態１、状態２、状態３を繰り返す動作が行われることになる。一方、第三の条件を充足しないときは、第一と第二の条件を充足するか否かにかかわらず、ハイレベルのスイッチン制御信号Ｖｇを出力する（状態４）。詳しくは、突入電流制限回路１０の動作説明の中で述べる。
【００２６】
次に、スイッチ２０としてサイリスタ２４を使用した突入電流制限回路１０、及び、直流電源装置１２の動作について、図３のタイムチャートに基づいて説明する。まず、ｔ１１のタイミングで直流電源装置１２の入力に交流電圧Ｖｉが投入され、整流回路１４の出力に、交流電圧Ｖｉを全波整流した整流電圧Ｖｓが発生する。ここでは、説明の便宜のため、Ｖｓ波形が上り勾配となるタイミングで、交流電圧Ｖｉが投入された様子を示している。
【００２７】
タイミングｔ１１では、図３から分かるように、第三の条件を充足するが、第一及び第二の条件を充足しないため、スイッチ制御信号Ｖｇはローレベルとなり、サイリスタ２４がオフしている。従って、平滑電圧Ｖｏはゼロ電圧である。
【００２８】
タイミングｔ１２では、第三の条件を充足し、整流電圧Ｖｓが下り勾配の期間に入っているので第一の条件も充足する。しかし、整流電圧Ｖｓが非常に高く、平滑電圧Ｖｏとの差が第一の基準電圧Ｖｄｅｆよりも大きいので、第二の条件を充足しない。従って、スイッチ制御信号Ｖｇはローレベルを継続し、サイリスタ２４のオフが維持され、平滑電圧Ｖｏもゼロ電圧のままである。
【００２９】
タイミングｔ２１になると、整流電圧Ｖｓが低下して平滑電圧Ｖｏとの差が第一の基準電圧Ｖｄｅｆになっており、第二の条件を充足する。従って、第一及び第二の条件を共に充足するので、このｔ２１のタイミングでスイッチ制御信号Ｖｇがハイレベルに転じ、サイリスタ２４がオンする。サイリスタ２４がオンすると、平滑コンデンサ１６を充電する電流Ｉｓｗが、整流回路１４の出力１４ａ、サイリスタ２４、平滑コンデンサ１６の経路に流れ、平滑電圧Ｖｏが上昇する。この電流Ｉｓｗがいわゆる突入電流に相当する。
【００３０】
平滑コンデンサ１６の平滑電圧Ｖｏが上昇する動作は、タイミングｔ２１，ｔ２２，・・・，ｔ２ｎ，・・・ごとに同様に繰り返される。そこで、タイミングｔ２ｎを含む期間Ａの動作を拡大して表した図４のタイムチャートを用いて、さらに詳しく説明する。ｔ２ｎのタイミングでスイッチ制御信号Ｖｇがハイレベルに転じると、サイリスタ２４がオンし、平滑コンデンサ１６を充電する電流Ｉｓｗが流れ始める。その後、スイッチ制御信号Ｖｇは短時間のうちにローレベルに転じるが、サイリスタ２４は自己のラッチ機能によってオンを継続し、電流Ｉｓｗが流れ続ける。その後、整流電圧Ｖｓが徐々に低下して平滑電圧Ｖｏよりも低くなると、サイリスタ２４のカソード端子がアノード端子よりも高電位となって電流Ｉｓｗがゼロになり、サイリスタ２４のラッチが自動的に解除されてオフに転じる。
【００３１】
突入電流に相当する電流Ｉｓｗのピーク値Ｉｐは、式（１）のように表すことができる
【数１】
【００３２】
ここで、Ｚｃは、電流Ｉｓｗが流れる経路の固定インピーダンスであり、平滑コンデンサ１８の静電容量や寄生抵抗、回路パターンの寄生抵抗等を合成したインピーダンスである。式（１）から分かるように、ピーク値Ｉｐは、サイリスタ２４がオンに転じるときの整流電圧Ｖｓと平滑電圧Ｖｏとの差分（Ｖｓ−Ｖｏ）に略比例するので、第一の基準電圧Ｖｄｅｆを小さくすれば、ピーク値Ｉｐを小さくすることができる。従って、第一の基準電圧Ｖｄｅｆを調整することによって、突入電流に相当する電流Ｉｓｗを所望の小さな値に制限することができる。
【００３３】
サイリスタ２４がオフに転じた後は、整流電圧Ｖｓが平滑電圧Ｖｏよりも低い期間が続くが、この期間は、第三の条件を充足するが、少なくとも第二の条件を充足しないため、スイッチ制御信号Ｖｇはローレベルを継続し、サイリスタ２４のオフが維持され、平滑電圧Ｖｏもほぼ一定に保持される。
【００３４】
図４を用いて説明した上記の動作は、タイミングｔ２１，ｔ２２，・・・ごとに繰り返し行われ、図３に示すように、平滑電圧Ｖｏが階段状に上昇する。そして、ｔ３１のタイミングｔ３１で平滑電圧Ｖｏが第二の基準電圧Ｖｋに達する。平滑電圧Ｖｏが第二の基準電圧Ｖｋに達すると、第三の条件を充足しないので、スイッチ制御信号発生手段３０は、第一と第二の条件を充足するか否かにかかわらず、ハイレベルのスイッチ制御信号Ｖｇを継続出力し、サイリスタ２４のオンが継続する。ここで、第二の基準電圧Ｖｋは、整流電圧Ｖｓのピーク値よりも僅かに低い電圧であるので、サイリスタ２４の電流Ｉｓｗは、タイミングｔ３１以降、式（１）で表される突入電流分は小さくなっており、負荷１８によって決まる比較的小さな定常電流が流れることになる。
【００３５】
以上説明したように、突入電流制限回路１０は、交流電圧Ｖｉの投入時に突入電流に相当する電流Ｉｓｗを抵抗素子等で吸収する動作を行わないので、突入電流制限回路１０の回路損失を非常に小さくすることができる。また、脈流の整流電圧Ｖｓが平滑電圧Ｖｏよりも高く、且つ、その差分が第一の基準電圧Ｖｄｅｆ以下になったタイミングでサイリスタ２４がオンする構成ため、周囲温度等の環境条件によらず、電流Ｉｓｗを安定的に小さな値に抑えることができる。また、整流電圧Ｖｓが下り勾配の期間にサイリスタ２４をオンさせる構成のため、整流電圧Ｖｓが平滑電圧Ｖｏに第一の基準電圧Ｖｄｅｆを加算した電圧に達した後、サイリスタ２４がオンするまでに、何らかの要因で遅延が生じたとしても、整流電圧Ｖｓと平滑電圧Ｖｏとの差分が第一の基準電圧Ｖｄｅｆよりも小さくなってからサイリスタ２４スイッチがオンすることになるので、式（１）のピーク値Ｉｐが小さくなる方向になり安全である。
【００３６】
また、スイッチ２０にサイリスタ２４を用いているので、交流電圧Ｖｉの投入時、スイッチ制御信号発生手段３０は、サイリスタ２４をオンさせるタイミングで、短幅のトリガパルスをスイッチ制御信号Ｖｇとして発生させるだけで、上記の突入電流制限動作を実現することができる。従って、スイッチ制御信号発生手段３０は、スイッチ２０のオフのタイミングを規定する信号を生成する必要がないので、構成を非常にシンプルにすることができる。
【００３７】
また、突入電流が流れない定常動作中はサイリスタ２４をオン状態に保持することが好ましいが、突入電流制限回路１０は、「平滑電圧Ｖｏが第二の基準値Ｖｋ以上のときを定常動作中と判定する」という実用的な考え方に基づき、当該判定をスイッチ制御信号発生手段３０が行うように構成されているので、スイッチ制御部２２の構成を複雑にすることなく、所望の動作を実現することができる。
【００３８】
ここで、図１の直流電源装置１２の構成には示されていないが、スイッチ２０として用いられる半導体スイッチ等の制御端子とスイッチ制御信号発生手段３０の出力との間に、比較的大きな電流を出力可能なバッファとして動作するドライバ回路を接続してもよい。ドライバ回路を接続すれば、例えば、半導体スイッチの制御端子に大きな寄生容量が存在しても、半導体素子スイッチを制御信号Ｖｇに対して遅延なく断続動作させることができる。同様に、図１には示されていないが、整流回路１４の前段又は後段に、高周波の入力帰還ノイズを減衰するノイズフィルタや小容量のコンデンサが接続されていても、上記の突入電流を制限する動作にはほとんど影響しない。
【００３９】
次に、突入電流制限回路１０の変形例であって、スイッチ２０を、サイリスタ２４に代えて、Ｎ−ｃｈのＭＯＳ型ＦＥＴ３２に変更した構成について説明する。ＭＯＳ型ＦＥＴは、サイリスタに比べて導通抵抗が小さいという特徴がある。図５に示すＭＯＳ型ＦＥＴ３２は、ドレイン端子Ｄが整流回路１４の出力１４ａに、ソース端子Ｓが平滑コンデンサ１６の端子１６ａに接続される。ＭＯＳ型ＦＥＴ３２は、ゲート・ソース端子間にハイレベルの信号が印加されている間はオンし、その信号がローレベルの間はオフする素子である。従って、スイッチ制御信号発生手段３０が発生するスイッチ制御信号Ｖｇは、自己ラッチ機能を有するサイリスタ２４用の制御信号と異なり、ＭＯＳ型ＦＥＴ３２用の制御信号でなければならない。
【００４０】
スイッチ制御信号発生手段３０は、ＭＯＳ型ＦＥＴ３２を制御するため、上述した第一から第三の条件を判定する演算処理を継続的に行う。そして、第三の条件を充足するときは、次の動作を行う。第一と第二の条件のうち１つでも充足しない期間は、ローレベルのスイッチ制御信号Ｖｇを出力する（状態１）。その後、第一と第二の条件を共に充足する期間は、ハイレベルのスイッチン制御信号Ｖｇを出力する（状態２）。その後、第二の条件を充足するか否かにかかわらず、第一の条件を充足している間は、ハイレベルのスイッチ制御信号Ｖｇを継続出力する（状態３）。直流電源装置１２に入力が投入されると、上記の状態１、状態２、状態３を繰り返す動作が行われることになる。一方、第三の条件を充足しない期間は、第一と第二の条件を充足するか否かにかかわらず、ハイレベルのスイッチン制御信号Ｖｇを継続的に出力する。
【００４１】
突入電流制限回路１０及び直流電源装置１２の動作は、サイリスタ２４をＭＯＳ型ＦＥＴ３２に置き換えても、図３のタイムチャートとほぼ同様であり、突入電流に相当するＩｓｗをピーク値Ｉｐに制限する。このとき、スイッチ制御信号Ｖｇは、期間Ａの時間軸を拡大した図６に示すように、図４に比べてハイレベルの時間が長いパルスになる。これによって、第一と第二の条件を共に充足する期間中、確実に電流Ｉｓｗを流し続けることができる。
【００４２】
以上説明したように、突入電流制限回路１０のスイッチ２０として、導通抵抗が比較的小さいＭＯＳ型ＦＥＴ３２を選択する場合においても、スイッチ制御信号発生手段３０の構成を僅かに変更するだけで容易に対応することができ、突入電流制限回路１０の損失を一層小さくすることができる。
【００４３】
次に、この発明の突入電流制限回路の第二の実施形態について、図７〜図８に基づいて説明する。第二の実施形態の突入電流制限回路４０は、昇圧コンバータ４２を備えた直流電源装置４４内に設けられており、まず直流電源装置４４の構成を説明し、次に突入電流制限回路４０の構成を説明する。ここで、上記の突入電流制限回路１０及び直流電源装置１２と同様の構成は、同一の符号を付して説明を省略する。
【００４４】
直流電源装置４４は、図７に示すように、整流回路１４と平滑コンデンサ１６の間に、力率改善用の昇圧コンバータ４２が設けられている。昇圧コンバータ４２は、一端が整流回路１４の出力１４ａに接続されたチョークコイル４６と、チョークコイル４６の他端から平滑コンデンサ１６の端子１６ａの向きに導通可能な整流素子であるダイオード４８と、チョークコイル４６とダイオード４８との接続点とグランドとの間に接続された主スイッチング素子５０と、主スイッチング素子の断続動作を制御するコンバータ制御部５２を備えている。昇圧コンバータ４２は、主スイッチング素子５０を高い周波数で断続して商用周波の整流電圧Ｖｓをチョップし、昇圧された平滑電圧Ｖｏを平滑コンデンサ１６に生じさせ、負荷１８に供給する動作をする。
【００４５】
突入電流制限回路４０は、スイッチ２０とスイッチ制御部５４で構成され、整流回路１２の出力からダイオード４８を介して平滑コンデンサ１４に流れ込む突入電流を抑制するものである。スイッチ２０は、ここでは、図２に示すサイリスタ２４が選択され、アノード端子Ａがダイオード４８のカソード端子に、カソード端子Ｋが平滑コンデンサ１６の端子１６ａに接続されている。
【００４６】
スイッチ制御部５４は、上記スイッチ制御部２２と同様に、整流電圧検出手段２６、平滑電圧検出手段２８を備え、新たにコンバータ動作観測手段５６が設けられ、さらに、スイッチ制御信号発生手段３０に代えて、スイッチ制御信号発生手段５８が設けられている。
【００４７】
コンバータ動作観測手段５６は、昇圧コンバータ４２のチョップ動作が停止しているか否かを観測するもので、ここでは、コンバータ制御部５２から、主スイッチング素子５０への制御信号が出力されているか否かを示す情報を入手する。
【００４８】
スイッチ制御信号発生手段５８は、２つの検出手段２６，２８の検出結果と、コンバータ動作観測手段５６が入手した情報を受けて所定の演算処理を行い、サイリスタ２４を断続制御するスイッチ制御信号Ｖｇを発生し、サイリスタ２４のゲート・カソード端子間に向けて出力する。
【００４９】
スイッチ制御信号発生手段５８は、演算処理を行って、少なくとも、次の３つの条件についての判定を行う。第一に、現在、整流電圧Ｖｓが時間とともに低下している期間中であるか否か、すなわち、Ｖｓ波形が下り勾配の期間であるか否かを判定する。第二に、平滑電圧Ｖｏと整流電圧Ｖｓとを比較し、平滑電圧Ｖｏの方が低く、その差分が第一の基準電圧Ｖｄｅｆ以下であるか否かを判定する。第三に、主スイッチング素子５０が断続動作を停止しているか否かを判定する。従って、この第三の判定の内容が、上記のスイッチ制御信号発生手段３０が行う第三の判定の内容と異なっている。
【００５０】
スイッチ制御信号発生手段５８は、上記の演算処理を継続的に繰り返し、第三の条件を充足するときは、次の動作を行う。第一と第二の条件のうち片方でも充足しないときは、ローレベルのスイッチ制御信号Ｖｇを出力する（状態１）。その後、第一と第二の条件を共に充足したタイミングで、ハイレベルのスイッチン制御信号Ｖｇを出力する（状態２）。このハイレベルの時間は短く、第一と第二の条件を共に充足する期間が継続しても、その継続期間はローレベルのスイッチン制御信号Ｖｇを出力する（状態３）。直流電源装置４４に入力が投入されると、上記の状態１、状態２、状態３を繰り返す動作が行われることになる。一方、第三の条件を充足しないときは、第一と第二の条件を充足するか否かにかかわらず、ハイレベルのスイッチン制御信号Ｖｇを出力する（状態４）。
【００５１】
次に、スイッチ２０としてサイリスタ２４を使用した突入電流制限回路４０、及び、直流電源装置４４の動作について、図８のタイムチャートに基づいて説明する。ｔ１１のタイミングで直流電源装置１２の入力に交流電圧Ｖｉが投入されると、整流回路１４の出力に、交流電圧Ｖｉを全波整流した整流電圧Ｖｓが発生する。その後、タイミングｔ２１，ｔ２２，・・・，ｔ２ｎ，・・・ごとに平滑電圧Ｖｏが階段状に上昇する。この動作は、図３及び図４に示す直流電源装置１２の動作と同様である。ただし、直流電源装置４４の場合、式（１）のインピーダンスＺｃに該当するインピーダンスは、平滑コンデンサ１８の静電容量や寄生直列抵抗、回路の配線抵抗のほか、チョークコイル４６のインダクタンスや寄生直列抵抗、ダイオード４８の動作抵抗等も合わせて合成した値になる。
【００５２】
その後、タイミングｔ３１で、昇圧コンバータ４２のチョップ動作が開始する。このチョップ動作が開始すると、第三の条件を充足しなくなるので、スイッチ制御信号発生手段５８は、第一と第二の条件を充足するか否かにかかわらず、ハイレベルのスイッチ制御信号Ｖｇを継続出力し、サイリスタ２４はオン状態に保持される。ここで、昇圧コンバータ４２のチョップ動作が開始するとき、すでに平滑電圧Ｖｏが整流電圧Ｖｓのピーク値よりも僅かに低い電圧にまで上昇しているので、サイリスタ２４の電流Ｉｓｗは、タイミングｔ３１以降、式（１）で表される突入電流は小さくなっており、昇圧のために平滑コンデンサ１６を充電する比較的小さな電流と、負荷１８によって決まる比較的小さな定常電流が流れることになる。
【００５３】
以上説明したように、突入電流制限回路４０は、昇圧コンバータ４２を備えた直流電源装置４４の突入電流に確実に制限し、上記の突入電流制限回路１０と同様の効果を得ることができる。
【００５４】
また、直流電源装置４４の場合、負荷１８等との関係により、昇圧コンバータ４２がチョップ動作しているときにサイリスタ２４をオン状態に保持する動作を行うことが好ましいため、ここでは、スイッチ制御部をスイッチ制御部５４の構成にすることによってその動作を実現している。しかし、例えば、平滑電圧Ｖｏが所定の電圧よりも高いときにサイリスタ２４をオン状態に保持する動作の方が好ましい場合は、スイッチ制御部として、突入電流制限回路１０のスイッチ制御部２２の構成にすることも可能である。
【００５５】
なお、この発明の突入電流抑制回路は、上記実施形態に限定されるものではない。例えば、突入電流が流れる経路に挿入するスイッチは、電気信号であるスイッチ制御信号によって制御可能なものであれば、サイリスタ、ＭＯＳ型ＦＥＴのほか、ＧＴＯサイリスタ（Ｇａｔｅ Ｔｕｒｎ Ｏｆｆ ｔｈｙｒｉｓｔｏｒ）等の他の半導体スイッチ素子、電磁的に動作する機械式リレー等を使用することができる。
【００５６】
スイッチ制御部は、マイクロコンピュータ内に集積して構成する方法のほか、オペアンプやコンパレータその他のディスクリート部品を用いて構成することも可能である。上述したように、スイッチ制御信号発生手段が行う処理は比較的簡単な内容であるため、ディスクリート部品でも比較的コンパクトに構成することができ、コスト低減を図ることも可能である。
【００５７】
この発明の突入電流抑制回路が昇圧コンバータを有する直流電源装置に構成された場合、平滑コンデンサよりも静電容量が十分小さなコンデンサを、整流回路の出力端子とグランドの間や、スイッチの入力側の一端とグランドの間に接続してもよい。これによって、突入電流抑制回路及び昇圧コンバータの動作上の安定度が高くなり、誤動作しにくくすることができる。
【００５８】
また、スイッチは、部品配置の都合などあれば、昇圧コンバータのチョークコイルと直列の位置に接続してもよく、昇圧コンバータの出力に接続する場合とほぼ同様の作用効果を得ることができる。また、コンバータ動作観測手段は、昇圧コンバータがチョップ動作を行っているか否かを示す情報を入手することができればよく、例えば、主スイッチング素子の両端のスイッチングパルスや、チョークコイルの両端のスイッチングパルスなどを観測する構成にしてもよい。
【符号の説明】
【００５９】
１０，４０ 突入電流制限回路
１２，４４ 直流電源装置
１４ 整流回路
１６ 平滑コンデンサ
２０ スイッチ
２２，５４ スイッチ制御部
２４ サイリスタ
２６ 整流電圧検出手段
２８ 平滑電圧検出手段
３０，５８ スイッチ制御信号発生手段
３２ ＭＯＳ型ＦＥＴ
４２ 昇圧コンバータ
４６ チョークコイル
４８ ダイオード
５０ 主スイッチング素子
５２ コンバータ制御部
５６ コンバータ動作観測手段
Ｖｄｅｆ 第一の基準電圧
Ｖｋ 第二の基準電圧
Ｖｏ 平滑電圧
Ｖｓ 整流電圧
【技術分野】
【０００１】
この発明は、商用電源等の交流電圧を整流平滑する整流回路及び平滑コンデンサを有する直流電源装置に設けられ、交流電圧の投入時に平滑コンデンサに流れ込む突入電流を制限する突入電流制限回路に関する。
【背景技術】
【０００２】
従来、この種の突入電流制限回路として、例えば、特許文献１に開示されているように、交流電圧を整流して整流電圧を出力する整流回路と、その整流回路の出力に接続された電解コンデンサ（平滑コンデンサ）を備えたスイッチング電源回路に使用され、整流回路と電解コンデンサとの間に正特性サーミスタ及び抵抗の直列回路が接続され、その直列回路と並列に負特性サーミスタが接続された突入電流防止回路がある。この突入電流防止回路は、自身が有する合成抵抗値によって突入電流を制限すると共に、周囲温度が低いときでも当該合成抵抗値が一定以下になるように温度補償し、スイッチング電源回路の起動不良を防止するものである。
【０００３】
また、特許文献２に開示されているように、交流電圧を整流して整流電圧を出力するダイオード（整流回路）と、そのダイオードの出力に接続されたコンデンサ（平滑コンデンサ）と、そのコンデンサの電圧を変圧して出力するスイッチング電源とを備えたスイッチング電源回路に使用された突入電流防止回路も提案されている。この突入電流防止回路は、整流回路とコンデンサとの間に電流制限用の抵抗が接続され、その抵抗と並列に、スイッチング電源がスイッチング動作をしているときにオン状態を保持するサイリスタが接続されたものである。そして、この突入電流防止回路は、交流電圧の投入時には電流制限用の抵抗によって突入電流を制限し、スイッチング電源の定常動作時にはサイリスタが導通して電流制限用の抵抗に損失が生じないようにするものである。
【０００４】
また、特許文献３に開示されているように、交流電圧を整流して整流電圧を出力するダイオードスタック（整流回路）と、インダクタ、主スイッチング素子及び整流素子で構成され、整流電圧をチョップする昇圧コンバータと、昇圧コンバータが出力する断続電圧を平滑した平滑電圧を生成する平滑コンデンサを備えたスイッチング電源装置（直流電源装置）に使用された突入電流防止回路もある。この突入電流防止回路は、昇圧コンバータと平滑コンデンサとの間に電流制限手段（抵抗またはサーミスタ）が接続され、電流制限手段と並列に、整流電圧が平滑電圧よりも低いときにオンするスイッチ回路が接続されたものである。そして、この突入電流防止回路は、交流電圧の投入時には電流制限用の抵抗によって突入電流を制限し、昇圧コンバータの昇圧動作によって平滑電圧が整流電圧よりも高くなると、サイリスタが導通して電流制限用の抵抗に損失が生じないようにするものである。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−９７３２７号公報
【特許文献２】特開平８−１０３０７４号公報
【特許文献３】特開２０００−２５３６５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献１の突入電流防止回路の場合、交流電圧の投入時に流れる突入電流を制限するため、ある程度大きな合成抵抗値が必要である。従って、突入電流が流れない定常動作中にも一定の合成抵抗値が残留するので、特に大電力用の電源装置に使用すると、電源効率が著しく低下したりサーミスタ等の定常的な発熱が無視できなくなるという問題があった。
【０００７】
また、特許文献２，３の突入電流防止回路の場合、大電力用の電源装置に使用しても、定常動作中の電源効率の低下を回避することができる。しかし、一般に、大電力用の電源装置は、大きな静電容量の電解コンデンサ（平滑コンデンサ）が使用されるので、交流電圧投入時の突入電流を吸収する動作によって、電流制限手段に大きな損失が生じる。従って、電流制限手段として耐サージ性に優れた大型の抵抗器又はサーミスタ素子を使用しなければならず、装置の小型化の妨げになるという問題があった。
【０００８】
また、特許文献３の突入電流防止回路に類似した構成として、特許文献３の電流制限手段に並列接続されたサイリスタを、平滑電圧が所定電圧よりも高いときに導通させる構成にしたり、同じく当該サイリスタを、昇圧コンバータの後段に接続されたスイッチング電源回路がスイッチング動作をしているときに導通させる構成なども実用化されている。しかし、いずれの構成も、突入電流を電流制限手段で吸収して損失する動作が行われる点は同じであり、電流制限手段として耐サージ性の優れた大型の抵抗器等を使用しなければならなかった。
【０００９】
この発明は、上記背景技術に鑑みて成されたもので、周囲温度等の環境条件によらず安定に突入電流を制限することができ、回路損失が小さく、シンプルに構成することが可能な突入電流制限回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
この発明は、入力された交流電圧を整流して脈流の整流電圧を出力する整流回路と、前記整流電圧を平滑し両端に平滑電圧を生成する平滑コンデンサとを備えた直流電源装置に設けられ、前記整流回路に交流電圧が投入されたときに、前記整流回路の出力から前記平滑コンデンサに流れ込む突入電流を制限する突入電流制限回路であって、前記整流回路の出力から前記平滑コンデンサを通過する突入電流の経路に接続され、スイッチ制御信号によって制御されるスイッチと、前記整流電圧を検出する整流電圧検出手段、前記平滑電圧を検出する平滑電圧検出手段、及び、各検出手段の検出結果を受け前記スイッチ制御信号を発生するスイッチ制御信号発生手段が設けられたスイッチ制御部とを備え、前記スイッチ制御信号発生手段は、前記整流電圧の波形が下り勾配となる期間であって、前記平滑電圧が前記整流電圧よりも低く、且つ、その差分が第一の基準電圧以下の期間に前記スイッチがオン状態になるスイッチ制御信号を発生する突入電流制限回路である。
【００１１】
また、この発明は、入力された交流電圧を整流して脈流の整流電圧を出力する整流回路と、チョークコイル、主スイッチング素子及び整流素子で構成され、前記整流電圧をチョップして昇圧する昇圧コンバータと、前記昇圧コンバータが出力する断続電圧を平滑し両端に平滑電圧を生成する平滑コンデンサを備えた直流電源装置に設けられ、前記整流回路に交流電圧が投入されたときに、前記整流回路の出力から前記平滑コンデンサに流れ込む突入電流を抑制する突入電流制限回路であって、前記整流回路の出力から前記整流素子を介して前記平滑コンデンサを通過する突入電流の経路に接続され、スイッチ制御信号によって制御されるスイッチと、前記整流電圧を検出する整流電圧検出手段、前記平滑電圧を検出する平滑電圧検出手段、及び、各検出手段の検出結果を受け前記スイッチ制御信号を発生するスイッチ制御信号発生手段が設けられたスイッチ制御部とを備え、前記スイッチ制御信号発生手段は、前記整流電圧の波形が下り勾配となる期間であって、前記平滑電圧が前記整流電圧よりも低く、且つ、その差分が第一の基準電圧以下の期間に前記スイッチがオン状態になるスイッチ制御信号を発生する突入電流制限回路である。前記スイッチは、前記昇圧コンバータの出力と前記平滑コンデンサとの間に接続されている。
【００１２】
また、前記スイッチ制御部は、前記昇圧コンバータの動作状態を観測するコンバータ動作観測手段を備え、前記スイッチ制御信号発生手段は、前記コンバータ動作監視手段の観測結果を受け、前記昇圧コンバータがチョップ動作を行っている期間は、前記平滑電圧と前記整流電圧との関係によらず、前記スイッチがオン状態に保持するスイッチ制御信号を発生するものである。
【００１３】
あるいは、前記スイッチ制御信号発生手段は、前記平滑電圧が第二の基準電圧よりも高い期間は、前記整流電圧の波形の勾配、及び、前記平滑電圧と前記整流電圧との関係によらず、前記スイッチがオン状態に保持するスイッチ制御信号を発生する構成にすることもできる。
【００１４】
また、前記スイッチは、前記突入電流がアノードからカソードの向きに流れるように接続され、前記スイッチ制御信号がゲート・カソード間に入力されるサイリスタであることが好ましい。
【発明の効果】
【００１５】
この発明の突入電流制限回路は、交流電圧の投入時に突入電流を抵抗素子等で吸収する動作を行わないので、回路損失が非常に小さく、周囲温度等の環境条件によらず、突入電流を安定的に小さな値に抑えることができる。また、力率改善などの目的で昇圧コンバータが設けられたスイッチング電源装置にも容易に適用することができ、同様の作用効果を得ることができる。さらに、スイッチにサイリスタを用いると、スイッチ制御部の構成をより簡単化することができる。
【００１６】
また、突入電流が流れない定常動作中や昇圧コンバータのチョップ動作中はスイッチをオン状態に保持することが好ましいが、この発明の突入電流制限回路の構成で容易に実現することができる。
【図面の簡単な説明】
【００１７】
【図１】この発明の第一の実施形態の突入電流制限回路が設けられたスイッチング電源装置を示す回路図である。
【図２】第一の実施形態の突入電流制限回路のスイッチであるサイリスタを示す図である。
【図３】第一の実施形態の突入電流制限回路の動作を説明するタイムチャートである。
【図４】図３における期間Ａの詳細な動作を説明するタイムチャートである。
【図５】第一の実施形態の突入電流制限回路のスイッチの変形例であるＭＯＳ型ＦＥＴを示す図である。
【図６】第一の実施形態の突入電流制限回路のスイッチとしてＭＯＳ型ＦＥＴを使用したときの、期間Ａの詳細な動作を説明するタイムチャートである。
【図７】この発明の第二の実施形態の突入電流防止回路が設けられた直流電源装置を示す回路図である。
【図８】第二の実施形態の突入電流制限回路の動作を説明するタイムチャートである。
【発明を実施するための形態】
【００１８】
以下、この発明の突入電流制限回路の第一の実施形態について、図１〜図６に基づいて説明する。第一の実施形態の突入電流制限回路１０は、直流電源装置１２内に設けられており、まず直流電源装置１２の構成を説明し、次に突入電流制限回路１０の構成について説明する。
【００１９】
直流電源装置１２は、図１に示すように、入力された交流電圧Ｖｉを整流して脈流の整流電圧Ｖｓを生成する整流回路１４と、整流回路１４の出力に接続され整流電圧Ｖｓを平滑する平滑コンデンサ１６を備え、平滑コンデンサ１６の両端に発生する平滑電圧Ｖｏを負荷１８に供給する装置である。整流回路１４は、全波整流回路と半波整流回路のいずれでもよいが、ここでは、一般的なブリッジ構成の全波整流回路が選択されている。負荷１８は、例えば、平滑電圧Ｖｏを様々な直流電圧に変換するＤＣ−ＤＣコンバータ等である。
【００２０】
突入電流制限回路１０は、スイッチ２０とスイッチ制御部２２で構成され、整流回路１４の出力から平滑コンデンサ１６に流れ込む突入電流を抑制するものである。スイッチ２０は、後述するスイッチ制御信号Ｖｇを受けて回路を断続する素子であり、整流回路１４のプラス側の出力１４ａと平滑コンデンサ１６のプラス側の端子１６ａとの接続点に挿入されている。
【００２１】
スイッチ２０は、比較的取り扱いが容易な半導体スイッチであることが好ましく、ここでは、図２に示すサイリスタ２４が選択され、アノード端子Ａが整流回路１４の出力１４ａに、カソード端子Ｋが平滑コンデンサ１６の端子１６ａに接続されている。サイリスタ２４は、周知のように、ゲート・カソード端子間にハイレベルの信号が印加されるとオンし、その信号がローレベル転じても、自己のラッチ機能によりオン状態が維持される。そして、アノード端子Ａからカソード端子Ｋに流れる電流が一定以下になるとラッチが解除されてオフに転じる動作をする。
【００２２】
スイッチ制御部２２は、整流電圧検出手段２６、平滑電圧検出手段２８及びスイッチ制御信号発生手段３０で構成され、アナログ／デジタル変換器（Ａ／Ｄ変換器）、クロック、ＣＰＵ、メモリ等を備えたマイクロコンピュータ内に集積して設けられている。整流電圧検出手段２６は、整流回路１４の出力１４ａに発生する整流電圧Ｖｓを検出する。平滑電圧検出手段２８は、平滑コンデンサ１６の端子１６ａに発生する平滑電圧Ｖｏを検出する。
【００２３】
スイッチ制御信号発生手段３０は、２つの検出手段２６，２８の検出結果を受けて所定の演算処理を行い、スイッチ２０として設けられたサイリスタ２４の断続動作を制御するスイッチ制御信号Ｖｇを発生させ、サイリスタ２４のゲート・カソード端子間に向けて出力する。
【００２４】
このスイッチ制御信号発生手段３０は、演算処理を行って、少なくとも、以下に示す３つの条件を充足するか否かを判定する。第一に、現在、整流電圧Ｖｓが時間とともに低下している期間中であるか否か、すなわち、Ｖｓ波形が下り勾配の期間であるか否かを判定する。第二に、平滑電圧Ｖｏと整流電圧Ｖｓとを比較し、平滑電圧Ｖｏの方が低く、その差分が第一の基準電圧Ｖｄｅｆ以下であるか否かを判定する。第三に、平滑電圧Ｖｏが第二の基準電圧Ｖｋより低いか否かを判定する。
【００２５】
スイッチ制御信号発生手段３０は、上記の演算処理を継続的に繰り返し、第三の条件を充足するときは、次の動作を行う。第一と第二の条件のうち片方でも充足しないときは、ローレベルのスイッチ制御信号Ｖｇを出力する（状態１）。その後、第一と第二の条件を共に充足したタイミングで、ハイレベルのスイッチン制御信号Ｖｇを出力する（状態２）。このハイレベルの時間は短く、第一と第二の条件を共に充足する期間が継続しても、その継続期間中はローレベルのスイッチン制御信号Ｖｇを出力する（状態３）。直流電源装置１２では、交流電圧Ｖｉが投入されると、上記の状態１、状態２、状態３を繰り返す動作が行われることになる。一方、第三の条件を充足しないときは、第一と第二の条件を充足するか否かにかかわらず、ハイレベルのスイッチン制御信号Ｖｇを出力する（状態４）。詳しくは、突入電流制限回路１０の動作説明の中で述べる。
【００２６】
次に、スイッチ２０としてサイリスタ２４を使用した突入電流制限回路１０、及び、直流電源装置１２の動作について、図３のタイムチャートに基づいて説明する。まず、ｔ１１のタイミングで直流電源装置１２の入力に交流電圧Ｖｉが投入され、整流回路１４の出力に、交流電圧Ｖｉを全波整流した整流電圧Ｖｓが発生する。ここでは、説明の便宜のため、Ｖｓ波形が上り勾配となるタイミングで、交流電圧Ｖｉが投入された様子を示している。
【００２７】
タイミングｔ１１では、図３から分かるように、第三の条件を充足するが、第一及び第二の条件を充足しないため、スイッチ制御信号Ｖｇはローレベルとなり、サイリスタ２４がオフしている。従って、平滑電圧Ｖｏはゼロ電圧である。
【００２８】
タイミングｔ１２では、第三の条件を充足し、整流電圧Ｖｓが下り勾配の期間に入っているので第一の条件も充足する。しかし、整流電圧Ｖｓが非常に高く、平滑電圧Ｖｏとの差が第一の基準電圧Ｖｄｅｆよりも大きいので、第二の条件を充足しない。従って、スイッチ制御信号Ｖｇはローレベルを継続し、サイリスタ２４のオフが維持され、平滑電圧Ｖｏもゼロ電圧のままである。
【００２９】
タイミングｔ２１になると、整流電圧Ｖｓが低下して平滑電圧Ｖｏとの差が第一の基準電圧Ｖｄｅｆになっており、第二の条件を充足する。従って、第一及び第二の条件を共に充足するので、このｔ２１のタイミングでスイッチ制御信号Ｖｇがハイレベルに転じ、サイリスタ２４がオンする。サイリスタ２４がオンすると、平滑コンデンサ１６を充電する電流Ｉｓｗが、整流回路１４の出力１４ａ、サイリスタ２４、平滑コンデンサ１６の経路に流れ、平滑電圧Ｖｏが上昇する。この電流Ｉｓｗがいわゆる突入電流に相当する。
【００３０】
平滑コンデンサ１６の平滑電圧Ｖｏが上昇する動作は、タイミングｔ２１，ｔ２２，・・・，ｔ２ｎ，・・・ごとに同様に繰り返される。そこで、タイミングｔ２ｎを含む期間Ａの動作を拡大して表した図４のタイムチャートを用いて、さらに詳しく説明する。ｔ２ｎのタイミングでスイッチ制御信号Ｖｇがハイレベルに転じると、サイリスタ２４がオンし、平滑コンデンサ１６を充電する電流Ｉｓｗが流れ始める。その後、スイッチ制御信号Ｖｇは短時間のうちにローレベルに転じるが、サイリスタ２４は自己のラッチ機能によってオンを継続し、電流Ｉｓｗが流れ続ける。その後、整流電圧Ｖｓが徐々に低下して平滑電圧Ｖｏよりも低くなると、サイリスタ２４のカソード端子がアノード端子よりも高電位となって電流Ｉｓｗがゼロになり、サイリスタ２４のラッチが自動的に解除されてオフに転じる。
【００３１】
突入電流に相当する電流Ｉｓｗのピーク値Ｉｐは、式（１）のように表すことができる
【数１】
【００３２】
ここで、Ｚｃは、電流Ｉｓｗが流れる経路の固定インピーダンスであり、平滑コンデンサ１８の静電容量や寄生抵抗、回路パターンの寄生抵抗等を合成したインピーダンスである。式（１）から分かるように、ピーク値Ｉｐは、サイリスタ２４がオンに転じるときの整流電圧Ｖｓと平滑電圧Ｖｏとの差分（Ｖｓ−Ｖｏ）に略比例するので、第一の基準電圧Ｖｄｅｆを小さくすれば、ピーク値Ｉｐを小さくすることができる。従って、第一の基準電圧Ｖｄｅｆを調整することによって、突入電流に相当する電流Ｉｓｗを所望の小さな値に制限することができる。
【００３３】
サイリスタ２４がオフに転じた後は、整流電圧Ｖｓが平滑電圧Ｖｏよりも低い期間が続くが、この期間は、第三の条件を充足するが、少なくとも第二の条件を充足しないため、スイッチ制御信号Ｖｇはローレベルを継続し、サイリスタ２４のオフが維持され、平滑電圧Ｖｏもほぼ一定に保持される。
【００３４】
図４を用いて説明した上記の動作は、タイミングｔ２１，ｔ２２，・・・ごとに繰り返し行われ、図３に示すように、平滑電圧Ｖｏが階段状に上昇する。そして、ｔ３１のタイミングｔ３１で平滑電圧Ｖｏが第二の基準電圧Ｖｋに達する。平滑電圧Ｖｏが第二の基準電圧Ｖｋに達すると、第三の条件を充足しないので、スイッチ制御信号発生手段３０は、第一と第二の条件を充足するか否かにかかわらず、ハイレベルのスイッチ制御信号Ｖｇを継続出力し、サイリスタ２４のオンが継続する。ここで、第二の基準電圧Ｖｋは、整流電圧Ｖｓのピーク値よりも僅かに低い電圧であるので、サイリスタ２４の電流Ｉｓｗは、タイミングｔ３１以降、式（１）で表される突入電流分は小さくなっており、負荷１８によって決まる比較的小さな定常電流が流れることになる。
【００３５】
以上説明したように、突入電流制限回路１０は、交流電圧Ｖｉの投入時に突入電流に相当する電流Ｉｓｗを抵抗素子等で吸収する動作を行わないので、突入電流制限回路１０の回路損失を非常に小さくすることができる。また、脈流の整流電圧Ｖｓが平滑電圧Ｖｏよりも高く、且つ、その差分が第一の基準電圧Ｖｄｅｆ以下になったタイミングでサイリスタ２４がオンする構成ため、周囲温度等の環境条件によらず、電流Ｉｓｗを安定的に小さな値に抑えることができる。また、整流電圧Ｖｓが下り勾配の期間にサイリスタ２４をオンさせる構成のため、整流電圧Ｖｓが平滑電圧Ｖｏに第一の基準電圧Ｖｄｅｆを加算した電圧に達した後、サイリスタ２４がオンするまでに、何らかの要因で遅延が生じたとしても、整流電圧Ｖｓと平滑電圧Ｖｏとの差分が第一の基準電圧Ｖｄｅｆよりも小さくなってからサイリスタ２４スイッチがオンすることになるので、式（１）のピーク値Ｉｐが小さくなる方向になり安全である。
【００３６】
また、スイッチ２０にサイリスタ２４を用いているので、交流電圧Ｖｉの投入時、スイッチ制御信号発生手段３０は、サイリスタ２４をオンさせるタイミングで、短幅のトリガパルスをスイッチ制御信号Ｖｇとして発生させるだけで、上記の突入電流制限動作を実現することができる。従って、スイッチ制御信号発生手段３０は、スイッチ２０のオフのタイミングを規定する信号を生成する必要がないので、構成を非常にシンプルにすることができる。
【００３７】
また、突入電流が流れない定常動作中はサイリスタ２４をオン状態に保持することが好ましいが、突入電流制限回路１０は、「平滑電圧Ｖｏが第二の基準値Ｖｋ以上のときを定常動作中と判定する」という実用的な考え方に基づき、当該判定をスイッチ制御信号発生手段３０が行うように構成されているので、スイッチ制御部２２の構成を複雑にすることなく、所望の動作を実現することができる。
【００３８】
ここで、図１の直流電源装置１２の構成には示されていないが、スイッチ２０として用いられる半導体スイッチ等の制御端子とスイッチ制御信号発生手段３０の出力との間に、比較的大きな電流を出力可能なバッファとして動作するドライバ回路を接続してもよい。ドライバ回路を接続すれば、例えば、半導体スイッチの制御端子に大きな寄生容量が存在しても、半導体素子スイッチを制御信号Ｖｇに対して遅延なく断続動作させることができる。同様に、図１には示されていないが、整流回路１４の前段又は後段に、高周波の入力帰還ノイズを減衰するノイズフィルタや小容量のコンデンサが接続されていても、上記の突入電流を制限する動作にはほとんど影響しない。
【００３９】
次に、突入電流制限回路１０の変形例であって、スイッチ２０を、サイリスタ２４に代えて、Ｎ−ｃｈのＭＯＳ型ＦＥＴ３２に変更した構成について説明する。ＭＯＳ型ＦＥＴは、サイリスタに比べて導通抵抗が小さいという特徴がある。図５に示すＭＯＳ型ＦＥＴ３２は、ドレイン端子Ｄが整流回路１４の出力１４ａに、ソース端子Ｓが平滑コンデンサ１６の端子１６ａに接続される。ＭＯＳ型ＦＥＴ３２は、ゲート・ソース端子間にハイレベルの信号が印加されている間はオンし、その信号がローレベルの間はオフする素子である。従って、スイッチ制御信号発生手段３０が発生するスイッチ制御信号Ｖｇは、自己ラッチ機能を有するサイリスタ２４用の制御信号と異なり、ＭＯＳ型ＦＥＴ３２用の制御信号でなければならない。
【００４０】
スイッチ制御信号発生手段３０は、ＭＯＳ型ＦＥＴ３２を制御するため、上述した第一から第三の条件を判定する演算処理を継続的に行う。そして、第三の条件を充足するときは、次の動作を行う。第一と第二の条件のうち１つでも充足しない期間は、ローレベルのスイッチ制御信号Ｖｇを出力する（状態１）。その後、第一と第二の条件を共に充足する期間は、ハイレベルのスイッチン制御信号Ｖｇを出力する（状態２）。その後、第二の条件を充足するか否かにかかわらず、第一の条件を充足している間は、ハイレベルのスイッチ制御信号Ｖｇを継続出力する（状態３）。直流電源装置１２に入力が投入されると、上記の状態１、状態２、状態３を繰り返す動作が行われることになる。一方、第三の条件を充足しない期間は、第一と第二の条件を充足するか否かにかかわらず、ハイレベルのスイッチン制御信号Ｖｇを継続的に出力する。
【００４１】
突入電流制限回路１０及び直流電源装置１２の動作は、サイリスタ２４をＭＯＳ型ＦＥＴ３２に置き換えても、図３のタイムチャートとほぼ同様であり、突入電流に相当するＩｓｗをピーク値Ｉｐに制限する。このとき、スイッチ制御信号Ｖｇは、期間Ａの時間軸を拡大した図６に示すように、図４に比べてハイレベルの時間が長いパルスになる。これによって、第一と第二の条件を共に充足する期間中、確実に電流Ｉｓｗを流し続けることができる。
【００４２】
以上説明したように、突入電流制限回路１０のスイッチ２０として、導通抵抗が比較的小さいＭＯＳ型ＦＥＴ３２を選択する場合においても、スイッチ制御信号発生手段３０の構成を僅かに変更するだけで容易に対応することができ、突入電流制限回路１０の損失を一層小さくすることができる。
【００４３】
次に、この発明の突入電流制限回路の第二の実施形態について、図７〜図８に基づいて説明する。第二の実施形態の突入電流制限回路４０は、昇圧コンバータ４２を備えた直流電源装置４４内に設けられており、まず直流電源装置４４の構成を説明し、次に突入電流制限回路４０の構成を説明する。ここで、上記の突入電流制限回路１０及び直流電源装置１２と同様の構成は、同一の符号を付して説明を省略する。
【００４４】
直流電源装置４４は、図７に示すように、整流回路１４と平滑コンデンサ１６の間に、力率改善用の昇圧コンバータ４２が設けられている。昇圧コンバータ４２は、一端が整流回路１４の出力１４ａに接続されたチョークコイル４６と、チョークコイル４６の他端から平滑コンデンサ１６の端子１６ａの向きに導通可能な整流素子であるダイオード４８と、チョークコイル４６とダイオード４８との接続点とグランドとの間に接続された主スイッチング素子５０と、主スイッチング素子の断続動作を制御するコンバータ制御部５２を備えている。昇圧コンバータ４２は、主スイッチング素子５０を高い周波数で断続して商用周波の整流電圧Ｖｓをチョップし、昇圧された平滑電圧Ｖｏを平滑コンデンサ１６に生じさせ、負荷１８に供給する動作をする。
【００４５】
突入電流制限回路４０は、スイッチ２０とスイッチ制御部５４で構成され、整流回路１２の出力からダイオード４８を介して平滑コンデンサ１４に流れ込む突入電流を抑制するものである。スイッチ２０は、ここでは、図２に示すサイリスタ２４が選択され、アノード端子Ａがダイオード４８のカソード端子に、カソード端子Ｋが平滑コンデンサ１６の端子１６ａに接続されている。
【００４６】
スイッチ制御部５４は、上記スイッチ制御部２２と同様に、整流電圧検出手段２６、平滑電圧検出手段２８を備え、新たにコンバータ動作観測手段５６が設けられ、さらに、スイッチ制御信号発生手段３０に代えて、スイッチ制御信号発生手段５８が設けられている。
【００４７】
コンバータ動作観測手段５６は、昇圧コンバータ４２のチョップ動作が停止しているか否かを観測するもので、ここでは、コンバータ制御部５２から、主スイッチング素子５０への制御信号が出力されているか否かを示す情報を入手する。
【００４８】
スイッチ制御信号発生手段５８は、２つの検出手段２６，２８の検出結果と、コンバータ動作観測手段５６が入手した情報を受けて所定の演算処理を行い、サイリスタ２４を断続制御するスイッチ制御信号Ｖｇを発生し、サイリスタ２４のゲート・カソード端子間に向けて出力する。
【００４９】
スイッチ制御信号発生手段５８は、演算処理を行って、少なくとも、次の３つの条件についての判定を行う。第一に、現在、整流電圧Ｖｓが時間とともに低下している期間中であるか否か、すなわち、Ｖｓ波形が下り勾配の期間であるか否かを判定する。第二に、平滑電圧Ｖｏと整流電圧Ｖｓとを比較し、平滑電圧Ｖｏの方が低く、その差分が第一の基準電圧Ｖｄｅｆ以下であるか否かを判定する。第三に、主スイッチング素子５０が断続動作を停止しているか否かを判定する。従って、この第三の判定の内容が、上記のスイッチ制御信号発生手段３０が行う第三の判定の内容と異なっている。
【００５０】
スイッチ制御信号発生手段５８は、上記の演算処理を継続的に繰り返し、第三の条件を充足するときは、次の動作を行う。第一と第二の条件のうち片方でも充足しないときは、ローレベルのスイッチ制御信号Ｖｇを出力する（状態１）。その後、第一と第二の条件を共に充足したタイミングで、ハイレベルのスイッチン制御信号Ｖｇを出力する（状態２）。このハイレベルの時間は短く、第一と第二の条件を共に充足する期間が継続しても、その継続期間はローレベルのスイッチン制御信号Ｖｇを出力する（状態３）。直流電源装置４４に入力が投入されると、上記の状態１、状態２、状態３を繰り返す動作が行われることになる。一方、第三の条件を充足しないときは、第一と第二の条件を充足するか否かにかかわらず、ハイレベルのスイッチン制御信号Ｖｇを出力する（状態４）。
【００５１】
次に、スイッチ２０としてサイリスタ２４を使用した突入電流制限回路４０、及び、直流電源装置４４の動作について、図８のタイムチャートに基づいて説明する。ｔ１１のタイミングで直流電源装置１２の入力に交流電圧Ｖｉが投入されると、整流回路１４の出力に、交流電圧Ｖｉを全波整流した整流電圧Ｖｓが発生する。その後、タイミングｔ２１，ｔ２２，・・・，ｔ２ｎ，・・・ごとに平滑電圧Ｖｏが階段状に上昇する。この動作は、図３及び図４に示す直流電源装置１２の動作と同様である。ただし、直流電源装置４４の場合、式（１）のインピーダンスＺｃに該当するインピーダンスは、平滑コンデンサ１８の静電容量や寄生直列抵抗、回路の配線抵抗のほか、チョークコイル４６のインダクタンスや寄生直列抵抗、ダイオード４８の動作抵抗等も合わせて合成した値になる。
【００５２】
その後、タイミングｔ３１で、昇圧コンバータ４２のチョップ動作が開始する。このチョップ動作が開始すると、第三の条件を充足しなくなるので、スイッチ制御信号発生手段５８は、第一と第二の条件を充足するか否かにかかわらず、ハイレベルのスイッチ制御信号Ｖｇを継続出力し、サイリスタ２４はオン状態に保持される。ここで、昇圧コンバータ４２のチョップ動作が開始するとき、すでに平滑電圧Ｖｏが整流電圧Ｖｓのピーク値よりも僅かに低い電圧にまで上昇しているので、サイリスタ２４の電流Ｉｓｗは、タイミングｔ３１以降、式（１）で表される突入電流は小さくなっており、昇圧のために平滑コンデンサ１６を充電する比較的小さな電流と、負荷１８によって決まる比較的小さな定常電流が流れることになる。
【００５３】
以上説明したように、突入電流制限回路４０は、昇圧コンバータ４２を備えた直流電源装置４４の突入電流に確実に制限し、上記の突入電流制限回路１０と同様の効果を得ることができる。
【００５４】
また、直流電源装置４４の場合、負荷１８等との関係により、昇圧コンバータ４２がチョップ動作しているときにサイリスタ２４をオン状態に保持する動作を行うことが好ましいため、ここでは、スイッチ制御部をスイッチ制御部５４の構成にすることによってその動作を実現している。しかし、例えば、平滑電圧Ｖｏが所定の電圧よりも高いときにサイリスタ２４をオン状態に保持する動作の方が好ましい場合は、スイッチ制御部として、突入電流制限回路１０のスイッチ制御部２２の構成にすることも可能である。
【００５５】
なお、この発明の突入電流抑制回路は、上記実施形態に限定されるものではない。例えば、突入電流が流れる経路に挿入するスイッチは、電気信号であるスイッチ制御信号によって制御可能なものであれば、サイリスタ、ＭＯＳ型ＦＥＴのほか、ＧＴＯサイリスタ（Ｇａｔｅ Ｔｕｒｎ Ｏｆｆ ｔｈｙｒｉｓｔｏｒ）等の他の半導体スイッチ素子、電磁的に動作する機械式リレー等を使用することができる。
【００５６】
スイッチ制御部は、マイクロコンピュータ内に集積して構成する方法のほか、オペアンプやコンパレータその他のディスクリート部品を用いて構成することも可能である。上述したように、スイッチ制御信号発生手段が行う処理は比較的簡単な内容であるため、ディスクリート部品でも比較的コンパクトに構成することができ、コスト低減を図ることも可能である。
【００５７】
この発明の突入電流抑制回路が昇圧コンバータを有する直流電源装置に構成された場合、平滑コンデンサよりも静電容量が十分小さなコンデンサを、整流回路の出力端子とグランドの間や、スイッチの入力側の一端とグランドの間に接続してもよい。これによって、突入電流抑制回路及び昇圧コンバータの動作上の安定度が高くなり、誤動作しにくくすることができる。
【００５８】
また、スイッチは、部品配置の都合などあれば、昇圧コンバータのチョークコイルと直列の位置に接続してもよく、昇圧コンバータの出力に接続する場合とほぼ同様の作用効果を得ることができる。また、コンバータ動作観測手段は、昇圧コンバータがチョップ動作を行っているか否かを示す情報を入手することができればよく、例えば、主スイッチング素子の両端のスイッチングパルスや、チョークコイルの両端のスイッチングパルスなどを観測する構成にしてもよい。
【符号の説明】
【００５９】
１０，４０ 突入電流制限回路
１２，４４ 直流電源装置
１４ 整流回路
１６ 平滑コンデンサ
２０ スイッチ
２２，５４ スイッチ制御部
２４ サイリスタ
２６ 整流電圧検出手段
２８ 平滑電圧検出手段
３０，５８ スイッチ制御信号発生手段
３２ ＭＯＳ型ＦＥＴ
４２ 昇圧コンバータ
４６ チョークコイル
４８ ダイオード
５０ 主スイッチング素子
５２ コンバータ制御部
５６ コンバータ動作観測手段
Ｖｄｅｆ 第一の基準電圧
Ｖｋ 第二の基準電圧
Ｖｏ 平滑電圧
Ｖｓ 整流電圧
【特許請求の範囲】
【請求項１】
入力された交流電圧を整流して脈流の整流電圧を出力する整流回路と、前記整流電圧を平滑し両端に平滑電圧を生成する平滑コンデンサとを備えた直流電源装置に設けられ、前記整流回路に交流電圧が投入されたときに、前記整流回路の出力から前記平滑コンデンサに流れ込む突入電流を制限する突入電流制限回路において、
前記整流回路の出力から前記平滑コンデンサを通過する突入電流の経路に接続され、スイッチ制御信号によって制御されるスイッチと、
前記整流電圧を検出する整流電圧検出手段、前記平滑電圧を検出する平滑電圧検出手段、及び、各検出手段の検出結果を受け前記スイッチ制御信号を発生するスイッチ制御信号発生手段が設けられたスイッチ制御部とを備え、
前記スイッチ制御信号発生手段は、前記整流電圧の波形が下り勾配となる期間であって、前記平滑電圧が前記整流電圧よりも低く、且つ、その差分が第一の基準電圧以下の期間に前記スイッチがオン状態になるスイッチ制御信号を発生することを特徴とする突入電流制限回路。
【請求項２】
入力された交流電圧を整流して脈流の整流電圧を出力する整流回路と、チョークコイル、主スイッチング素子及び整流素子で構成され、前記整流電圧をチョップして昇圧する昇圧コンバータと、前記昇圧コンバータが出力する断続電圧を平滑し両端に平滑電圧を生成する平滑コンデンサを備えた直流電源装置に設けられ、前記整流回路に交流電圧が投入されたときに、前記整流回路の出力から前記平滑コンデンサに流れ込む突入電流を抑制する突入電流制限回路において、
前記整流回路の出力から前記整流素子を介して前記平滑コンデンサを通過する突入電流の経路に接続され、スイッチ制御信号によって制御されるスイッチと、
前記整流電圧を検出する整流電圧検出手段、前記平滑電圧を検出する平滑電圧検出手段、及び、各検出手段の検出結果を受け前記スイッチ制御信号を発生するスイッチ制御信号発生手段が設けられたスイッチ制御部とを備え、
前記スイッチ制御信号発生手段は、前記整流電圧の波形が下り勾配となる期間であって、前記平滑電圧が前記整流電圧よりも低く、且つ、その差分が第一の基準電圧以下の期間に前記スイッチがオン状態になるスイッチ制御信号を発生することを特徴とする突入電流制限回路。
【請求項３】
前記スイッチは、前記昇圧コンバータの出力と前記平滑コンデンサとの間に接続された請求項２記載の突入電流制限回路。
【請求項４】
前記スイッチ制御部は、前記昇圧コンバータの動作状態を観測するコンバータ動作観測手段を備え、
前記スイッチ制御信号発生手段は、前記コンバータ動作監視手段の観測結果を受け、前記昇圧コンバータがチョップ動作を行っている期間は、前記平滑電圧と前記整流電圧との関係によらず、前記スイッチがオン状態に保持するスイッチ制御信号を発生する請求項２又は３記載の突入電流制限回路。
【請求項５】
前記スイッチ制御信号発生手段は、前記平滑電圧が第二の基準電圧よりも高い期間は、前記整流電圧の波形の勾配、及び、前記平滑電圧と前記整流電圧との関係によらず、前記スイッチがオン状態に保持するスイッチ制御信号を発生する請求項１乃至３のいずれか記載の突入電流制限回路。
【請求項６】
前記スイッチは、前記突入電流がアノードからカソードの向きに流れるように接続され、前記スイッチ制御信号がゲート・カソード間に入力されるサイリスタである請求項１乃至５のいずれか記載の突入電流制限回路。
【請求項１】
入力された交流電圧を整流して脈流の整流電圧を出力する整流回路と、前記整流電圧を平滑し両端に平滑電圧を生成する平滑コンデンサとを備えた直流電源装置に設けられ、前記整流回路に交流電圧が投入されたときに、前記整流回路の出力から前記平滑コンデンサに流れ込む突入電流を制限する突入電流制限回路において、
前記整流回路の出力から前記平滑コンデンサを通過する突入電流の経路に接続され、スイッチ制御信号によって制御されるスイッチと、
前記整流電圧を検出する整流電圧検出手段、前記平滑電圧を検出する平滑電圧検出手段、及び、各検出手段の検出結果を受け前記スイッチ制御信号を発生するスイッチ制御信号発生手段が設けられたスイッチ制御部とを備え、
前記スイッチ制御信号発生手段は、前記整流電圧の波形が下り勾配となる期間であって、前記平滑電圧が前記整流電圧よりも低く、且つ、その差分が第一の基準電圧以下の期間に前記スイッチがオン状態になるスイッチ制御信号を発生することを特徴とする突入電流制限回路。
【請求項２】
入力された交流電圧を整流して脈流の整流電圧を出力する整流回路と、チョークコイル、主スイッチング素子及び整流素子で構成され、前記整流電圧をチョップして昇圧する昇圧コンバータと、前記昇圧コンバータが出力する断続電圧を平滑し両端に平滑電圧を生成する平滑コンデンサを備えた直流電源装置に設けられ、前記整流回路に交流電圧が投入されたときに、前記整流回路の出力から前記平滑コンデンサに流れ込む突入電流を抑制する突入電流制限回路において、
前記整流回路の出力から前記整流素子を介して前記平滑コンデンサを通過する突入電流の経路に接続され、スイッチ制御信号によって制御されるスイッチと、
前記整流電圧を検出する整流電圧検出手段、前記平滑電圧を検出する平滑電圧検出手段、及び、各検出手段の検出結果を受け前記スイッチ制御信号を発生するスイッチ制御信号発生手段が設けられたスイッチ制御部とを備え、
前記スイッチ制御信号発生手段は、前記整流電圧の波形が下り勾配となる期間であって、前記平滑電圧が前記整流電圧よりも低く、且つ、その差分が第一の基準電圧以下の期間に前記スイッチがオン状態になるスイッチ制御信号を発生することを特徴とする突入電流制限回路。
【請求項３】
前記スイッチは、前記昇圧コンバータの出力と前記平滑コンデンサとの間に接続された請求項２記載の突入電流制限回路。
【請求項４】
前記スイッチ制御部は、前記昇圧コンバータの動作状態を観測するコンバータ動作観測手段を備え、
前記スイッチ制御信号発生手段は、前記コンバータ動作監視手段の観測結果を受け、前記昇圧コンバータがチョップ動作を行っている期間は、前記平滑電圧と前記整流電圧との関係によらず、前記スイッチがオン状態に保持するスイッチ制御信号を発生する請求項２又は３記載の突入電流制限回路。
【請求項５】
前記スイッチ制御信号発生手段は、前記平滑電圧が第二の基準電圧よりも高い期間は、前記整流電圧の波形の勾配、及び、前記平滑電圧と前記整流電圧との関係によらず、前記スイッチがオン状態に保持するスイッチ制御信号を発生する請求項１乃至３のいずれか記載の突入電流制限回路。
【請求項６】
前記スイッチは、前記突入電流がアノードからカソードの向きに流れるように接続され、前記スイッチ制御信号がゲート・カソード間に入力されるサイリスタである請求項１乃至５のいずれか記載の突入電流制限回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１１−１０９７８８（Ｐ２０１１−１０９７８８Ａ）
【公開日】平成２３年６月２日（２０１１．６．２）
【国際特許分類】
【出願番号】特願２００９−２６１４９４（Ｐ２００９−２６１４９４）
【出願日】平成２１年１１月１７日（２００９．１１．１７）
【出願人】（０００１０３２０８）コーセル株式会社 (80)
【Ｆターム（参考）】
【公開日】平成２３年６月２日（２０１１．６．２）
【国際特許分類】
【出願日】平成２１年１１月１７日（２００９．１１．１７）
【出願人】（０００１０３２０８）コーセル株式会社 (80)
【Ｆターム（参考）】
[ Back to top ]