電力変換回路の制御装置
【課題】高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎの直列接続体がコンデンサ１６に並列接続された電力変換回路について、コンデンサ１６の充電電圧を放電させる処理が煩雑化すること。
【解決手段】
電力変換回路において、コンデンサ１６の放電処理を行う期間において、高電位側のスイッチング素子Ｓｗｐおよび低電位側のスイッチング素子Ｓｗｎの少なくとも一方についてオン状態およびオフ状態を複数回繰り返すことにより双方をオン状態とすることでコンデンサ１６の両電極の短絡状態を複数回生成する処理を行うとともに、短絡させる処理を行うに際し、スイッチング素子Ｓｗｐ，Ｓｗｎの損失が負荷を制御する際の損失よりも大きくなるように制御する。
【解決手段】
電力変換回路において、コンデンサ１６の放電処理を行う期間において、高電位側のスイッチング素子Ｓｗｐおよび低電位側のスイッチング素子Ｓｗｎの少なくとも一方についてオン状態およびオフ状態を複数回繰り返すことにより双方をオン状態とすることでコンデンサ１６の両電極の短絡状態を複数回生成する処理を行うとともに、短絡させる処理を行うに際し、スイッチング素子Ｓｗｐ，Ｓｗｎの損失が負荷を制御する際の損失よりも大きくなるように制御する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高電位側のスイッチング素子および低電位側のスイッチング素子の直列接続体が蓄電手段に並列接続された電力変換回路について、前記蓄電手段の充電電圧を規定電圧以下に制御する放電制御手段を備える電力変換回路の制御装置に関する。
【背景技術】
【０００２】
この種の制御装置としては、例えば下記特許文献１にみられるように、モータに接続されたインバータの一対の入力端子間に接続される蓄電手段（コンデンサ）を放電する制御を行うものも提案されている。ここでは、モータのトルクが略ゼロとなるようにしてインバータを操作することで、コンデンサの電荷を放電するようにしている。
【０００３】
なお、この種の制御装置としては、他にも例えば下記特許文献２，３に記載されたものがある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３２８９５６７号公報
【特許文献２】特開平９−２０１０６５号公報
【特許文献３】特開２００３−３４８８５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ただし、上記制御装置の場合、コンデンサを放電させるために、モータにトルクが生じないようにしつつインバータを操作する必要があるため、その処理が煩雑なものとなる。
【０００６】
本発明は、上記課題を解決するためになされたものであり、その目的は、高電位側のスイッチング素子および低電位側のスイッチング素子の直列接続体が蓄電手段に並列接続された電力変換回路について、前記蓄電手段の充電電圧をより適切に放電することのできる電力変換回路の制御装置を提供することにある。
【課題を解決するための手段】
【０００７】
以下、上記課題を解決するための手段、およびその作用効果について記載する。
【０００８】
請求項１記載の発明は、高電位側のスイッチング素子及び低電位側のスイッチング素子の直列接続体と、直列接続体に並列接続された蓄電手段とを有し、負荷を駆動する電力変換回路について、蓄電手段の充電電圧を規定電圧以下に制御する放電制御手段を備える電力変換回路の制御装置において、放電制御手段は、受電電圧を規定電圧以下に制御する期間において、高電位側のスイッチング素子および低電位側のスイッチング素子の少なくとも一方についてオン状態およびオフ状態を複数回繰り返すことにより高電位側のスイッチング素子および低電位側のスイッチング素子の双方をオン状態とすることで蓄電手段の両電極の短絡状態を複数回生成する処理を行うものであって、且つ短絡させる処理を行うに際し、スイッチング素子の損失が負荷を制御する際の損失よりも大きくなるように制御することを特徴とする。
【０００９】
上記発明では、高電位側のスイッチング素子および低電位側のスイッチング素子の少なくとも一方についてオン状態およびオフ状態を複数回繰り返すことにより高電位側のスイッチング素子および低電位側のスイッチング素子の双方をオン状態とし、且つ短絡させる処理を行うに際し、スイッチング素子の損失が負荷を制御する際の損失よりも大きくなるように制御することによって蓄電手段の両電極を短絡させることで、蓄電手段の充電電圧を適切に規定電圧以下に放電することができる。
【００１０】
請求項２記載の発明のように、スイッチング素子は、電圧制御型のスイッチング素子であって、放電制御手段は、短絡させる処理を行う際に、負荷を制御する際に導通制御端子に印加する電圧よりも小さい電圧を導通制御端子に印加することができる。
【００１１】
請求項３記載の発明のように、放電制御手段は、前記充電電圧を規定電圧以下に制御する期間において、前記高電位側のスイッチング素子および前記低電位側のスイッチング素子のいずれか一方について、オン状態およびオフ状態を複数回繰り返すことで前記両電極の短絡状態を複数回生成する処理を行うことができる。
【００１２】
請求項４記載の発明は、放電制御手段は、短絡状態とされる各１回の期間を予め設定された一定時間とすることを特徴とする。
【００１３】
上記発明では、各１回の期間を予め定めれた一定時間とすることで、短絡状態が実現される期間を分割する処理を簡素化することができる。
【００１４】
請求項５記載の発明は、放電制御手段は、蓄電手段の両電極間の電圧に基づき、短絡状態とされる各１回の期間を可変設定することを特徴とする。
【００１５】
短絡処理をする際に生じる熱エネルギは、蓄電手段の電圧とスイッチング素子を流れる電流との積に比例する。このため、蓄電手段の電圧が低くなるほど熱エネルギが小さくなる。上記発明では、短絡状態とされる各１回の期間を可変設定することで、この点に鑑みた処理を行うことができる。
【００１６】
請求項６記載の発明は、放電制御手段は、スイッチング素子の温度の検出値に基づき、短絡状態とされる各１回の期間を可変設定することを特徴とする。
【００１７】
上記発明では、温度に応じて短絡状態とされる各１回の期間を可変設定することで、スイッチング素子の温度が過度に上昇する事態を好適に回避することができる。
【００１８】
請求項７記載の発明は、放電制御手段は、蓄電手段の充電電圧を規定電圧以下に制御する期間の開始からの経過時間に基づき、短絡状態とされる各１回の期間を可変設定することを特徴とする。
【００１９】
請求項８記載の発明は、 放電制御手段は、充電電圧を規定電圧以下に制御する期間において、高電位側のスイッチング素子および低電位側のスイッチング素子の双方について、オン状態およびオフ状態を複数回繰り返すことで両電極の短絡状態を複数回生成する処理を行うことを特徴とする。
【００２０】
請求項９記載の発明は、電力変換回路は、高電位側のスイッチング素子および低電位側のスイッチング素子の直列接続体を複数備え、放電制御手段は、短絡させる処理を行う期間において、短絡させる処理を同時に実行する直列接続体を複数の直列接続体の全てとすることを特徴とする。
【００２１】
請求項１０記載の発明は、電力変換回路は、高電位側のスイッチング素子および低電位側のスイッチング素子の直列接続体を複数備え、放電制御手段は、短絡させる処理を行う期間において、短絡させる処理を実行する直列接続体を変更することを特徴とする。
【００２２】
短絡させる処理を行うことで、短絡させる処理に用いられるスイッチング素子の温度が上昇する。上記発明では、この点に鑑み、短絡させる処理を実行する直列接続体を変更することで、発熱量を複数の直列接続体に分散させることができ、ひいては特定の直列接続体のスイッチング素子の温度が過度に上昇する事態を回避することができる。
【００２３】
請求項１１記載の発明は、放電制御手段は、直列接続体を変更する処理を、スイッチング素子の温度の検出値に基づき実行することを特徴とする。
【００２４】
上記発明では、スイッチング素子の温度の検出値に基づき、短絡させる処理を実行する直列接続体を変更することで、特定の直列接続体のスイッチング素子の温度が過度に上昇する事態をより的確に回避することができる。
【００２５】
請求項１２記載の発明は、電力変換回路は、高電位側のスイッチング素子および低電位側のスイッチング素子の直列接続体を複数備え、制御装置は、電力変換回路とは電気的に絶縁されたものであって且つ、電力変換回路の一部の直列接続体に限ってスイッチング素子の温度の検出値を取得する機能を有しており、放電制御手段は、一部の直列接続体に限って短絡させる処理を実行する。
【００２６】
上記発明では、温度の検出値を利用しつつ短絡させる処理を実行することができるため、短絡させる処理に起因してスイッチング素子の温度が過度に上昇する事態を好適に回避することができる。
【００２７】
請求項１３記載の発明は、電力変換回路は、高電位側のスイッチング素子および低電位側のスイッチング素子の直列接続体を複数備え、放電制御手段は、短絡させる処理を実行する直列接続体を、そのスイッチング素子の温度が最も低い直列接続体とすることを特徴とする。
【００２８】
上記発明では、温度の最も低い直列接続体を短絡させる処理に利用することで、短絡させる処理に起因した過度の温度上昇が最も生じにくい直列接続体を利用することができる。
【図面の簡単な説明】
【００２９】
【図１】第１の実施形態にかかるシステム構成図。
【図２】同実施形態にかかる駆動回路の回路構成を示す回路図。
【図３】同実施形態にかかる放電処理態様を示すタイムチャート。
【図４】同実施形態にかかるゲート電圧の設定態様を示すタイムチャート。
【図５】同実施形態にかかるゲート電圧の印加手法を示すタイムチャート。
【図６】第２の実施形態にかかる放電処理態様を示すタイムチャート。
【図７】第３の実施形態にかかる放電処理態様を示すタイムチャート。
【図８】第４の実施形態にかかる放電処理態様を示すタイムチャート。
【図９】第５の実施形態にかかる放電処理態様を示すタイムチャート。
【図１０】第６の実施形態にかかるシステム構成図。
【図１１】同実施形態にかかる放電処理態様を示すタイムチャート。
【図１２】第７の実施形態にかかるシステム構成図。
【図１３】同実施形態にかかる短絡処理を行う相の選択処理の手順を示す流れ図。
【図１４】第８の実施形態にかかるシステム構成図。
【図１５】同実施形態にかかる放電処理態様を示すタイムチャート。
【図１６】上記第２の実施形態の変形例にかかるタイムチャート。
【発明を実施するための形態】
【００３０】
（第１の実施形態）
以下、本発明にかかる電力変換回路の制御装置をハイブリッド車に適用した第１の実施形態について、図面を参照しつつ説明する。
【００３１】
図１に、本実施形態のシステム構成を示す。図示されるように、車載主機としてのモータジェネレータ１０は、インバータＩＶおよびメインリレー１４を介して高電圧バッテリ１２やコンデンサ１６に接続されている。インバータＩＶは、高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎの直列接続体が３つ並列接続されて構成されている。そして、これら各パワースイッチング素子Ｓｗｐおよびパワースイッチング素子Ｓｗｎの接続点が、モータジェネレータ１０の各相にそれぞれ接続されている。
【００３２】
上記高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎのそれぞれの入出力端子間（コレクタおよびエミッタ間）には、高電位側のフリーホイールダイオードＦＤｐおよび低電位側のフリーホイールダイオードＦＤｎのカソードおよびアノードが接続されている。なお、上記パワースイッチング素子Ｓｗｐ，Ｓｗｎは、いずれも絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）にて構成されている。また、パワースイッチング素子Ｓｗｐ，Ｓｗｎは、その入力端子および出力端子間に流れる電流と相関を有する微少電流を出力するセンス端子ＳＴを備えている。
【００３３】
一方、制御装置２４は、低電圧バッテリ２２を電源とするものであり、制御対象としてのモータジェネレータ１０の制御量を制御すべく、インバータＩＶの入力電圧ＶＤＣを検出する電圧センサ１７等の各種センサの検出値に基づき、上記インバータＩＶを操作する。詳しくは、制御装置２４は、図示しない各種センサの検出値等に基づき、インバータＩＶのＵ相、Ｖ相、およびＷ相のそれぞれについてのパワースイッチング素子Ｓｗｐを操作する操作信号ｇｕｐ，ｇｖｐ，ｇｗｐと、パワースイッチング素子Ｓｗｎを操作する操作信号ｇｕｎ，ｇｖｎ，ｇｗｎとを生成し出力する。これにより、パワースイッチング素子Ｓｗｐ，Ｓｗｎは、それらの導通制御端子（ゲート）に接続されるドライブユニットＤＵを介して制御装置２４により操作される。ちなみに、インバータＩＶを備える高電圧システムと、制御装置２４を備える低電圧システムとは、図示しないフォトカプラ等の絶縁手段によって絶縁されており、上記操作信号は、絶縁手段を介して高電圧システムに出力される。
【００３４】
なお、以下では、パワースイッチング素子Ｓｗｐ、Ｓｗｎを総括する場合、パワースイッチング素子Ｓｗと記載し、フリーホイールダイオードＦＤｐ，ＦＤｎを総括する場合、フリーホイールダイオードＦＤと記載する。また、上記操作信号ｇｕｐ，ｇｖｐ，ｇｗｐ，ｇｃｐ，ｇｕｎ，ｇｖｎ，ｇｗｎ，ｇｃｎを総括する場合、操作信号ｇと記載する。
【００３５】
ドライブユニットＤＵは、操作信号ｇに応じてパワースイッチング素子Ｓｗをオン・オフ操作する機能のみならず、パワースイッチング素子Ｓｗの入力端子および出力端子（コレクタおよびエミッタ）間を流れる電流の検出値が過度に大きいと判断される場合、パワースイッチング素子Ｓｗを強制的にオフ状態とする機能をも有する。詳しくは、パワースイッチング素子Ｓｗのセンス端子ＳＴから出力される微少電流に基づき、パワースイッチング素子Ｓｗの入力端子および出力端子間に流れる電流が閾値電流Ｉｔｈ以上となると判断される場合に、パワースイッチング素子Ｓｗを強制的にオフ状態とする機能を有する。具体的には、これは、センス端子ＳＴから出力される微少電流による抵抗体での電圧降下量と、閾値電流Ｉｔｈに応じた閾値電圧Ｖｔｈとの大小を比較する手段を備えて行われる。
【００３６】
上記ドライブユニットＤＵは、パワースイッチング素子Ｓｗをオン状態とすべくその導通制御端子（ゲート）に印加する電圧値を可変設定する機能を有する電圧可変回路３０を備える。これは、例えば図２（ａ）や図２（ｂ）に例示する構成にて実現することができる。
【００３７】
図２（ａ）では、電圧可変回路３０の備えるトランスＴの出力電圧を可変設定することでゲートに印加する電圧を可変設定する構成を例示している。すなわち、トランスＴの２次側には、トランスＴをフライバックコンバータとして機能させるためのダイオード３１と、トランスＴの２次側の両端に並列接続されたコンデンサ３２と、コンデンサ３２に並列接続された充電用スイッチング素子３３および放電用スイッチング素子３４の直列接続体とを備えている。一方、トランスＴの１次側コイルＣ１ａには、低電圧バッテリ２２が並列接続されている。１次側コイルＣ１ａおよび低電圧バッテリ２２を備えるループ回路は、電圧制御部３６によってスイッチング素子３５がオン・オフ操作されることで開閉される。
【００３８】
電圧制御部３６は、スイッチング素子３５のオン・オフの１周期に対するオン期間の比率（時比率）を操作することによって、トランスＴの出力電圧を制御する。詳しくは、電圧制御部３６では、トランスＴの出力電圧をフィードバック制御する。トランスＴの出力電圧を検出する手段は、以下のようにして構成されている。
【００３９】
トランスＴの１次側コイルＣ１ｂには、ダイオード３７を介して、コンデンサ３８が並列接続されている。コンデンサ３８には、抵抗体Ｒ１，Ｒ２の直列接続体が接続されている。これら抵抗体Ｒ１，Ｒ２は、１次側コイルＣ１ｂの両端の電圧（コンデンサ３８の両端の電圧）を分圧するものであり、抵抗体Ｒ１，Ｒ２の接続点の電圧が、トランスＴの出力電圧の検出値となる。すなわち、１次側コイルＣ１ｂの電圧と２次側コイルＣ２の電圧とは、１次側コイルＣ１ｂと２次側コイルＣ２との巻数比に応じた一定の関係を有する。このため、１次側コイルＣ１ｂの両端の電圧を検出することで、２次側コイルＣ２の両端の電圧を間接的に検出することができる。
【００４０】
ここで、上記抵抗体Ｒ２には、スイッチング素子３９および抵抗体Ｒ３が並列接続されている。これにより、スイッチング素子３９がオフ状態である場合には、１次側コイルＣ１ｂの電圧が抵抗体Ｒ１および抵抗体Ｒ２によって分圧されるのに対し、スイッチング素子３９がオン状態である場合には、１次側コイルＣ１ｂの電圧が抵抗体Ｒ２，Ｒ３および抵抗体Ｒ１によって分圧される。このため、分圧値は、スイッチング素子３９がオン状態とされる場合の方が低くなる。すなわち、電圧制御部３６によって認識される電圧は、スイッチング素子３９がオン状態とされる場合の方が低くなる。このため、電圧制御部３６では、スイッチング素子３９がオン状態とされる場合の方が、トランスＴの出力電圧を高い側に制御するようになる。このように、スイッチング素子３９のオン・オフは、電圧制御部３６の目標電圧を可変とする処理と等価となっている。そして、このスイッチング素子３９は、制御装置２４によって操作される。
【００４１】
図２（ｂ）では、ドライブユニットＤＵがレギュレータ３６を備え、レギュレータ３６の出力電圧を可変設定することでゲートに印加される電圧を可変設定する例を示している。ここで、出力電圧を可変設定するレギュレータ３６としては、出力電圧を特定の固定値に制御するレギュレータ回路を２つ備えるなどして構成することができる。なお、レギュレータ３６の出力電圧の切替の指示は、例えばトランスＴの出力電圧によって行えばよい。
【００４２】
＜コンデンサ１６の放電処理＞
上記コンデンサ１６は、インバータＩＶの直接の電源となるものであり、インバータＩＶと高電圧バッテリ１２との距離が長い場合等であっても、インバータＩＶの入力端子の電位変動を抑制する機能を有する。ただし、例えば車両の走行が許可されない状況等にあっては、コンデンサ１６に蓄えられた電荷を放電させることが望ましい。ここで、車両の走行が許可されない状況とは、例えばユーザによって車両の走行の意思がある旨の指示がなされずメインリレー１４がオフとされたり、制御装置２４がオフとされたりする状況である。また例えば、車両の衝突事故時等、制御装置２４によってメインリレー１４が強制的にオフ状態とされる状況である。
【００４３】
本実施形態では、上記コンデンサ１６の放電処理を、互いに直列接続された高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎの双方をオンすることでコンデンサ１６の両端を短絡させる処理とする。
【００４４】
図３に、本実施形態にかかる放電処理態様を示す。詳しくは、図３（ａ）は、メインリレー１４の状態の推移を示し、図３（ｂ）は、Ｕ相の高電位側のパワースイッチング素子Ｓｗｐの状態の推移を示し、図３（ｃ）は、Ｕ相の低電位側のパワースイッチング素子Ｓｗｎの状態の推移を示し、図３（ｄ）は、コンデンサ１６の電圧の推移を示す。
【００４５】
図示されるように、メインリレー１４がオフ状態となっていることを条件に、高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎの双方をオン状態とすることで、コンデンサ１６を放電させる。そして、コンデンサ１６の充電電圧がゼロとなることで高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎの双方をオフ状態に切り替える。
【００４６】
ここで、パワースイッチング素子Ｓｗのオン操作に際してゲートに印加する電圧は、インバータＩＶの操作によってモータジェネレータ１０の制御量を制御する際にゲートに印加する電圧よりも低く設定している。図４（ａ）に、放電処理時とモータジェネレータ１０の駆動時とにおけるパワースイッチング素子Ｓｗのエミッタおよびゲート間電圧（ゲート電圧Ｖｇｅ）を示す。これはドライブユニットＤＵの過電流保護機能によって定義される上記閾値電流Ｉｔｈ以上の電流をパワースイッチング素子Ｓｗに流さないための設定である。
【００４７】
すなわち、図４（ｂ）に示すように、パワースイッチング素子Ｓｗの入力端子および出力端子間に流すことのできる電流（コレクタ電流Ｉｃ）の最大値は、ゲート電圧Ｖｇｅが高いほど大きくなる。一方、コレクタ電流Ｉｃが同一であっても、ゲート電圧Ｖｇｅが高いほど入力端子および出力端子間の電圧降下（Ｖｃｅ）が大きくなる。このため、ゲート電圧Ｖｇｅが低いほどパワースイッチング素子Ｓｗに電流が流れる際の損失（導通損失）が大きくなる。したがって、本実施形態では、パワースイッチング素子Ｓｗに流れることが許容される最大電流としての上記閾値電流Ｉｔｈよりも飽和電流が大きくなるように印加電圧を設定し、その代償としてドライブユニットＤＵに過電流保護機能を搭載している。なお、上記許容される最大電流とは、必ずしもパワースイッチング素子Ｓｗの定格電流のことではなく、例えば制御システムに対して要求される上限電流であってもよい。
【００４８】
ところで、上記放電処理時には、高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎの双方がオン状態とされるため、これらパワースイッチング素子Ｓｗに流れる電流が非常に大きくなりうる。このため、ゲートに印加される電圧を通常時と同一としたのでは、ドライブユニットＤＵの過電流保護機能によってパワースイッチング素子Ｓｗが強制的に停止されるおそれがある。そしてこの場合、パワースイッチング素子Ｓｗを流れる電流が減少した段階で再度パワースイッチング素子Ｓｗをオン操作することで放電処理を行うことはできるものの、パワースイッチング素子Ｓｗがオン状態となりコンデンサ１６の両端を短絡させる各１回の期間を自由に制御することができない。さらに、上記導通損失の低減効果を向上させるべくゲートに印加される電圧を十分に大きくしている場合には、放電処理開始に伴う突入電流が過度に大きくなり、過電流保護機能によってパワースイッチング素子Ｓｗがオフ状態とされるまでにパワースイッチング素子Ｓｗに過度に大きい電流が流れ、その信頼性が低下するおそれがある。このため、本実施形態では、特に、放電処理時にゲートに印加される電圧を、その飽和電流が上記閾値電流Ｉｔｈとなる電圧Ｖｇ０よりも低くしている。
【００４９】
図５に、本実施形態にかかる放電処理時においてゲートに印加される電圧の実施例を示す。ここで、図５（ａ）は、高電位側のパワースイッチング素子Ｓｗｐと低電位側のパワースイッチング素子Ｓｗｎとの双方のゲートに印加される電圧を電圧Ｖｇ０よりも低く設定する例を示している。また、図５（ｂ）は、低電位側のパワースイッチング素子Ｓｗｎのゲートに印加される電圧のみを電圧Ｖｇ０よりも低く設定する例を示している。さらに、図５（ｃ）は、高電位側のパワースイッチング素子Ｓｗｐのゲートに印加される電圧のみを電圧Ｖｇ０よりも低く設定する例を示している。
【００５０】
以上詳述した本実施形態によれば、以下の効果が得られるようになる。
【００５１】
（１）高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎを同時にオン状態とすることでコンデンサ１６の両電極を短絡させる処理を行った。これにより、コンデンサ１６の充電電圧を適切にゼロへと放電することができる。
【００５２】
（２）高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎの少なくとも一方の導通制御端子に印加する電圧を、飽和電流が閾値電流Ｉｔｈよりも小さくなる値とした。これにより、放電処理によって、過電流保護回路が動作することを回避することができる。
【００５３】
（３）コンデンサ１６の電圧に基づき放電処理を終了した。これにより、放電処理の終了時を適切に判断することができる。
【００５４】
（４）メインリレー１４が開状態であることを条件に放電処理を行った。これにより、高電圧バッテリ１２の電荷が高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎを介して放電される事態を回避することができる。
【００５５】
（第２の実施形態）
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００５６】
図６に、本実施形態にかかる放電処理態様を示す。なお、図６（ａ）〜図６（ｄ）は、先の図３（ａ）〜図３（ｄ）に対応している。
【００５７】
図示されるように、本実施形態では、上記放電処理期間において、Ｕ相の高電位側のパワースイッチング素子Ｓｗｐをオンした状態で低電位側のパワースイッチング素子Ｓｗｎを複数回オン・オフする処理を行う。これにより、１の放電処理期間において、高電位側のパワースイッチング素子Ｓｗｐと低電位側のパワースイッチング素子Ｓｗｎとの双方がオン状態となる期間が複数回形成されることとなる。このため、双方がオン状態となる期間同士の間の期間においては、高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎの双方ともに電流が流れず、この期間におけるこれらの発熱を回避することができる。このため、放電処理によるパワースイッチング素子Ｓｗの温度上昇を好適に抑制することができる。
【００５８】
なお、高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎの双方がオン状態となる各１回の期間は、予め定められた一定時間とされる。この時間は、放電処理によるパワースイッチング素子Ｓｗの過度の温度上昇を回避する観点から予め適合される。
【００５９】
以上説明した本実施形態によれば、先の第１の実施形態の上記（１）〜（４）の効果に加えて、更に以下の効果が得られるようになる。
【００６０】
（５）高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎの一方について、オン状態およびオフ状態を複数回繰り返すことでコンデンサ１６の両電極の短絡状態を複数回生成する処理を行った。これにより、パワースイッチング素子Ｓｗの温度上昇を好適に抑制することができる。 つまり、短絡させる処理を行う場合、スイッチング素子の温度が上昇するおそれがある。この点、短絡状態が実現される期間を分割することで、スイッチング素子の温度上昇を好適に抑制することができる。
【００６１】
（第３の実施形態）
以下、第３の実施形態について、先の第２の実施形態との相違点を中心に図面を参照しつつ説明する。
【００６２】
図７に、本実施形態にかかる放電処理態様を示す。なお、図７（ａ）〜図７（ｄ）は、先の図３（ａ）〜図３（ｄ）に対応している。
【００６３】
本実施形態では、放電処理期間における低電位側のパワースイッチング素子Ｓｗｎの１のオン時間を、コンデンサ１６の電圧が低下するほど長くする。これは、パワースイッチング素子Ｓｗにおける発熱量が、コンデンサ１６の放電エネルギ量相当となって且つ、この放電エネルギ量が、コンデンサ１６の電圧と電流との積に比例することに鑑みたものである。このため、コンデンサ１６の電圧が低下することで放電エネルギ量が減少する。したがって、コンデンサ１６の電圧が低いほど、パワースイッチング素子Ｓｗの発熱量が小さくなることから、長時間オン状態としてもパワースイッチング素子Ｓｗの温度が過度に上昇することを回避することができると考えられる。
【００６４】
以上説明した本実施形態によれば、先の第１の実施形態の上記（１）〜（４）の効果や、先の第２の実施形態の上記（５）の効果に加えて、更に以下の効果が得られるようになる。
【００６５】
（６）コンデンサ１６の両電極間の電圧に基づき、コンデンサ１６の両電極が短絡状態とされる各１回の期間を可変設定した。これにより、パワースイッチング素子Ｓｗの発熱量がコンデンサ１６の電圧に依存することに鑑み、発熱量が過度に大きくならないように放電処理を行うことができる。
【００６６】
（第４の実施形態）
以下、第４の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００６７】
図８に、本実施形態にかかる放電処理態様を示す。なお、図８（ａ）〜図８（ｄ）は、先の図３（ａ）〜図３（ｄ）に対応している。
【００６８】
本実施形態では、上記放電処理期間において、Ｕ相の高電位側のパワースイッチング素子Ｓｗｐと低電位側のパワースイッチング素子Ｓｗｎとの双方を複数回オン・オフする処理によって、コンデンサ１６の両電極の短絡状態を複数回形成する。これにより、高電位側のパワースイッチング素子Ｓｗｐと低電位側のパワースイッチング素子Ｓｗｎとの発熱量の均一化を図ることができる。
【００６９】
（第５の実施形態）
以下、第５の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００７０】
図９に、本実施形態にかかる放電処理態様を示す。なお、図９（ａ）〜図９（ｃ）および図９（ｈ）は、先の図３（ａ）〜図３（ｃ）および図３（ｄ）に対応している。また図９（ｄ）は、Ｖ相の高電位側のパワースイッチング素子Ｓｗｐの状態の推移を示し、図９（ｅ）は、Ｖ相の低電位側のパワースイッチング素子Ｓｗｎの状態の推移を示し、図９（ｆ）は、Ｗ相の高電位側のパワースイッチング素子Ｓｗｐの状態の推移を示し、図９（ｇ）は、Ｗ相の低電位側のパワースイッチング素子Ｓｗｎの状態の推移を示す。
【００７１】
図示されるように、本実施形態では、直列接続された高電位側のパワースイッチング素子Ｓｗｐと低電位側のパワースイッチング素子Ｓｗｎとの双方をオン状態とする相を、放電処理期間の途中で切り替える。詳しくは、図９では、Ｕ相、Ｖ相、およびＷ相の全部が放電処理に用いられるように、上記相を所定時間毎に変更する。
【００７２】
以上説明した本実施形態によれば、先の第１の実施形態の上記（１）〜（４）の効果に加えて、更に以下の効果が得られるようになる。
【００７３】
（７）放電処理期間において、コンデンサ１６の両電極を短絡させる処理を実行する相を変更した。これにより、特定の相のパワースイッチング素子Ｓｗの温度が過度に上昇する事態を回避することができる。
【００７４】
（第６の実施形態）
以下、第６の実施形態について、先の第２の実施形態との相違点を中心に図面を参照しつつ説明する。
【００７５】
図１０に、本実施形態にかかるシステム構成を示す。なお、図１０において、先の図１に示した部材に対応する部材については、便宜上同一の符号を付している。
【００７６】
本実施形態では、感温ダイオードＳＤによるＵ相の低電位側のパワースイッチング素子Ｓｗｎの温度ＴＨの検出結果が、制御装置２４に出力可能とされている。なお、これ以外のパワースイッチング素子Ｓｗについても感温ダイオードが設けられて且つドライブユニットＤＵ内で温度を把握するようにしてもよい。この実施形態の特徴は、温度検出結果のうち制御装置２４に出力可能なものがＵ相に限られることにある。
【００７７】
図１１に、本実施形態にかかる放電処理態様を示す。なお、図１１（ａ）〜図１１（ｄ）は、先の図３（ａ）〜図３（ｄ）に対応している。また、図１１（ｅ）は、Ｕ相の低電位側のパワースイッチング素子Ｓｗｎの温度ＴＨである。
【００７８】
図示されるように、本実施形態では、放電処理期間において、検出される温度ＴＨが上昇するほど、低電位側のパワースイッチング素子Ｓｗｎの１のオン時間を短縮する。これにより、単位時間当たりの発熱量を低下させることができ、ひいてはパワースイッチング素子Ｓｗの温度が過度に上昇する事態を好適に回避することができる。
【００７９】
以上説明した本実施形態によれば、先の第１の実施形態の上記（１）〜（４）の効果に加えて、更に以下の効果が得られるようになる。
【００８０】
（８）パワースイッチング素子Ｓｗの温度の検出値に基づき、コンデンサ１６の両電極を短絡状態とする各１回の期間を可変設定した。これにより、パワースイッチング素子Ｓｗの温度が過度に上昇する事態を好適に回避することができる。
【００８１】
（第７の実施形態）
以下、第７の実施形態について、先の第２の実施形態との相違点を中心に図面を参照しつつ説明する。
【００８２】
図１２に、本実施形態にかかるシステム構成を示す。なお、図１２において、先の図１に示した部材に対応する部材については、便宜上同一の符号を付している。
【００８３】
本実施形態では、全相についてパワースイッチング素子（低電位側のパワースイッチング素子Ｓｗｎ）の温度ＴＨｕ、ＴＨｖ、ＴＨｗを制御装置２４に出力可能な構成とする。そして、本実施形態では、これら温度ＴＨｕ、ＴＨｖ、ＴＨｗに基づき、コンデンサ１６の両電極を短絡させるのに用いる相を選択する。
【００８４】
図１３に、上記選択に関する処理の手順を示す。この処理は、制御装置２４によって、メインリレー１４がオフされることをトリガとして実行される。
【００８５】
この一連の処理では、まずステップＳ１０において各相のパワースイッチング素子Ｓｗの温度ＴＨｕ、ＴＨｖ、ＴＨｗを取得する。そして、これらのうち最低温度がＵ相の温度ＴＨｕである場合（ステップＳ１２：ＹＥＳ）、Ｕ相を用いてコンデンサ１６の両電極を短絡させる処理を行う（ステップＳ１６）。一方、これらのうち最低温度がＶ相の温度ＴＨｖである場合（ステップＳ１４：ＹＥＳ）、Ｖ相を用いてコンデンサ１６の両電極を短絡させる処理を行う（ステップＳ１８）。また、これらのうち最低温度がＷ相の温度ＴＨｗである場合（ステップＳ１４：ＮＯ）、Ｗ相を用いてコンデンサ１６の両電極を短絡させる処理を行う（ステップＳ２０）。
【００８６】
なお、この一連の処理は、放電処理期間において繰り返し実行されるようにしてもよい。この場合、パワースイッチング素子Ｓｗの温度変化に応じて利用される相が変更されることとなる。
【００８７】
以上説明した本実施形態によれば、先の第１の実施形態の上記（１）〜（４）の効果に加えて、更に以下の効果が得られるようになる。
【００８８】
（９）パワースイッチング素子Ｓｗの温度が最も低い相を利用してコンデンサ１６を放電させた。これにより、放電処理によるパワースイッチング素子Ｓｗの過度の温度上昇が最も生じにくい相を利用することができる。
【００８９】
（第８の実施形態）
以下、第８の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００９０】
図１４に、本実施形態にかかるシステム構成を示す。なお、図１４において、先の図１に示した部材に対応する部材については、便宜上同一の符号を付している。
【００９１】
図示されるように、本実施形態では、インバータＩＶは、コンバータＣＶおよびメインリレー４０を介して高電圧バッテリ１２に接続されている。ここで、コンバータＣＶは、コンデンサ１６と、高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎの直列接続体と、パワースイッチング素子Ｓｗｐおよびパワースイッチング素子Ｓｗｎの接続点と高電圧バッテリ１２とを接続するリアクトルＬとを備えている。なお、コンバータＣＶの入力端子には、コンデンサ４２が接続されている。
【００９２】
図１５に、本実施形態にかかる放電処理態様を示す。なお、図１５（ａ）〜図１５（ｄ）は、先の図３（ａ）〜図３（ｄ）に対応している。
【００９３】
図示されるように、本実施形態では、メインリレー４０がオフ状態とされることを条件として、コンバータＣＶの高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎがオン状態とされ、これによりコンデンサ１６の両電極間が短絡される。これにより、コンデンサ１６を放電させることができる。なお、この際、低電位側のパワースイッチング素子Ｓｗｎをオン状態とすることで、コンデンサ４２の電荷も放電される。
【００９４】
以上説明した本実施形態によれば、先の第１の実施形態の上記（１）〜（３）の効果に加えて、更に以下の効果が得られるようになる。
【００９５】
（１０）メインリレー４０が開状態であることを条件に、コンデンサ１６の放電処理を行った。これにより、高電圧バッテリ１２の電荷が、コンバータＣＶ、高電位側のスイッチング素子Ｓｗｐおよび低電位側のスイッチング素子Ｓｗｎを介して放電される事態を回避することができる。
【００９６】
（その他の実施形態）
なお、上記各実施形態は、以下のように変更して実施してもよい。
【００９７】
＜オン状態およびオフ状態の繰り返し処理について＞
オン状態およびオフ状態の繰り返し処理としては、下側アームで行うものや、上下アーム双方で行うものに限らず、例えば上側アームで行うものであってもよい。この際、オン状態とする期間を、上記第３，６の実施形態に例示されるように可変設定してもよい。
【００９８】
さらに、各１回のオン時間の可変設定手法としては、上記第３、６の実施形態で例示したものに限らない。例えば、放電処理の開始からの経過時間に応じて可変設定してもよい。この場合、放電処理の開始からの経過時間が長いほどコンデンサ１６の電圧が低下すると考えられることから、経過時間が長くなるほどオン時間を長くする設定とすればよい。もっとも、経過時間が長くなるほどパワースイッチング素子の温度が高くなると考えられるため、高温時における発熱を抑制する観点からは、経過時間が長くなるほどオン時間を短くする設定としてもよい。
【００９９】
＜短絡処理を行うパワースイッチング素子について＞
同時期に短絡処理を行うパワースイッチング素子としては、高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎの直列接続体からなる１組のパワースイッチング素子に限らない。例えば、全相のパワースイッチング素子によって同時に短絡処理を行ってもよく、また、コンバータＣＶのパワースイッチング素子を更に加えてもよい。また例えば、１の高電圧バッテリ１２に複数のインバータが接続される構成において、これら複数のインバータの少なくとも１相ずつを同時に短絡処理を実行するために用いてもよい。さらに例えば、１のインバータの１の相が、高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎの直列接続体を複数備えて構成される場合において、これら複数の直列接続体を同時に短絡処理に用いたり、一部の直列接続体のみを短絡処理に用いたりしてもよい。
【０１００】
なお、複数の直列接続体を同時期に短絡処理に用いる場合や、先の第５の実施形態に例示されるように複数の直列接続体を順次短絡処理に用いる場合であっても、これら短絡処理を、パワースイッチング素子のオン状態およびオフ状態の繰り返しによって短絡状態を複数回生成する処理としてもよい。図１６に、上記第２の実施形態において、全相の直列接続体（全レッグ）を同時に短絡処理に用いる場合を例示する。
【０１０１】
また、コンバータＣＶを備える場合であっても、コンバータＣＶを短絡処理に用いることなく、インバータＩＶの高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎを用いて短絡処理を行ってもよい。
【０１０２】
＜短絡処理を行うパワースイッチング素子の切替について＞
放電処理期間において、同時期に短絡処理を行うパワースイッチング素子Ｓｗを変更する手法としては、先の第５の実施形態や第７の実施形態において例示した手法に限らない。例えば短絡処理を実行しているパワースイッチング素子Ｓｗの温度の検出値が所定温度以上となる場合に変更するようにしてもよい。また例えば、コンデンサ１６の電圧の低下量に応じて変更するようにしてもよい。
【０１０３】
＜温度検出機能について＞
制御装置２４によって取得可能なパワースイッチング素子Ｓｗの温度としては、低電位側のパワースイッチング素子Ｓｗｎの温度に限らない。また、制御装置２４によって取得可能なパワースイッチング素子Ｓｗの温度を全相のパワースイッチング素子の温度とするものや１の相のパワースイッチング素子の温度とするものに限らない。さらに、１の高電圧バッテリ１２に接続される複数のインバータを備える場合、制御装置２４によって取得可能なパワースイッチング素子Ｓｗの温度を、各インバータ毎に少なくとも１相の温度としてもよく、さらに、これら複数のインバータのいずれか一方のパワースイッチング素子Ｓｗの温度としてもよい。
【０１０４】
＜放電制御における充電電圧の目標値について＞
充電電圧を規定電圧以下に制御するものとしては、ゼロに制御するものに限らない。ただし、放電制御における充電電圧の目標値は、メンテナンス作業時等において感電が懸念されなくなる電圧の最高値以下とされることが望ましい。
【０１０５】
＜その他＞
・パワースイッチング素子Ｓｗとしては、ＩＧＢＴに限らず、例えばパワーＭＯＳ型電界効果トランジスタであってもよい。
【０１０６】
・パワースイッチング素子にて構成される電力変換回路としては、インバータＩＶやコンバータＣＶに限らない。例えば、高電圧バッテリ１２の電圧を降圧して低電圧バッテリ２２に供給する降圧コンバータであってもよい。
【０１０７】
・車両としては、ハイブリッド車に限らず、例えば電気自動車であってもよい。また、車両に搭載される駆動装置にも限らない。
【符号の説明】
【０１０８】
１０…モータジェネレータ、１２…高電圧バッテリ、１６…コンデンサ、２４…制御装置。
【技術分野】
【０００１】
本発明は、高電位側のスイッチング素子および低電位側のスイッチング素子の直列接続体が蓄電手段に並列接続された電力変換回路について、前記蓄電手段の充電電圧を規定電圧以下に制御する放電制御手段を備える電力変換回路の制御装置に関する。
【背景技術】
【０００２】
この種の制御装置としては、例えば下記特許文献１にみられるように、モータに接続されたインバータの一対の入力端子間に接続される蓄電手段（コンデンサ）を放電する制御を行うものも提案されている。ここでは、モータのトルクが略ゼロとなるようにしてインバータを操作することで、コンデンサの電荷を放電するようにしている。
【０００３】
なお、この種の制御装置としては、他にも例えば下記特許文献２，３に記載されたものがある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３２８９５６７号公報
【特許文献２】特開平９−２０１０６５号公報
【特許文献３】特開２００３−３４８８５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ただし、上記制御装置の場合、コンデンサを放電させるために、モータにトルクが生じないようにしつつインバータを操作する必要があるため、その処理が煩雑なものとなる。
【０００６】
本発明は、上記課題を解決するためになされたものであり、その目的は、高電位側のスイッチング素子および低電位側のスイッチング素子の直列接続体が蓄電手段に並列接続された電力変換回路について、前記蓄電手段の充電電圧をより適切に放電することのできる電力変換回路の制御装置を提供することにある。
【課題を解決するための手段】
【０００７】
以下、上記課題を解決するための手段、およびその作用効果について記載する。
【０００８】
請求項１記載の発明は、高電位側のスイッチング素子及び低電位側のスイッチング素子の直列接続体と、直列接続体に並列接続された蓄電手段とを有し、負荷を駆動する電力変換回路について、蓄電手段の充電電圧を規定電圧以下に制御する放電制御手段を備える電力変換回路の制御装置において、放電制御手段は、受電電圧を規定電圧以下に制御する期間において、高電位側のスイッチング素子および低電位側のスイッチング素子の少なくとも一方についてオン状態およびオフ状態を複数回繰り返すことにより高電位側のスイッチング素子および低電位側のスイッチング素子の双方をオン状態とすることで蓄電手段の両電極の短絡状態を複数回生成する処理を行うものであって、且つ短絡させる処理を行うに際し、スイッチング素子の損失が負荷を制御する際の損失よりも大きくなるように制御することを特徴とする。
【０００９】
上記発明では、高電位側のスイッチング素子および低電位側のスイッチング素子の少なくとも一方についてオン状態およびオフ状態を複数回繰り返すことにより高電位側のスイッチング素子および低電位側のスイッチング素子の双方をオン状態とし、且つ短絡させる処理を行うに際し、スイッチング素子の損失が負荷を制御する際の損失よりも大きくなるように制御することによって蓄電手段の両電極を短絡させることで、蓄電手段の充電電圧を適切に規定電圧以下に放電することができる。
【００１０】
請求項２記載の発明のように、スイッチング素子は、電圧制御型のスイッチング素子であって、放電制御手段は、短絡させる処理を行う際に、負荷を制御する際に導通制御端子に印加する電圧よりも小さい電圧を導通制御端子に印加することができる。
【００１１】
請求項３記載の発明のように、放電制御手段は、前記充電電圧を規定電圧以下に制御する期間において、前記高電位側のスイッチング素子および前記低電位側のスイッチング素子のいずれか一方について、オン状態およびオフ状態を複数回繰り返すことで前記両電極の短絡状態を複数回生成する処理を行うことができる。
【００１２】
請求項４記載の発明は、放電制御手段は、短絡状態とされる各１回の期間を予め設定された一定時間とすることを特徴とする。
【００１３】
上記発明では、各１回の期間を予め定めれた一定時間とすることで、短絡状態が実現される期間を分割する処理を簡素化することができる。
【００１４】
請求項５記載の発明は、放電制御手段は、蓄電手段の両電極間の電圧に基づき、短絡状態とされる各１回の期間を可変設定することを特徴とする。
【００１５】
短絡処理をする際に生じる熱エネルギは、蓄電手段の電圧とスイッチング素子を流れる電流との積に比例する。このため、蓄電手段の電圧が低くなるほど熱エネルギが小さくなる。上記発明では、短絡状態とされる各１回の期間を可変設定することで、この点に鑑みた処理を行うことができる。
【００１６】
請求項６記載の発明は、放電制御手段は、スイッチング素子の温度の検出値に基づき、短絡状態とされる各１回の期間を可変設定することを特徴とする。
【００１７】
上記発明では、温度に応じて短絡状態とされる各１回の期間を可変設定することで、スイッチング素子の温度が過度に上昇する事態を好適に回避することができる。
【００１８】
請求項７記載の発明は、放電制御手段は、蓄電手段の充電電圧を規定電圧以下に制御する期間の開始からの経過時間に基づき、短絡状態とされる各１回の期間を可変設定することを特徴とする。
【００１９】
請求項８記載の発明は、 放電制御手段は、充電電圧を規定電圧以下に制御する期間において、高電位側のスイッチング素子および低電位側のスイッチング素子の双方について、オン状態およびオフ状態を複数回繰り返すことで両電極の短絡状態を複数回生成する処理を行うことを特徴とする。
【００２０】
請求項９記載の発明は、電力変換回路は、高電位側のスイッチング素子および低電位側のスイッチング素子の直列接続体を複数備え、放電制御手段は、短絡させる処理を行う期間において、短絡させる処理を同時に実行する直列接続体を複数の直列接続体の全てとすることを特徴とする。
【００２１】
請求項１０記載の発明は、電力変換回路は、高電位側のスイッチング素子および低電位側のスイッチング素子の直列接続体を複数備え、放電制御手段は、短絡させる処理を行う期間において、短絡させる処理を実行する直列接続体を変更することを特徴とする。
【００２２】
短絡させる処理を行うことで、短絡させる処理に用いられるスイッチング素子の温度が上昇する。上記発明では、この点に鑑み、短絡させる処理を実行する直列接続体を変更することで、発熱量を複数の直列接続体に分散させることができ、ひいては特定の直列接続体のスイッチング素子の温度が過度に上昇する事態を回避することができる。
【００２３】
請求項１１記載の発明は、放電制御手段は、直列接続体を変更する処理を、スイッチング素子の温度の検出値に基づき実行することを特徴とする。
【００２４】
上記発明では、スイッチング素子の温度の検出値に基づき、短絡させる処理を実行する直列接続体を変更することで、特定の直列接続体のスイッチング素子の温度が過度に上昇する事態をより的確に回避することができる。
【００２５】
請求項１２記載の発明は、電力変換回路は、高電位側のスイッチング素子および低電位側のスイッチング素子の直列接続体を複数備え、制御装置は、電力変換回路とは電気的に絶縁されたものであって且つ、電力変換回路の一部の直列接続体に限ってスイッチング素子の温度の検出値を取得する機能を有しており、放電制御手段は、一部の直列接続体に限って短絡させる処理を実行する。
【００２６】
上記発明では、温度の検出値を利用しつつ短絡させる処理を実行することができるため、短絡させる処理に起因してスイッチング素子の温度が過度に上昇する事態を好適に回避することができる。
【００２７】
請求項１３記載の発明は、電力変換回路は、高電位側のスイッチング素子および低電位側のスイッチング素子の直列接続体を複数備え、放電制御手段は、短絡させる処理を実行する直列接続体を、そのスイッチング素子の温度が最も低い直列接続体とすることを特徴とする。
【００２８】
上記発明では、温度の最も低い直列接続体を短絡させる処理に利用することで、短絡させる処理に起因した過度の温度上昇が最も生じにくい直列接続体を利用することができる。
【図面の簡単な説明】
【００２９】
【図１】第１の実施形態にかかるシステム構成図。
【図２】同実施形態にかかる駆動回路の回路構成を示す回路図。
【図３】同実施形態にかかる放電処理態様を示すタイムチャート。
【図４】同実施形態にかかるゲート電圧の設定態様を示すタイムチャート。
【図５】同実施形態にかかるゲート電圧の印加手法を示すタイムチャート。
【図６】第２の実施形態にかかる放電処理態様を示すタイムチャート。
【図７】第３の実施形態にかかる放電処理態様を示すタイムチャート。
【図８】第４の実施形態にかかる放電処理態様を示すタイムチャート。
【図９】第５の実施形態にかかる放電処理態様を示すタイムチャート。
【図１０】第６の実施形態にかかるシステム構成図。
【図１１】同実施形態にかかる放電処理態様を示すタイムチャート。
【図１２】第７の実施形態にかかるシステム構成図。
【図１３】同実施形態にかかる短絡処理を行う相の選択処理の手順を示す流れ図。
【図１４】第８の実施形態にかかるシステム構成図。
【図１５】同実施形態にかかる放電処理態様を示すタイムチャート。
【図１６】上記第２の実施形態の変形例にかかるタイムチャート。
【発明を実施するための形態】
【００３０】
（第１の実施形態）
以下、本発明にかかる電力変換回路の制御装置をハイブリッド車に適用した第１の実施形態について、図面を参照しつつ説明する。
【００３１】
図１に、本実施形態のシステム構成を示す。図示されるように、車載主機としてのモータジェネレータ１０は、インバータＩＶおよびメインリレー１４を介して高電圧バッテリ１２やコンデンサ１６に接続されている。インバータＩＶは、高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎの直列接続体が３つ並列接続されて構成されている。そして、これら各パワースイッチング素子Ｓｗｐおよびパワースイッチング素子Ｓｗｎの接続点が、モータジェネレータ１０の各相にそれぞれ接続されている。
【００３２】
上記高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎのそれぞれの入出力端子間（コレクタおよびエミッタ間）には、高電位側のフリーホイールダイオードＦＤｐおよび低電位側のフリーホイールダイオードＦＤｎのカソードおよびアノードが接続されている。なお、上記パワースイッチング素子Ｓｗｐ，Ｓｗｎは、いずれも絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）にて構成されている。また、パワースイッチング素子Ｓｗｐ，Ｓｗｎは、その入力端子および出力端子間に流れる電流と相関を有する微少電流を出力するセンス端子ＳＴを備えている。
【００３３】
一方、制御装置２４は、低電圧バッテリ２２を電源とするものであり、制御対象としてのモータジェネレータ１０の制御量を制御すべく、インバータＩＶの入力電圧ＶＤＣを検出する電圧センサ１７等の各種センサの検出値に基づき、上記インバータＩＶを操作する。詳しくは、制御装置２４は、図示しない各種センサの検出値等に基づき、インバータＩＶのＵ相、Ｖ相、およびＷ相のそれぞれについてのパワースイッチング素子Ｓｗｐを操作する操作信号ｇｕｐ，ｇｖｐ，ｇｗｐと、パワースイッチング素子Ｓｗｎを操作する操作信号ｇｕｎ，ｇｖｎ，ｇｗｎとを生成し出力する。これにより、パワースイッチング素子Ｓｗｐ，Ｓｗｎは、それらの導通制御端子（ゲート）に接続されるドライブユニットＤＵを介して制御装置２４により操作される。ちなみに、インバータＩＶを備える高電圧システムと、制御装置２４を備える低電圧システムとは、図示しないフォトカプラ等の絶縁手段によって絶縁されており、上記操作信号は、絶縁手段を介して高電圧システムに出力される。
【００３４】
なお、以下では、パワースイッチング素子Ｓｗｐ、Ｓｗｎを総括する場合、パワースイッチング素子Ｓｗと記載し、フリーホイールダイオードＦＤｐ，ＦＤｎを総括する場合、フリーホイールダイオードＦＤと記載する。また、上記操作信号ｇｕｐ，ｇｖｐ，ｇｗｐ，ｇｃｐ，ｇｕｎ，ｇｖｎ，ｇｗｎ，ｇｃｎを総括する場合、操作信号ｇと記載する。
【００３５】
ドライブユニットＤＵは、操作信号ｇに応じてパワースイッチング素子Ｓｗをオン・オフ操作する機能のみならず、パワースイッチング素子Ｓｗの入力端子および出力端子（コレクタおよびエミッタ）間を流れる電流の検出値が過度に大きいと判断される場合、パワースイッチング素子Ｓｗを強制的にオフ状態とする機能をも有する。詳しくは、パワースイッチング素子Ｓｗのセンス端子ＳＴから出力される微少電流に基づき、パワースイッチング素子Ｓｗの入力端子および出力端子間に流れる電流が閾値電流Ｉｔｈ以上となると判断される場合に、パワースイッチング素子Ｓｗを強制的にオフ状態とする機能を有する。具体的には、これは、センス端子ＳＴから出力される微少電流による抵抗体での電圧降下量と、閾値電流Ｉｔｈに応じた閾値電圧Ｖｔｈとの大小を比較する手段を備えて行われる。
【００３６】
上記ドライブユニットＤＵは、パワースイッチング素子Ｓｗをオン状態とすべくその導通制御端子（ゲート）に印加する電圧値を可変設定する機能を有する電圧可変回路３０を備える。これは、例えば図２（ａ）や図２（ｂ）に例示する構成にて実現することができる。
【００３７】
図２（ａ）では、電圧可変回路３０の備えるトランスＴの出力電圧を可変設定することでゲートに印加する電圧を可変設定する構成を例示している。すなわち、トランスＴの２次側には、トランスＴをフライバックコンバータとして機能させるためのダイオード３１と、トランスＴの２次側の両端に並列接続されたコンデンサ３２と、コンデンサ３２に並列接続された充電用スイッチング素子３３および放電用スイッチング素子３４の直列接続体とを備えている。一方、トランスＴの１次側コイルＣ１ａには、低電圧バッテリ２２が並列接続されている。１次側コイルＣ１ａおよび低電圧バッテリ２２を備えるループ回路は、電圧制御部３６によってスイッチング素子３５がオン・オフ操作されることで開閉される。
【００３８】
電圧制御部３６は、スイッチング素子３５のオン・オフの１周期に対するオン期間の比率（時比率）を操作することによって、トランスＴの出力電圧を制御する。詳しくは、電圧制御部３６では、トランスＴの出力電圧をフィードバック制御する。トランスＴの出力電圧を検出する手段は、以下のようにして構成されている。
【００３９】
トランスＴの１次側コイルＣ１ｂには、ダイオード３７を介して、コンデンサ３８が並列接続されている。コンデンサ３８には、抵抗体Ｒ１，Ｒ２の直列接続体が接続されている。これら抵抗体Ｒ１，Ｒ２は、１次側コイルＣ１ｂの両端の電圧（コンデンサ３８の両端の電圧）を分圧するものであり、抵抗体Ｒ１，Ｒ２の接続点の電圧が、トランスＴの出力電圧の検出値となる。すなわち、１次側コイルＣ１ｂの電圧と２次側コイルＣ２の電圧とは、１次側コイルＣ１ｂと２次側コイルＣ２との巻数比に応じた一定の関係を有する。このため、１次側コイルＣ１ｂの両端の電圧を検出することで、２次側コイルＣ２の両端の電圧を間接的に検出することができる。
【００４０】
ここで、上記抵抗体Ｒ２には、スイッチング素子３９および抵抗体Ｒ３が並列接続されている。これにより、スイッチング素子３９がオフ状態である場合には、１次側コイルＣ１ｂの電圧が抵抗体Ｒ１および抵抗体Ｒ２によって分圧されるのに対し、スイッチング素子３９がオン状態である場合には、１次側コイルＣ１ｂの電圧が抵抗体Ｒ２，Ｒ３および抵抗体Ｒ１によって分圧される。このため、分圧値は、スイッチング素子３９がオン状態とされる場合の方が低くなる。すなわち、電圧制御部３６によって認識される電圧は、スイッチング素子３９がオン状態とされる場合の方が低くなる。このため、電圧制御部３６では、スイッチング素子３９がオン状態とされる場合の方が、トランスＴの出力電圧を高い側に制御するようになる。このように、スイッチング素子３９のオン・オフは、電圧制御部３６の目標電圧を可変とする処理と等価となっている。そして、このスイッチング素子３９は、制御装置２４によって操作される。
【００４１】
図２（ｂ）では、ドライブユニットＤＵがレギュレータ３６を備え、レギュレータ３６の出力電圧を可変設定することでゲートに印加される電圧を可変設定する例を示している。ここで、出力電圧を可変設定するレギュレータ３６としては、出力電圧を特定の固定値に制御するレギュレータ回路を２つ備えるなどして構成することができる。なお、レギュレータ３６の出力電圧の切替の指示は、例えばトランスＴの出力電圧によって行えばよい。
【００４２】
＜コンデンサ１６の放電処理＞
上記コンデンサ１６は、インバータＩＶの直接の電源となるものであり、インバータＩＶと高電圧バッテリ１２との距離が長い場合等であっても、インバータＩＶの入力端子の電位変動を抑制する機能を有する。ただし、例えば車両の走行が許可されない状況等にあっては、コンデンサ１６に蓄えられた電荷を放電させることが望ましい。ここで、車両の走行が許可されない状況とは、例えばユーザによって車両の走行の意思がある旨の指示がなされずメインリレー１４がオフとされたり、制御装置２４がオフとされたりする状況である。また例えば、車両の衝突事故時等、制御装置２４によってメインリレー１４が強制的にオフ状態とされる状況である。
【００４３】
本実施形態では、上記コンデンサ１６の放電処理を、互いに直列接続された高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎの双方をオンすることでコンデンサ１６の両端を短絡させる処理とする。
【００４４】
図３に、本実施形態にかかる放電処理態様を示す。詳しくは、図３（ａ）は、メインリレー１４の状態の推移を示し、図３（ｂ）は、Ｕ相の高電位側のパワースイッチング素子Ｓｗｐの状態の推移を示し、図３（ｃ）は、Ｕ相の低電位側のパワースイッチング素子Ｓｗｎの状態の推移を示し、図３（ｄ）は、コンデンサ１６の電圧の推移を示す。
【００４５】
図示されるように、メインリレー１４がオフ状態となっていることを条件に、高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎの双方をオン状態とすることで、コンデンサ１６を放電させる。そして、コンデンサ１６の充電電圧がゼロとなることで高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎの双方をオフ状態に切り替える。
【００４６】
ここで、パワースイッチング素子Ｓｗのオン操作に際してゲートに印加する電圧は、インバータＩＶの操作によってモータジェネレータ１０の制御量を制御する際にゲートに印加する電圧よりも低く設定している。図４（ａ）に、放電処理時とモータジェネレータ１０の駆動時とにおけるパワースイッチング素子Ｓｗのエミッタおよびゲート間電圧（ゲート電圧Ｖｇｅ）を示す。これはドライブユニットＤＵの過電流保護機能によって定義される上記閾値電流Ｉｔｈ以上の電流をパワースイッチング素子Ｓｗに流さないための設定である。
【００４７】
すなわち、図４（ｂ）に示すように、パワースイッチング素子Ｓｗの入力端子および出力端子間に流すことのできる電流（コレクタ電流Ｉｃ）の最大値は、ゲート電圧Ｖｇｅが高いほど大きくなる。一方、コレクタ電流Ｉｃが同一であっても、ゲート電圧Ｖｇｅが高いほど入力端子および出力端子間の電圧降下（Ｖｃｅ）が大きくなる。このため、ゲート電圧Ｖｇｅが低いほどパワースイッチング素子Ｓｗに電流が流れる際の損失（導通損失）が大きくなる。したがって、本実施形態では、パワースイッチング素子Ｓｗに流れることが許容される最大電流としての上記閾値電流Ｉｔｈよりも飽和電流が大きくなるように印加電圧を設定し、その代償としてドライブユニットＤＵに過電流保護機能を搭載している。なお、上記許容される最大電流とは、必ずしもパワースイッチング素子Ｓｗの定格電流のことではなく、例えば制御システムに対して要求される上限電流であってもよい。
【００４８】
ところで、上記放電処理時には、高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎの双方がオン状態とされるため、これらパワースイッチング素子Ｓｗに流れる電流が非常に大きくなりうる。このため、ゲートに印加される電圧を通常時と同一としたのでは、ドライブユニットＤＵの過電流保護機能によってパワースイッチング素子Ｓｗが強制的に停止されるおそれがある。そしてこの場合、パワースイッチング素子Ｓｗを流れる電流が減少した段階で再度パワースイッチング素子Ｓｗをオン操作することで放電処理を行うことはできるものの、パワースイッチング素子Ｓｗがオン状態となりコンデンサ１６の両端を短絡させる各１回の期間を自由に制御することができない。さらに、上記導通損失の低減効果を向上させるべくゲートに印加される電圧を十分に大きくしている場合には、放電処理開始に伴う突入電流が過度に大きくなり、過電流保護機能によってパワースイッチング素子Ｓｗがオフ状態とされるまでにパワースイッチング素子Ｓｗに過度に大きい電流が流れ、その信頼性が低下するおそれがある。このため、本実施形態では、特に、放電処理時にゲートに印加される電圧を、その飽和電流が上記閾値電流Ｉｔｈとなる電圧Ｖｇ０よりも低くしている。
【００４９】
図５に、本実施形態にかかる放電処理時においてゲートに印加される電圧の実施例を示す。ここで、図５（ａ）は、高電位側のパワースイッチング素子Ｓｗｐと低電位側のパワースイッチング素子Ｓｗｎとの双方のゲートに印加される電圧を電圧Ｖｇ０よりも低く設定する例を示している。また、図５（ｂ）は、低電位側のパワースイッチング素子Ｓｗｎのゲートに印加される電圧のみを電圧Ｖｇ０よりも低く設定する例を示している。さらに、図５（ｃ）は、高電位側のパワースイッチング素子Ｓｗｐのゲートに印加される電圧のみを電圧Ｖｇ０よりも低く設定する例を示している。
【００５０】
以上詳述した本実施形態によれば、以下の効果が得られるようになる。
【００５１】
（１）高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎを同時にオン状態とすることでコンデンサ１６の両電極を短絡させる処理を行った。これにより、コンデンサ１６の充電電圧を適切にゼロへと放電することができる。
【００５２】
（２）高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎの少なくとも一方の導通制御端子に印加する電圧を、飽和電流が閾値電流Ｉｔｈよりも小さくなる値とした。これにより、放電処理によって、過電流保護回路が動作することを回避することができる。
【００５３】
（３）コンデンサ１６の電圧に基づき放電処理を終了した。これにより、放電処理の終了時を適切に判断することができる。
【００５４】
（４）メインリレー１４が開状態であることを条件に放電処理を行った。これにより、高電圧バッテリ１２の電荷が高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎを介して放電される事態を回避することができる。
【００５５】
（第２の実施形態）
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００５６】
図６に、本実施形態にかかる放電処理態様を示す。なお、図６（ａ）〜図６（ｄ）は、先の図３（ａ）〜図３（ｄ）に対応している。
【００５７】
図示されるように、本実施形態では、上記放電処理期間において、Ｕ相の高電位側のパワースイッチング素子Ｓｗｐをオンした状態で低電位側のパワースイッチング素子Ｓｗｎを複数回オン・オフする処理を行う。これにより、１の放電処理期間において、高電位側のパワースイッチング素子Ｓｗｐと低電位側のパワースイッチング素子Ｓｗｎとの双方がオン状態となる期間が複数回形成されることとなる。このため、双方がオン状態となる期間同士の間の期間においては、高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎの双方ともに電流が流れず、この期間におけるこれらの発熱を回避することができる。このため、放電処理によるパワースイッチング素子Ｓｗの温度上昇を好適に抑制することができる。
【００５８】
なお、高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎの双方がオン状態となる各１回の期間は、予め定められた一定時間とされる。この時間は、放電処理によるパワースイッチング素子Ｓｗの過度の温度上昇を回避する観点から予め適合される。
【００５９】
以上説明した本実施形態によれば、先の第１の実施形態の上記（１）〜（４）の効果に加えて、更に以下の効果が得られるようになる。
【００６０】
（５）高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎの一方について、オン状態およびオフ状態を複数回繰り返すことでコンデンサ１６の両電極の短絡状態を複数回生成する処理を行った。これにより、パワースイッチング素子Ｓｗの温度上昇を好適に抑制することができる。 つまり、短絡させる処理を行う場合、スイッチング素子の温度が上昇するおそれがある。この点、短絡状態が実現される期間を分割することで、スイッチング素子の温度上昇を好適に抑制することができる。
【００６１】
（第３の実施形態）
以下、第３の実施形態について、先の第２の実施形態との相違点を中心に図面を参照しつつ説明する。
【００６２】
図７に、本実施形態にかかる放電処理態様を示す。なお、図７（ａ）〜図７（ｄ）は、先の図３（ａ）〜図３（ｄ）に対応している。
【００６３】
本実施形態では、放電処理期間における低電位側のパワースイッチング素子Ｓｗｎの１のオン時間を、コンデンサ１６の電圧が低下するほど長くする。これは、パワースイッチング素子Ｓｗにおける発熱量が、コンデンサ１６の放電エネルギ量相当となって且つ、この放電エネルギ量が、コンデンサ１６の電圧と電流との積に比例することに鑑みたものである。このため、コンデンサ１６の電圧が低下することで放電エネルギ量が減少する。したがって、コンデンサ１６の電圧が低いほど、パワースイッチング素子Ｓｗの発熱量が小さくなることから、長時間オン状態としてもパワースイッチング素子Ｓｗの温度が過度に上昇することを回避することができると考えられる。
【００６４】
以上説明した本実施形態によれば、先の第１の実施形態の上記（１）〜（４）の効果や、先の第２の実施形態の上記（５）の効果に加えて、更に以下の効果が得られるようになる。
【００６５】
（６）コンデンサ１６の両電極間の電圧に基づき、コンデンサ１６の両電極が短絡状態とされる各１回の期間を可変設定した。これにより、パワースイッチング素子Ｓｗの発熱量がコンデンサ１６の電圧に依存することに鑑み、発熱量が過度に大きくならないように放電処理を行うことができる。
【００６６】
（第４の実施形態）
以下、第４の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００６７】
図８に、本実施形態にかかる放電処理態様を示す。なお、図８（ａ）〜図８（ｄ）は、先の図３（ａ）〜図３（ｄ）に対応している。
【００６８】
本実施形態では、上記放電処理期間において、Ｕ相の高電位側のパワースイッチング素子Ｓｗｐと低電位側のパワースイッチング素子Ｓｗｎとの双方を複数回オン・オフする処理によって、コンデンサ１６の両電極の短絡状態を複数回形成する。これにより、高電位側のパワースイッチング素子Ｓｗｐと低電位側のパワースイッチング素子Ｓｗｎとの発熱量の均一化を図ることができる。
【００６９】
（第５の実施形態）
以下、第５の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００７０】
図９に、本実施形態にかかる放電処理態様を示す。なお、図９（ａ）〜図９（ｃ）および図９（ｈ）は、先の図３（ａ）〜図３（ｃ）および図３（ｄ）に対応している。また図９（ｄ）は、Ｖ相の高電位側のパワースイッチング素子Ｓｗｐの状態の推移を示し、図９（ｅ）は、Ｖ相の低電位側のパワースイッチング素子Ｓｗｎの状態の推移を示し、図９（ｆ）は、Ｗ相の高電位側のパワースイッチング素子Ｓｗｐの状態の推移を示し、図９（ｇ）は、Ｗ相の低電位側のパワースイッチング素子Ｓｗｎの状態の推移を示す。
【００７１】
図示されるように、本実施形態では、直列接続された高電位側のパワースイッチング素子Ｓｗｐと低電位側のパワースイッチング素子Ｓｗｎとの双方をオン状態とする相を、放電処理期間の途中で切り替える。詳しくは、図９では、Ｕ相、Ｖ相、およびＷ相の全部が放電処理に用いられるように、上記相を所定時間毎に変更する。
【００７２】
以上説明した本実施形態によれば、先の第１の実施形態の上記（１）〜（４）の効果に加えて、更に以下の効果が得られるようになる。
【００７３】
（７）放電処理期間において、コンデンサ１６の両電極を短絡させる処理を実行する相を変更した。これにより、特定の相のパワースイッチング素子Ｓｗの温度が過度に上昇する事態を回避することができる。
【００７４】
（第６の実施形態）
以下、第６の実施形態について、先の第２の実施形態との相違点を中心に図面を参照しつつ説明する。
【００７５】
図１０に、本実施形態にかかるシステム構成を示す。なお、図１０において、先の図１に示した部材に対応する部材については、便宜上同一の符号を付している。
【００７６】
本実施形態では、感温ダイオードＳＤによるＵ相の低電位側のパワースイッチング素子Ｓｗｎの温度ＴＨの検出結果が、制御装置２４に出力可能とされている。なお、これ以外のパワースイッチング素子Ｓｗについても感温ダイオードが設けられて且つドライブユニットＤＵ内で温度を把握するようにしてもよい。この実施形態の特徴は、温度検出結果のうち制御装置２４に出力可能なものがＵ相に限られることにある。
【００７７】
図１１に、本実施形態にかかる放電処理態様を示す。なお、図１１（ａ）〜図１１（ｄ）は、先の図３（ａ）〜図３（ｄ）に対応している。また、図１１（ｅ）は、Ｕ相の低電位側のパワースイッチング素子Ｓｗｎの温度ＴＨである。
【００７８】
図示されるように、本実施形態では、放電処理期間において、検出される温度ＴＨが上昇するほど、低電位側のパワースイッチング素子Ｓｗｎの１のオン時間を短縮する。これにより、単位時間当たりの発熱量を低下させることができ、ひいてはパワースイッチング素子Ｓｗの温度が過度に上昇する事態を好適に回避することができる。
【００７９】
以上説明した本実施形態によれば、先の第１の実施形態の上記（１）〜（４）の効果に加えて、更に以下の効果が得られるようになる。
【００８０】
（８）パワースイッチング素子Ｓｗの温度の検出値に基づき、コンデンサ１６の両電極を短絡状態とする各１回の期間を可変設定した。これにより、パワースイッチング素子Ｓｗの温度が過度に上昇する事態を好適に回避することができる。
【００８１】
（第７の実施形態）
以下、第７の実施形態について、先の第２の実施形態との相違点を中心に図面を参照しつつ説明する。
【００８２】
図１２に、本実施形態にかかるシステム構成を示す。なお、図１２において、先の図１に示した部材に対応する部材については、便宜上同一の符号を付している。
【００８３】
本実施形態では、全相についてパワースイッチング素子（低電位側のパワースイッチング素子Ｓｗｎ）の温度ＴＨｕ、ＴＨｖ、ＴＨｗを制御装置２４に出力可能な構成とする。そして、本実施形態では、これら温度ＴＨｕ、ＴＨｖ、ＴＨｗに基づき、コンデンサ１６の両電極を短絡させるのに用いる相を選択する。
【００８４】
図１３に、上記選択に関する処理の手順を示す。この処理は、制御装置２４によって、メインリレー１４がオフされることをトリガとして実行される。
【００８５】
この一連の処理では、まずステップＳ１０において各相のパワースイッチング素子Ｓｗの温度ＴＨｕ、ＴＨｖ、ＴＨｗを取得する。そして、これらのうち最低温度がＵ相の温度ＴＨｕである場合（ステップＳ１２：ＹＥＳ）、Ｕ相を用いてコンデンサ１６の両電極を短絡させる処理を行う（ステップＳ１６）。一方、これらのうち最低温度がＶ相の温度ＴＨｖである場合（ステップＳ１４：ＹＥＳ）、Ｖ相を用いてコンデンサ１６の両電極を短絡させる処理を行う（ステップＳ１８）。また、これらのうち最低温度がＷ相の温度ＴＨｗである場合（ステップＳ１４：ＮＯ）、Ｗ相を用いてコンデンサ１６の両電極を短絡させる処理を行う（ステップＳ２０）。
【００８６】
なお、この一連の処理は、放電処理期間において繰り返し実行されるようにしてもよい。この場合、パワースイッチング素子Ｓｗの温度変化に応じて利用される相が変更されることとなる。
【００８７】
以上説明した本実施形態によれば、先の第１の実施形態の上記（１）〜（４）の効果に加えて、更に以下の効果が得られるようになる。
【００８８】
（９）パワースイッチング素子Ｓｗの温度が最も低い相を利用してコンデンサ１６を放電させた。これにより、放電処理によるパワースイッチング素子Ｓｗの過度の温度上昇が最も生じにくい相を利用することができる。
【００８９】
（第８の実施形態）
以下、第８の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００９０】
図１４に、本実施形態にかかるシステム構成を示す。なお、図１４において、先の図１に示した部材に対応する部材については、便宜上同一の符号を付している。
【００９１】
図示されるように、本実施形態では、インバータＩＶは、コンバータＣＶおよびメインリレー４０を介して高電圧バッテリ１２に接続されている。ここで、コンバータＣＶは、コンデンサ１６と、高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎの直列接続体と、パワースイッチング素子Ｓｗｐおよびパワースイッチング素子Ｓｗｎの接続点と高電圧バッテリ１２とを接続するリアクトルＬとを備えている。なお、コンバータＣＶの入力端子には、コンデンサ４２が接続されている。
【００９２】
図１５に、本実施形態にかかる放電処理態様を示す。なお、図１５（ａ）〜図１５（ｄ）は、先の図３（ａ）〜図３（ｄ）に対応している。
【００９３】
図示されるように、本実施形態では、メインリレー４０がオフ状態とされることを条件として、コンバータＣＶの高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎがオン状態とされ、これによりコンデンサ１６の両電極間が短絡される。これにより、コンデンサ１６を放電させることができる。なお、この際、低電位側のパワースイッチング素子Ｓｗｎをオン状態とすることで、コンデンサ４２の電荷も放電される。
【００９４】
以上説明した本実施形態によれば、先の第１の実施形態の上記（１）〜（３）の効果に加えて、更に以下の効果が得られるようになる。
【００９５】
（１０）メインリレー４０が開状態であることを条件に、コンデンサ１６の放電処理を行った。これにより、高電圧バッテリ１２の電荷が、コンバータＣＶ、高電位側のスイッチング素子Ｓｗｐおよび低電位側のスイッチング素子Ｓｗｎを介して放電される事態を回避することができる。
【００９６】
（その他の実施形態）
なお、上記各実施形態は、以下のように変更して実施してもよい。
【００９７】
＜オン状態およびオフ状態の繰り返し処理について＞
オン状態およびオフ状態の繰り返し処理としては、下側アームで行うものや、上下アーム双方で行うものに限らず、例えば上側アームで行うものであってもよい。この際、オン状態とする期間を、上記第３，６の実施形態に例示されるように可変設定してもよい。
【００９８】
さらに、各１回のオン時間の可変設定手法としては、上記第３、６の実施形態で例示したものに限らない。例えば、放電処理の開始からの経過時間に応じて可変設定してもよい。この場合、放電処理の開始からの経過時間が長いほどコンデンサ１６の電圧が低下すると考えられることから、経過時間が長くなるほどオン時間を長くする設定とすればよい。もっとも、経過時間が長くなるほどパワースイッチング素子の温度が高くなると考えられるため、高温時における発熱を抑制する観点からは、経過時間が長くなるほどオン時間を短くする設定としてもよい。
【００９９】
＜短絡処理を行うパワースイッチング素子について＞
同時期に短絡処理を行うパワースイッチング素子としては、高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎの直列接続体からなる１組のパワースイッチング素子に限らない。例えば、全相のパワースイッチング素子によって同時に短絡処理を行ってもよく、また、コンバータＣＶのパワースイッチング素子を更に加えてもよい。また例えば、１の高電圧バッテリ１２に複数のインバータが接続される構成において、これら複数のインバータの少なくとも１相ずつを同時に短絡処理を実行するために用いてもよい。さらに例えば、１のインバータの１の相が、高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎの直列接続体を複数備えて構成される場合において、これら複数の直列接続体を同時に短絡処理に用いたり、一部の直列接続体のみを短絡処理に用いたりしてもよい。
【０１００】
なお、複数の直列接続体を同時期に短絡処理に用いる場合や、先の第５の実施形態に例示されるように複数の直列接続体を順次短絡処理に用いる場合であっても、これら短絡処理を、パワースイッチング素子のオン状態およびオフ状態の繰り返しによって短絡状態を複数回生成する処理としてもよい。図１６に、上記第２の実施形態において、全相の直列接続体（全レッグ）を同時に短絡処理に用いる場合を例示する。
【０１０１】
また、コンバータＣＶを備える場合であっても、コンバータＣＶを短絡処理に用いることなく、インバータＩＶの高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎを用いて短絡処理を行ってもよい。
【０１０２】
＜短絡処理を行うパワースイッチング素子の切替について＞
放電処理期間において、同時期に短絡処理を行うパワースイッチング素子Ｓｗを変更する手法としては、先の第５の実施形態や第７の実施形態において例示した手法に限らない。例えば短絡処理を実行しているパワースイッチング素子Ｓｗの温度の検出値が所定温度以上となる場合に変更するようにしてもよい。また例えば、コンデンサ１６の電圧の低下量に応じて変更するようにしてもよい。
【０１０３】
＜温度検出機能について＞
制御装置２４によって取得可能なパワースイッチング素子Ｓｗの温度としては、低電位側のパワースイッチング素子Ｓｗｎの温度に限らない。また、制御装置２４によって取得可能なパワースイッチング素子Ｓｗの温度を全相のパワースイッチング素子の温度とするものや１の相のパワースイッチング素子の温度とするものに限らない。さらに、１の高電圧バッテリ１２に接続される複数のインバータを備える場合、制御装置２４によって取得可能なパワースイッチング素子Ｓｗの温度を、各インバータ毎に少なくとも１相の温度としてもよく、さらに、これら複数のインバータのいずれか一方のパワースイッチング素子Ｓｗの温度としてもよい。
【０１０４】
＜放電制御における充電電圧の目標値について＞
充電電圧を規定電圧以下に制御するものとしては、ゼロに制御するものに限らない。ただし、放電制御における充電電圧の目標値は、メンテナンス作業時等において感電が懸念されなくなる電圧の最高値以下とされることが望ましい。
【０１０５】
＜その他＞
・パワースイッチング素子Ｓｗとしては、ＩＧＢＴに限らず、例えばパワーＭＯＳ型電界効果トランジスタであってもよい。
【０１０６】
・パワースイッチング素子にて構成される電力変換回路としては、インバータＩＶやコンバータＣＶに限らない。例えば、高電圧バッテリ１２の電圧を降圧して低電圧バッテリ２２に供給する降圧コンバータであってもよい。
【０１０７】
・車両としては、ハイブリッド車に限らず、例えば電気自動車であってもよい。また、車両に搭載される駆動装置にも限らない。
【符号の説明】
【０１０８】
１０…モータジェネレータ、１２…高電圧バッテリ、１６…コンデンサ、２４…制御装置。
【特許請求の範囲】
【請求項１】
高電位側のスイッチング素子及び低電位側のスイッチング素子の直列接続体と、前記直列接続体に並列接続された蓄電手段とを有し、負荷を駆動する電力変換回路について、前記蓄電手段の充電電圧を規定電圧以下に制御する放電制御手段を備える電力変換回路の制御装置において、
前記放電制御手段は、前記受電電圧を規定電圧以下に制御する期間において、前記高電位側のスイッチング素子および前記低電位側のスイッチング素子の少なくとも一方についてオン状態およびオフ状態を複数回繰り返すことにより前記高電位側のスイッチング素子および前記低電位側のスイッチング素子の双方をオン状態とすることで前記蓄電手段の両電極の短絡状態を複数回生成する処理を行うものであって、且つ前記短絡させる処理を行うに際し、前記スイッチング素子の損失が前記負荷を制御する際の損失よりも大きくなるように制御することを特徴とする電力変換回路の制御装置。
【請求項２】
前記スイッチング素子は、電圧制御型のスイッチング素子であって、
前記放電制御手段は、前記短絡させる処理を行う際に、前記負荷を制御する際に前記導通制御端子に印加する電圧よりも小さい電圧を前記導通制御端子に印加することを特徴とする請求項１に記載の電力変換回路の制御装置。
【請求項３】
前記放電制御手段は、前記充電電圧を規定電圧以下に制御する期間において、前記高電位側のスイッチング素子および前記低電位側のスイッチング素子のいずれか一方について、オン状態およびオフ状態を複数回繰り返すことで前記両電極の短絡状態を複数回生成する処理を行うことを特徴とする請求項１又は２記載の電力変換回路の制御装置。
【請求項４】
前記放電制御手段は、前記短絡状態とされる各１回の期間を予め設定された一定時間とすることを特徴とする請求項１〜３のいずれか１項に記載の電力変換回路の制御装置。
【請求項５】
前記放電制御手段は、前記蓄電手段の両電極間の電圧に基づき、前記短絡状態とされる各１回の期間を可変設定することを特徴とする１〜３のいずれか１項に記載の電力変換回路の制御装置。
【請求項６】
前記放電制御手段は、前記スイッチング素子の温度の検出値に基づき、前記短絡状態とされる各１回の期間を可変設定することを特徴とする請求項１〜３及び５のうちいずれか１項に記載の電力変換回路の制御装置。
【請求項７】
前記放電制御手段は、前記蓄電手段の充電電圧を規定電圧以下に制御する期間の開始からの経過時間に基づき、前記短絡状態とされる各１回の期間を可変設定することを特徴とする請求項１〜３、５及び６のうちいずれか１項に記載の電力変換回路の制御装置。
【請求項８】
前記放電制御手段は、前記充電電圧を規定電圧以下に制御する期間において、前記高電位側のスイッチング素子および前記低電位側のスイッチング素子の双方について、オン状態およびオフ状態を複数回繰り返すことで前記両電極の短絡状態を複数回生成する処理を行うことを特徴とする請求項１，２，４〜７のうちいずれか１項に記載の電力変換回路の制御装置。
【請求項９】
前記電力変換回路は、前記高電位側のスイッチング素子および前記低電位側のスイッチング素子の直列接続体を複数備え、 前記放電制御手段は、前記短絡させる処理を行う期間において、該短絡させる処理を同時に実行する前記直列接続体を前記複数の直列接続体の全てとすることを特徴とする請求項１〜８のいずれか１項に記載の電力変換回路の制御装置。
【請求項１０】
前記電力変換回路は、前記高電位側のスイッチング素子および前記低電位側のスイッチング素子の直列接続体を複数備え、 前記放電制御手段は、前記短絡させる処理を行う期間において、該短絡させる処理を実行する前記直列接続体を変更することを特徴とする請求項１〜８のいずれか１項に記載の電力変換回路の制御装置。
【請求項１１】
前記放電制御手段は、前記直列接続体を変更する処理を、前記スイッチング素子の温度の検出値に基づき実行することを特徴とする請求項１０記載の電力変換回路の制御装置。
【請求項１２】
前記電力変換回路は、前記高電位側のスイッチング素子および前記低電位側のスイッチング素子の直列接続体を複数備え、 当該制御装置は、前記電力変換回路とは電気的に絶縁されたものであって且つ、前記電力変換回路の一部の直列接続体に限ってスイッチング素子の温度の検出値を取得する機能を有しており、 前記放電制御手段は、前記一部の直列接続体に限って前記短絡させる処理を実行することを特徴とする請求項１〜７、９のいずれか１項に記載の電力変換回路の制御装置。
【請求項１３】
前記電力変換回路は、前記高電位側のスイッチング素子および前記低電位側のスイッチング素子の直列接続体を複数備え、 前記放電制御手段は、前記短絡させる処理を実行する直列接続体を、そのスイッチング素子の温度が最も低い直列接続体とすることを特徴とする請求項１〜８、１０〜１２のいずれか１項に記載の電力変換回路の制御装置。
【請求項１】
高電位側のスイッチング素子及び低電位側のスイッチング素子の直列接続体と、前記直列接続体に並列接続された蓄電手段とを有し、負荷を駆動する電力変換回路について、前記蓄電手段の充電電圧を規定電圧以下に制御する放電制御手段を備える電力変換回路の制御装置において、
前記放電制御手段は、前記受電電圧を規定電圧以下に制御する期間において、前記高電位側のスイッチング素子および前記低電位側のスイッチング素子の少なくとも一方についてオン状態およびオフ状態を複数回繰り返すことにより前記高電位側のスイッチング素子および前記低電位側のスイッチング素子の双方をオン状態とすることで前記蓄電手段の両電極の短絡状態を複数回生成する処理を行うものであって、且つ前記短絡させる処理を行うに際し、前記スイッチング素子の損失が前記負荷を制御する際の損失よりも大きくなるように制御することを特徴とする電力変換回路の制御装置。
【請求項２】
前記スイッチング素子は、電圧制御型のスイッチング素子であって、
前記放電制御手段は、前記短絡させる処理を行う際に、前記負荷を制御する際に前記導通制御端子に印加する電圧よりも小さい電圧を前記導通制御端子に印加することを特徴とする請求項１に記載の電力変換回路の制御装置。
【請求項３】
前記放電制御手段は、前記充電電圧を規定電圧以下に制御する期間において、前記高電位側のスイッチング素子および前記低電位側のスイッチング素子のいずれか一方について、オン状態およびオフ状態を複数回繰り返すことで前記両電極の短絡状態を複数回生成する処理を行うことを特徴とする請求項１又は２記載の電力変換回路の制御装置。
【請求項４】
前記放電制御手段は、前記短絡状態とされる各１回の期間を予め設定された一定時間とすることを特徴とする請求項１〜３のいずれか１項に記載の電力変換回路の制御装置。
【請求項５】
前記放電制御手段は、前記蓄電手段の両電極間の電圧に基づき、前記短絡状態とされる各１回の期間を可変設定することを特徴とする１〜３のいずれか１項に記載の電力変換回路の制御装置。
【請求項６】
前記放電制御手段は、前記スイッチング素子の温度の検出値に基づき、前記短絡状態とされる各１回の期間を可変設定することを特徴とする請求項１〜３及び５のうちいずれか１項に記載の電力変換回路の制御装置。
【請求項７】
前記放電制御手段は、前記蓄電手段の充電電圧を規定電圧以下に制御する期間の開始からの経過時間に基づき、前記短絡状態とされる各１回の期間を可変設定することを特徴とする請求項１〜３、５及び６のうちいずれか１項に記載の電力変換回路の制御装置。
【請求項８】
前記放電制御手段は、前記充電電圧を規定電圧以下に制御する期間において、前記高電位側のスイッチング素子および前記低電位側のスイッチング素子の双方について、オン状態およびオフ状態を複数回繰り返すことで前記両電極の短絡状態を複数回生成する処理を行うことを特徴とする請求項１，２，４〜７のうちいずれか１項に記載の電力変換回路の制御装置。
【請求項９】
前記電力変換回路は、前記高電位側のスイッチング素子および前記低電位側のスイッチング素子の直列接続体を複数備え、 前記放電制御手段は、前記短絡させる処理を行う期間において、該短絡させる処理を同時に実行する前記直列接続体を前記複数の直列接続体の全てとすることを特徴とする請求項１〜８のいずれか１項に記載の電力変換回路の制御装置。
【請求項１０】
前記電力変換回路は、前記高電位側のスイッチング素子および前記低電位側のスイッチング素子の直列接続体を複数備え、 前記放電制御手段は、前記短絡させる処理を行う期間において、該短絡させる処理を実行する前記直列接続体を変更することを特徴とする請求項１〜８のいずれか１項に記載の電力変換回路の制御装置。
【請求項１１】
前記放電制御手段は、前記直列接続体を変更する処理を、前記スイッチング素子の温度の検出値に基づき実行することを特徴とする請求項１０記載の電力変換回路の制御装置。
【請求項１２】
前記電力変換回路は、前記高電位側のスイッチング素子および前記低電位側のスイッチング素子の直列接続体を複数備え、 当該制御装置は、前記電力変換回路とは電気的に絶縁されたものであって且つ、前記電力変換回路の一部の直列接続体に限ってスイッチング素子の温度の検出値を取得する機能を有しており、 前記放電制御手段は、前記一部の直列接続体に限って前記短絡させる処理を実行することを特徴とする請求項１〜７、９のいずれか１項に記載の電力変換回路の制御装置。
【請求項１３】
前記電力変換回路は、前記高電位側のスイッチング素子および前記低電位側のスイッチング素子の直列接続体を複数備え、 前記放電制御手段は、前記短絡させる処理を実行する直列接続体を、そのスイッチング素子の温度が最も低い直列接続体とすることを特徴とする請求項１〜８、１０〜１２のいずれか１項に記載の電力変換回路の制御装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１１−２５９７００（Ｐ２０１１−２５９７００Ａ）
【公開日】平成２３年１２月２２日（２０１１．１２．２２）
【国際特許分類】
【出願番号】特願２０１１−２１０９１５（Ｐ２０１１−２１０９１５）
【出願日】平成２３年９月２７日（２０１１．９．２７）
【分割の表示】特願２００９−２３３５３４（Ｐ２００９−２３３５３４）の分割
【原出願日】平成２１年１０月７日（２００９．１０．７）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
【公開日】平成２３年１２月２２日（２０１１．１２．２２）
【国際特許分類】
【出願日】平成２３年９月２７日（２０１１．９．２７）
【分割の表示】特願２００９−２３３５３４（Ｐ２００９−２３３５３４）の分割
【原出願日】平成２１年１０月７日（２００９．１０．７）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
[ Back to top ]