【課題】プローブ針を接触させる外部端子の数を抑制してＤＣテストを行うことが可能な半導体集積回路を提供すること
【解決手段】本発明にかかる半導体集積回路は、入出力端子Ｐ１を介して外部にデータを出力する出力バッファ２１と、外部から入出力端子Ｐ１を介してデータが入力される入力バッファ２２と、入出力端子Ｐ１と入力バッファ２２の入力との間の信号線上のノードＮ１と第１入力端子Ｔ１との間に設けられたスイッチ２６と、外部から第２入力端子Ｔ２に供給される第２基準電位とノードＮ１の電位とを比較して比較結果を出力する比較部２３と、入力バッファ２２から出力されるデータと比較部２３の比較結果との何れかを選択しテスト結果として出力する選択部５２と、を備える。 （もっと読む）

【課題】正確な性能測定を容易にした差動伝送半導体装置を提供する。
【解決手段】差動対入力信号に応答してステップ信号を各々が生成する複数の入力コンパレータと、当該ステップ信号を伝送する伝送回路と、当該伝送回路によって伝送されたステップ信号に応答して差動対出力信号を各々が生成する複数の出力アンプと、を含み、供給されるテスト指令に応じて当該出力アンプの差動対出力信号を択一的に取り込んで、これに含まれるクロスポイントの発生タイミングを示す検査出力信号を生成する。 （もっと読む）

【課題】ドライバの故障による出力異常を救済することが可能な故障検出救済回路を含んだ半導体装置を提供すること。
【解決手段】故障検知部１は、ドライバ１０の出力の期待電位の逆電位となるようにドライバ１０の出力にプルアップ抵抗１５またはプルダウン抵抗１８を接続し、ドライバ１０の入力電位と出力電位とを比較することによりドライバ１０の故障を検出する。故障救済部２は、故障検知部１によってドライバ１０の故障が検出された場合に、期待電位と同電位となるようにドライバ１０の出力にプルアップ抵抗２６またはプルダウン抵抗２９を接続してドライバ１０の故障を救済する。したがって、ドライバ１０の故障による出力異常を救済することが可能となる。 （もっと読む）

【課題】半導体装置の出力回路における試験時間を短縮する。
【解決手段】出力端子９に複数並列に接続されるｐＭＯＳ２−１〜２−４、ｎＭＯＳ３−１〜３−４において、各ゲート電極１１〜２６の一端に、選択されるドライブ能力に応じた制御信号が伝搬される制御信号線Ｐ１〜Ｐ４，Ｎ１〜Ｎ４を接続し、他端に試験配線ＯＰ１〜ＯＰ４，ＯＮ１〜ＯＮ４を接続する。これにより、試験配線ＯＰ１〜ＯＰ４，ＯＮ１〜ＯＮ４の信号から、ドライブ能力の切り換えが可能なように回路パターンが形成されているか検査でき、各ドライブ能力に対応する電流負荷を全てテスタで設定して試験するより、試験時間を短縮できる。 （もっと読む）

【課題】入力回路および出力回路の故障または両回路間にある信号線の断線状態を検査する信号のノイズによる影響を軽減し故障診断の精度を上げることができる入出力回路を提供すること。
【解決手段】通電または非通電の二信号を伝送する信号線と、信号線の両端に接続された出力回路７０および入力回路とを備え、ハイレベル信号とローレベル信号のいずれか一方を通常信号とし他方を検査信号とし、出力回路７０は、単位時間当たりの検査信号の送信回数を任意に変更できる検査用信号出力条件設定部（回数変更手段）７１を備えている。 （もっと読む）

【課題】同一電源に接続された複数の出力バッファのトランジスタの抵抗値を一括して測定することができる半導体集積回路のテスト回路及びテスト方法を提供すること。
【解決手段】本発明は、出力バッファＢ１〜Ｂｎ及び選択回路ＳＥＬ１〜ＳＥＬｎを有する。出力バッファＢ１〜Ｂｎは、電源電圧ＶＤＤと出力端子Ｏ１〜Ｏｎとの間に接続されたＰｃｈトランジスタＭｐ１〜Ｍｐｎと、グランド電圧ＧＮＤと出力端子Ｏ１〜Ｏｎとの間に接続されたＮｃｈトランジスタＭｎ１〜Ｍｎｎと、を有する。選択回路ＳＥＬ１〜ＳＥＬｎは、それぞれ出力バッファＢ１〜Ｂｎと接続される。選択回路ＳＥＬ１〜ＳＥＬｎは、それぞれＰｃｈトランジスタＭｐ１〜Ｍｐｎを非線形領域で動作させた状態において、ＮｃｈトランジスタＭｎ１〜Ｍｎｎをオフにし、又は線形領域で動作させる。 （もっと読む）

【課題】インターフェースチップを用いるタイプの半導体装置において、インターフェースチップとコアチップ間の複数の貫通電極にそれぞれ関する複数の電流パスで大きなＡＣ特性の差がないことの確認試験を行えるようにする。
【解決手段】インターフェースチップ及びコアチップと、これらを電気的に接続するそれぞれが貫通電極を含む測定対象信号線１３０及び基準信号線１３１と、を備え、インターフェースチップは、信号発生回路１００が発生したテストクロックをコアチップへ送出し、コアチップは、信号発生回路１０１がテストクロックから所定の測定信号を発生し、且つ所定の測定信号を測定対象信号線１３０及び基準信号線１３１へ同時に送出し、更に、インターフェースチップは、更に、測定対象信号線１３０及び基準信号線１３１を介して入力した複数の所定の測定信号の位相差をオペアンプ１１７によって検出し、判定回路１０２が試験結果を出力する。 （もっと読む）

【課題】高速なドライバ回路を提供する。
【解決手段】レベルスイッチ回路２０は、デジタルの入力信号ＩＮを受け、その値に応じた電圧レベルｖｉｈ、ｖｉｌを有するレベル信号ｓｉｇを生成する。バッファ回路３０は、レベル信号ｓｉｇを受け、それを出力端子７から出力する。バイアス電流生成回路４０は、一定レベルの直流成分ｉ＿ｄｃと入力信号ＩＮに応じて変動する変動成分ｉ＿ｄｙｎとを含むバイアス電流ｉ＿ｂｉａｓを生成し、バッファ回路３０へと供給する。バイアス電流生成回路４０は、入力信号ＩＮのエッジを検出し、エッジから所定期間Ｔｒ、Ｔｆの間、バイアス電流ｉ＿ｂｉａｓを所定量だけ増加させる。 （もっと読む）

【課題】複数の出力回路の出力インピーダンスのバラツキを抑える。
【解決手段】半導体装置であって、複数の出力回路と、前記複数の出力回路の出力インピーダンスを基準値に設定するためのキャリブレーション信号を生成するキャリブレーション回路とを有する。前記複数の出力回路は、それぞれ、前記キャリブレーション信号を補正する補正回路と、その出力インピーダンスを前記補正回路で補正された前記キャリブレーション信号に応じた値にする出力バッファとを有する。 （もっと読む）

【課題】出力部と同じ入出力端子に接続された入力部の故障を、出力部とは独立して検出可能な半導体集積回路を提供する。
【解決手段】入力部１１と入出力端子Ｐ１との間にスイッチＳＷ１を設け、入力部１１と出力部１２との間にスイッチＳＷ２を設け、入力部１１の検査時に、スイッチＳＷ１は入力部１１と入出力端子Ｐ１とを電気的に切り離し、スイッチＳＷ２は入力部１１と出力部１２とを電気的に切り離し、入力値生成部１３は、入力値を入力部１１に入力し、故障判定部１４は、入力値と、入力部１１からの出力値とを比較し、入力部１１の故障の有無を判定する。 （もっと読む）

【課題】ＡＳＩＣと実装基板間の接続検査を簡単に行う方法を提供する。
【解決手段】集積回路の通常使用されている入出力端子に、並列にドライブ能力の小さいトライステート入出力バッファーを設け、テスト全体を制御するテスト制御回路を設ける。テスト時にはテスト用入力端子から信号を送りテスト制御回路を駆動し、テスト用に設けた入出力トライステート回路の出力側から信号を出力し、その駆動結果を入出力トライステート回路の入力バッファで観測することにより、負荷のプルアップ、プルダウン抵抗があるかどうかをチェックする。 （もっと読む）

【課題】半導体装置に内蔵されたテスト回路の回路面積を抑えながら直流試験を少ないピン数で行うことができるテスト回路及びテスト方法を提供する。
【解決手段】テスト回路は直流試験用の負荷制御回路（１１２ａ，１１２ｂ）、基準電圧生成回路（１１３）及び比較回路（１１４ａ，１１４ｂ）、または定電圧回路（２１４ａ，２１４ｂ）、電流−電圧変換回路（２１５ａ，２１５ｂ）、基準電圧生成回路（２１６）及び比較回路（２１７ａ，２１７ｂ）を、内部コアロジック（１０２）内のスキャン設計が施された記憶装置（１０３ａ〜１０３ｄ）で制御して直流試験を実施するので、少ないピン数の試験を行う時でもバウンダリスキャン回路が不要となり、ＴＡＰコントローラ分の回路面積を削減でき、内部コアロジックの通常動作で使用するレジスタを記憶装置（１０３ａ〜１０３ｄ）と兼用すれば面積を削減できる。 （もっと読む）

【課題】搭載される出力装置と入力装置の搭載数が異なる場合、試験することができなかった。
【解決手段】出力装置と入力装置を備える半導体集積回路の前記出力装置と前記入力装置の入出力特性試験を前記半導体集積回路内で行う試験システムであって、前記半導体集積回路がセットされたテストボードが備える伝送線路により、前記出力装置もしくは入力装置のいずれか一方の１回路の外部端子に対して、前記出力装置もしくは入力装置の他方の複数回路の外部端子とがワイヤード接続される
試験システムである。 （もっと読む）

【課題】入力端子または出力端子の再配線による抵抗値の異常を簡単な構成で短時間に検査することができる半導体装置とその検査方法を提供する。
【解決手段】半導体チップ１０上の入力パッドまたは出力パッドＰ２と電源パッドＰ１間（入力パッドまたは出力パッドＰ２と接地パッドＰ３間でもよい）に接続された保護用ＭＯＳトランジスタＭ１を有し、半導体装置２０の外部端子Ｔ４から入力されるテスト信号を保護用ＭＯＳトランジスタＭ１のゲートに印加することにより、入力パッドまたは出力パッドＰ２を電源パッドＰ１に接続するかを制御する。また、半導体装置２０は半導体チップ１０のパッドＰ１〜Ｐ４と半導体装置の外部端子Ｔ１〜Ｔ４間を接続する再配線手段を備える。半導体装置２０はＣＳＰまたはＷＬＣＳＰで製造されたものである。 （もっと読む）

【課題】テスタの精度によらずに出力波形の立ち上がり時間及び立ち下がり時間を正確に検出する。
【解決手段】コンパレータ１２−１，１２−２は、出力バッファ１１の出力信号と、それぞれ異なる閾値（参照電圧Ｒｅｆ１，Ｒｅｆ２）とを比較し、複数段の保持回路を具備したシフトレジスタ１３−１，１３−２は、出力信号とそれぞれの閾値との比較結果を、クロック信号ＣＬＫに応じて前段の保持回路から後段の保持回路へと順に移動させて出力する。 （もっと読む）

【課題】内部端子の電気特性を測定することによって、製造上の不具合を検出すること。
【解決手段】出力バッファ回路１８を有する第１のデバイス１１と、内部に入力バッファ回路２０を有する第２のデバイス１２とを内部に具備し、第１のデバイス１１の内部出力端子１５と、第２のデバイスの内部入力端子１６とがワイヤ１４によって接続された半導体装置であって、第２のデバイス１２は、さらに内部入力端子１６にそれぞれ接続された抵抗２１ａ、２１ｂと、これらの抵抗２１ａ、２１ｂにそれぞれ接続されたスイッチ２２ａ、２２ｂとを有している。これらのスイッチ２２ａ、２２ｂを制御し、かつ、第１のデバイス１１の内部出力端子１５の電圧を制御することにより、出力バッファ回路１８の出力電流または、入力バッファ回路２０の入力リーク電流を検出する。 （もっと読む）

【課題】既存の技術において、トライステートゲートの制御信号の故障を検出する手法はいくつか提案されている。しかしながら、テスト回路挿入による面積増加，あるいは，通常動作時の速度劣化が課題となっている。
【解決手段】本発明では、トライステートゲートを用いた故障検出補助回路を設けることにより、従来技術より小面積でかつ通常動作の速度を劣化させずに、トライステートゲートの制御信号の故障検出ができる半導体集積回路および電子情報機器を提案する。 （もっと読む）

【課題】信号のインテグリティを直接評価することによって、送端の出力インピーダンスおよび受端の入力インピーダンスの双方の最適値の決定を可能にする。
【解決手段】集積回路内１０_A，１０_Bに計測信号を発生する信号発生器３０と、計測信号出力端子２５における信号の波形をサンプリングするサンプリング回路４０と、入力される計測信号を終端する可変入力インピーダンス４２，４４を設け、計測信号出力端子２５と計測信号入力端子２６を集積回路間の配線の特性インピーダンスと同じ特性インピーダンスを持つ配線で接続する。受端の入力インピーダンスを高インピーダンスとして信号発生器３０の出力インピーダンスを変えつつサンプリング回路４０でサンプリングされる信号の波形を評価することによって出力インピーダンスの最適値を決定し、入力インピーダンスを変えつつ波形を評価することにより入力インピーダンスの最適値を決定する。 （もっと読む）

【課題】回路の簡素化と効率的なテストが可能な半導体装置とそのテスト方法を提供する。
【解決手段】並列形態にされた複数の出力ＭＯＳがインピーダンス調整ビットに対応して動作可能にされて出力インピーダンス調整が可能にされた出力回路を有する半導体装置に、動作モードを設定するインピーダンス測定用レジスタ、上記出力回路を含んだ入力回路又は出力回路に対応してテストデータの授受又は制御信号を保持するバウンダリスキャン回路、抵抗素子を内蔵抵抗に置き替えてインピーダンス調整回路に接続させるセレクタ、インピーダンス調整ビットを直接に所定の外部端子から出力可能にさせるテスト回路を設け、レジスタに設定された動作モードに対応して、内蔵抵抗を用いたインピーダンス調整ビットの生成動作を可能して、それをバウンダリスキャン回路又は所定の外部端子から直接出力可能とする。 （もっと読む）

【課題】 簡易な構造を有する異常検知可能な集積回路装置等を提供する。
【解決手段】 集積回路装置１０は、異常を検出する少なくとも１つの検出回路３６と、制御データを保持する複数の制御保持回路３０と、を含む。前記少なくとも１つの検出回路３６は、基準データを保持する基準保持回路３７と、前記基準データと実質的に等しい等価データを保持する等価保持回路３８と、前記基準データと前記等価データとを比較する比較回路３９とを有する。前記少なくとも１つの検出回路３６は、前記比較回路３９の比較結果に基づき、前記基準データが異常であるか否かを表す検出信号を生成する。前記基準データが異常である場合、前記少なくとも１つの検出回路３６は、前記検出信号として異常信号を出力する。前記基準保持回路３７に保持される前記基準データは、前記比較回路３９の比較動作のみに使用される。 （もっと読む）