【課題】応力が加わった場合であっても、抵抗値が変動しない構造を備える半導体装置およびその製造方法を提供することにある。
【解決手段】半導体装置内のパッシベーション膜ＳＮ１２と最上層アルミ配線Ｍとの間の領域に、金属抵抗素子層Ｒｍを形成している。これにより、パッケージング工程以降のモールド応力による抵抗値の変動が少ない高精度抵抗素子が実現でき、高精度なアナログ回路を形成することができる。 （もっと読む）

集積回路デバイス（１００）が、基板パッド（１０２）を含む上面を有する基板（１１０）、及び能動回路を含む上部半導体表面（１０７）と（底面）１０６とを含む半導体基板（１０５）を含む複数の基板貫通ビア（１１５）ダイを含む。上部半導体表面（１０７）は、基板の上面上の基板パッドに結合されるボンドコネクタ１０９を含む。複数の基板貫通ビア（ＴＳＶ）が、底面から外に延びる突出するＴＳＶティップ（１２１）に上側半導体表面から延びる内部金属コア（１２５）を含む。複数のＴＳＶの少なくとも１つが、そこへの如何なる電気的接続もない、突出するＴＳＶティップを有し、ＴＳＶダイの底面からの熱消散を可能にするための付加的な表面領域を提供するダミーＴＳＶ（１２０）である。

（もっと読む）

【課題】シリコン基板上にエッチングによって形成されたパターンの間に成長した異物を除去して当該パターンの形状を回復させることのできるシリコン基板上のパターン修復方法及びシリコン基板上のパターン修復装置を提供する。
【解決手段】シリコン基板上にエッチングによって形成されたパターンの間に成長した異物を除去して当該パターンの形状を回復させるシリコン基板上のパターン修復方法であって、シリコン基板をチャンバー内に収容し、シリコン基板を１６０℃以上に加熱する加熱工程を有する。 （もっと読む）

【課題】層間絶縁膜を除去するエッチング中に、異常エッチングを防止する。エッチング工程において加わる水圧や風圧によりガードリングの形状が変形して剥離し、欠陥が発生することを防止する。
【解決手段】半導体装置は、メモリセル領域を囲むように設けられたガードリングと、ガードリングの外側に設けられた周辺回路領域と、ガードリング及び周辺回路領域上に設けられた支持体膜と、周辺回路領域内に設けられたコンタクトプラグとを有する。ガードリングとコンタクトプラグは、同一の導電材料から構成される。 （もっと読む）

【課題】配線が形成される多孔質絶縁膜がプラズマダメージ等を受けるのを防ぐことにより、高歩留り且つ高信頼性な半導体装置を得られるようにする。
【解決手段】半導体基板の上に、化学気相成長法により、炭素濃度、空孔形成剤濃度及び酸素濃度がそれぞれ異なる複数の領域を有する空孔形成剤含有膜を形成する工程を備えている。この工程は、前駆体、空孔形成剤及び酸化剤を第１の流量で流す第１の期間と、第１の期間の後に、前駆体の流量に対する空孔形成剤の流量を減少させる第２の期間と、第２の期間の後に、前駆体の流量に対する空孔形成剤の流量の減少を停止し、前駆体、空孔形成剤及び酸化剤を第２の流量で流す第３の期間と、第３の期間の後に、前駆体の流量に対する酸化剤の流量を増大させる第４の期間と、第４の期間の後に、前駆体、空孔形成剤及び酸化剤を第３の流量で流す第５の期間とを含む。 （もっと読む）

【課題】半導体装置の微細化を犠牲とすることなく、ビアの冗長性を向上させ、歩留まりが高い半導体装置を実現できるようにする。
【解決手段】半導体装置は、半導体基板の上に形成された第１の配線２１１ａと、第１の配線２１１ａよりも上層に形成された第３の配線２３１ａと、第１の配線２１１ａと第３の配線２３１ａとを接続する第１のビア２２１ａとを備えている。第１のビア２２１ａの形成位置と第３の配線２３１ａの端部との間隔ｔ１は、第２の配線と第２の配線よりも上層の第４の配線とを接続する第２のビアの形成位置と第４の配線の端部との間隔よりも小さい。第１のビア２２１ａの半導体基板と平行な方向の断面積は、第２のビアの半導体基板と平行な方向の断面積よりも大きい。 （もっと読む）

【課題】 裏面研削加工および裏面ＣＭＰ処理が施されて製造される薄型半導体デバイスに用いられる半導体デバイス用基板であって、裏面研削を過不足なく行うことが可能であるとともに、研削加工の高速化を図ることができて、生産効率を向上させることができる半導体デバイス用基板を提供することである。
【解決手段】 半導体デバイス用基板１０は、結晶性のシリコン基板１１の内部に、構造変化層１２が形成されたものである。この構造変化層１２は、導電型領域を形成することがないイオンが注入されてなる層であって、シリコンとは異なる結晶構造に変化した層である。 （もっと読む）

【課題】本発明は、リソグラフィ装置の解像限界より微細なピッチを有し且つ、ラインとスペースを調整可能なハードマスクを用いる半導体装置の製造方法を提供する。
【解決手段】
（ａ）被エッチング部材１０上に補助膜３０を形成する工程と、（ｂ）補助膜３０及び被エッチング部材１０上にハードマスク層２０を形成し、補助膜３０上面及び被エッチング部材１０上面が露出するまでエッチバックすることで、補助膜３０の側壁に側壁ハードマスク膜２１を形成する工程と、（ｃ）補助膜３０上面、側壁ハードマスク膜２１ａ上面及び側面、被エッチング部材１０上に補助層３１を形成し、補助膜３０上面、側壁ハードマスク膜２１上面及び被エッチング部材１０上面が露出するまでエッチバックすることで、側壁ハードマスク膜２１の側壁に側壁補助膜３２を形成する工程と、（ｄ）補助膜３０及び側壁補助膜３２を除去する工程とを含むことを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】ヒューズ素子形成領域の配線を露出させることなく、クラックストップトレンチとボンディングパッド開口部を同時に形成する半導体ウエハ及びその製造方法を提供する。
【解決手段】半導体基板と多層配線構造とを少なくとも具備してなり、前記多層配線構造がチップ領域Ａとヒューズ素子形成領域Ｂおよびダイシング領域Ｃとに渡って形成されてなる半導体ウエハにおいて、前記チップ領域に位置する前記多層配線構造上には、前記配線で構成されたボンディングパッド１７０が形成される一方、前記ダイシング領域には、前記多層配線構造が一部除去されることによって形成された二本以上が並行して並ぶダミーリングおよび、前記ダミーリング間に形成された、クラックストップトレンチ１５２となる溝部が設けられていることを特徴とする半導体ウエハを採用する。 （もっと読む）

ＧａＡｓ半導体基板（ＨＳ）を備えた電子デバイスにおいて、基板前面には半導体素子（ＢＥ）が、基板背面には多層の背面金属化部（ＲＭ）が設けられている。このような電子デバイスのために、背面金属化部の有利な積層体構造が提案される。たとえば背面金属化部は固着層としてＡｕ層を有している。
（もっと読む）

【課題】空孔を含む絶縁膜を用いる半導体装置及びその製造方法において、配線間耐圧を向上すると共に配線間容量を低減する。
【解決手段】半導体装置２００の製造方法は、基板上に、単一層からなり且つ空孔形成材料２０２を含む絶縁膜２０３を形成する工程（ａ）と、絶縁膜２０３の表面部である第１領域２１０には空孔を形成することなく、絶縁膜２０３における第１領域２１０よりも下方の第２領域には空孔形成材料２０２の除去により空孔２０４を形成する工程（ｂ）と、絶縁膜２０３に少なくとも１つの配線溝２１１を形成する工程（ｃ）と、配線溝２１１を埋め込むように導電膜２１５を形成する工程（ｄ）と、配線溝２１１からはみ出た余剰部分の導電膜２１５を除去することにより配線２０７を形成する工程（ｅ）とを備える。 （もっと読む）

【課題】約２．６以下の誘電率を有する超低誘電率材料およびその作製する方法を提供すること。
【解決手段】Ｓｉ原子、Ｃ原子、Ｏ原子およびＨ原子を含み、共有結合３次元ネットワーク構造を有し、２．６以下の誘電率を有する、熱的に安定な超低誘電率膜を提供する。この誘電率膜は、さらに、共有結合環状ネットワークを有することもできる。共有結合３次元ネットワーク構造は、Ｓｉ−Ｏ共有結合、Ｓｉ−Ｃ共有結合、Ｓｉ−Ｈ共有結合、Ｃ−Ｈ共有結合およびＣ−Ｃ共有結合を含み、必要ならＦおよびＮを含むこともできる。この膜では、必要ならＳｉ原子の一部をＧｅ原子で置換することもできる。この誘電率膜は、１．３マイクロメートル以下の厚さを有し、毎秒１０^−１０メートル以下の水中での亀裂成長速度を有する。さらに、ＢＥＯＬ絶縁体、キャップまたはハード・マスク層として本発明の誘電膜を含むバック・エンド・オブ・ライン（ＢＥＯＬ）相互接続構造も提供する。 （もっと読む）

【課題】基板の表裏を導通する導通部における電気特性を向上した貫通電極基板及びそれを用いた半導体装置を提供すること。
【解決手段】本発明の貫通電極基板は、表裏を貫通する貫通孔を有する基板と、前記貫通孔内に充填され、金属材料を含む導通部と、を備え、前記導通部は、結晶粒径が２９μｍ以上の金属材料を少なくとも含み、前記導通部の一端は、前記導通部の他端より面積重み付けした平均結晶粒径が大きい金属材料を少なくとも含む。また、導通部は、面積重み付けした平均結晶粒径が１３μｍ以上の金属材料を含む。 （もっと読む）

【課題】層間絶縁膜を備えた半導体装置において、膜剥がれの発生及びリークパスの形成を抑制する。
【解決手段】半導体装置は、複数の空孔を含む層間絶縁膜１６を備えている。層間絶縁膜１６は、単層構造の膜である。層間絶縁膜１６における、下面領域に含まれる空孔の空孔径及び上面領域に含まれる空孔の空孔径は、上面領域と下面領域との間に介在する中央領域に含まれる空孔の空孔径よりも小さい。 （もっと読む）

【課題】樹脂絶縁層の切削面に亀裂が生じて、絶縁信頼性が低下するのを抑制することのできる半導体装置の製造方法を提供する。
【解決手段】半導体基板の主面上に形成した樹脂絶縁層を、バイトを用いた切削加工により一部除去する切削工程を備えた半導体装置の製造方法であり、切削工程として、表面に金属膜が積層された樹脂絶縁層の部分を切削する工程を含む。そして、金属膜が積層された樹脂絶縁層の部分を切削する際に、バイトの先端部及び該先端部の周辺部分に沿った樹脂絶縁層内の応力分布において、極大値の９０％の幅が１．３μｍ以下となるように切削する。 （もっと読む）

【課題】薄い樹脂層を形成可能で、多孔質の層間絶縁層への金属成分の拡散を抑制することができ、配線材料の密着性に優れる半導体用シール組成物を提供する。
【解決手段】ナトリウムおよびカリウムの含有量がそれぞれ元素基準で１０重量ｐｐｂ以下である半導体用シール組成物に、２以上のカチオン性官能基を有する重量平均分子量が２０００〜１０００００である樹脂を含有せしめ、動的光散乱法で測定された体積平均粒子径が１０ｎｍ以下となるように構成する。 （もっと読む）

【課題】層間膜としてコンポジット膜を用いた伝送線路において伝送損失を低減するための技術を提供する。
【解決手段】接地導体膜３０１、層間膜３１０、および配線３０３をこの順に積層してなる伝送線路３００であって、層間膜３１０は、第１の材料からなる粒子３０２Ａが絶縁材料３０２Ｂに分散されてなるコンポジット膜３０２を含み、層間膜３１０の配線３０３側の表面からの粒子３０２Ａの平均直径の深さまでの範囲における粒子３０２Ａの密度が、層間膜３１０のそれ以外の範囲における粒子３０２Ａの密度よりも小さい。 （もっと読む）

本発明は、４倍ハーフピッチレリーフパターニングのための双側壁パターニングを用いてメモリ線および構造を製作する装置、方法およびシステムを提供する。本発明は、基板の上方に配される第１のテンプレート層からフィーチャを形成することと、フィーチャに隣接してハーフピッチの側壁スペーサを形成することと、ハーフピッチの側壁スペーサをハードマスクとして用いることによって第２のテンプレート層内により小さいフィーチャを形成することと、より小さいフィーチャに隣接して４分の１ピッチの側壁スペーサを形成することと、４分の１ピッチの側壁スペーサをハードマスクとして用いることによって導体層から導体フィーチャを形成することとを含む。多数の追加の態様が開示される。
（もっと読む）

【課題】ウエハから複数の半導体装置を分離形成する際に、微小なクラック、微小なチッピング及び微小な応力の発生まで回避できるようにする。
【解決手段】ウエハ１００におけるスクライブライン領域１０１に第１の溝１０２を形成した後、第１の溝１０２に、ウエハ構成材料とは異なる材料を充填して充填部１０３を形成する。ウエハ１００上に形成した配線層１０４を覆うように保持部材１０６を貼付した後、ウエハ裏面側を研磨し、充填部１０３の端部を露出させる。その後、充填部１０３を除去した後、配線層１０４を貫通すると共に第１の溝１０２と接続する第２の溝１０７を形成する。保持部材１０６を剥離して個片の半導体装置１１０を得る。 （もっと読む）

半導体素子（例えば、フリップチップ）は、介在層によってドレインコンタクトから分離されたサブストレートを含む。前記介在層を通じて延びる前記素子の動作時において、トレンチ状のフィードスルー要素を用いて、前記ドレインコンタクトおよび前記サブストレートを電気的に接続する。 （もっと読む）