【課題】ＭＩＭキャパシタの構造破壊に起因するリーク電流の上昇を低減する構成を備えた半導体装置を提供することを課題とする。
【解決手段】複数の下層配線１１を備える下層配線層１０と、下層配線層１０の上方に設けられる、下部電極２１と容量誘電膜２２と平面形状が下部電極２１より小さい上部電極２３とを下からこの順に積層したＭＩＭキャパシタ２０と、ＭＩＭキャパシタ２０の上方に設けられ、ビア４０、４１を介して下部電極２１および上部電極２３のそれぞれに接続する複数の上層配線３１を備える上層配線層３０と、を備えた半導体装置であって、上部電極２３の平面形状は矩形に構成され、上部電極２３の平面のいずれか一以上の辺であるエッジ部の直下には下層配線１１が配置されていない半導体装置を提供する。 （もっと読む）

ｎ型領域とｐ型領域との間に配置された発光層を有する半導体構造が形成される。ｎ型領域の一部上に第１のメタルコンタクトが形成され、ｐ型領域の一部上に第２のメタルコンタクトが形成される。第１及び第２のメタルコンタクトは半導体構造の同一面上に形成される。第１のメタルコンタクトと第２のメタルコンタクトとの間の誘電体材料が配置される。該誘電体材料は、半導体構造の一部、第１のメタルコンタクトの一部、及び第２のメタルコンタクトの一部と直接的に接触する。第１のメタルコンタクトの表面と、第２のメタルコンタクトの表面と、該誘電体材料の表面とを含む平坦面が形成される。
（もっと読む）

【課題】配線層にスリットを設けたり、下層に位置する配線層にライン幅及びスペース間隔の比率を制限したりすることなく、ＳＯＧ膜を含む層間絶縁膜におけるクラックの発生を防止する。
【解決手段】下地絶縁膜３上に第１配線層５が形成されている。下地絶縁膜３上及び第１配線層５上に第１層間絶縁膜７が形成されている。回転塗布法及びエッチバック処理により第１層間絶縁膜７上に第２層間絶縁膜９が形成されている。第１層間絶縁膜７上及び第２層間絶縁膜９上に第３層間絶縁膜１１が形成されている。第３層間絶縁膜１１上に第２配線層１３が形成されている。第１配線層５のうち幅寸法が１０.０μｍ以上の幅広第１配線層５に対して、第２配線層１３のうち幅寸法が１０.０μｍ以上の幅広第２配線層１３は、上方から見て、幅広第１配線層５と１.０μｍ以上の重なりをもって配置されているか、幅広第１配線層５とは２.０μｍ以上の間隔を設けて配置されている。 （もっと読む）

【課題】配線中での細幅配線と太幅配線とが接続箇所でのエレクトロマイグレーションによるボイド発生を抑制する。
【解決手段】
半導体装置は、第１幅を有する第１金属配線１１と、第１金属配線１１に接続され、第１幅よりも広い第２幅を有する第２金属配線１２とを具備する。第１金属配線１１及び第２金属配線１２は同層である。第２金属配線１２は、第１金属配線１１との接続箇所１３の近傍部分に絶縁膜３１が埋め込まれたスリット部１４を含む。接続箇所１３からスリット部１４までの距離が第１幅以上で、第２幅より小さい。近傍部分を構成する複数の配線部分の各々の第３幅は、第１幅以上で、第２幅より小さい。 （もっと読む）

【課題】絶縁破壊に至らない微量の電荷の蓄積を抑制した半導体装置を実現できるようにする。
【解決手段】半導体装置は、半導体基板１１の上に形成された半導体素子１及び保護ダイオード２を備えている。半導体基板１１の上には、半導体素子１及び保護ダイオード２を覆うように第１の層間絶縁膜２２が形成されている。第１の層間絶縁膜２２には、半導体素子１と電気的に接続された第１のプラグ２５と、保護ダイオード２と電気的に接続された第２のプラグ２３、２４とが形成されている。第２のプラグ２３、２４の上面の面積は、第１のプラグ２５の上面の面積よりも大きい。 （もっと読む）

【課題】 ポリマの指向性自己組織化を利用するサブリソグラフィ構造の形成方法を提供する。
【解決手段】 ブロック・コポリマの自己組織化を含む方法であって、目標とするＣＤ（限界寸法）を有する開口部（１つ又は複数の基板内の）から開始して、ホールを規則的な配列又は任意の配列に形成する方法を説明する。重要なことに、形成されたホールの平均直径の百分率ばらつきは、最初の開口部の平均直径の百分率ばらつきより小さくなる。形成されたホール（又はビア）を下層の基板に転写することができ、次にこれらのホールを金属導体のような材料で埋め戻すことができる。本発明の好ましい態様は、２２ｎｍ以下の技術ノードにおいても、より狭いピッチ及びより優れたＣＤの均一性を有するビアの作成を可能にする。 （もっと読む）

【課題】絶縁膜の表面に対するダメージを防ぎ、配線膜厚を均一に制御することにより、配線間ショート及び信頼性劣化を防止できるようにする。
【解決手段】半導体基板１０１の上に絶縁膜１０２を形成し、絶縁膜１０２の内部にイオン注入法によりイオン注入層１０３を形成し、絶縁膜１０２に少なくともイオン注入層１０３に達する深さの配線溝１０４を形成し、配線溝１０４に導電膜１０７Ａを形成し、絶縁膜１０２及び導電膜１０７Ａにおけるイオン注入層１０３よりも上に形成されている領域を除去する。 （もっと読む）

【課題】半導体装置の所望部を容易に測定するために、半導体装置内の配線層と接続する配線構造を提供すること。
【解決手段】本明細書に開示する半導体装置３０は、リード線１１と、リード線１１が接続された面Ｐ１の対向面Ｐ２が半導体装置本体２０の外面に接着された接続部１３と、少なくとも一部が半導体装置本体２０の外面上に形成され、一端１２ａが半導体装置本体２０内の配線層２１に接続され、他端１２ｂが接続部１３に接続される配線１２と、接続部１３を半導体装置本体２０の外面に接着して立設する接着部１４と、を有する。 （もっと読む）

集積回路及び形成方法は、少なくとも１つの直線的に延在する導電配線の斜端に形成されたコンタクト領域を提供する。実施形態では、コンタクトランディングパッドを有する導電配線は、マスク材料に配線をパターン化することと、材料配線の延在方向に対して角度を形成するために少なくとも１つの材料配線を切断することと、マスク材料の斜端面から拡張部を形成することと、前記材料配線及び拡張部をマスクとして用いてエッチングすることによって基本的な半導体をパターン化することとによって形成される。他の実施形態では、少なくとも１つの導電配線は、斜端面を作るように導電配線の延在方向に対して角度を付けて切断されるとともに、電気的コンタクトランディングパッドは、斜端面にコンタクトして形成される。 （もっと読む）

【課題】異なる配線層内に設けられた配線同士をコンタクト部を介して接続する際に、コンタクト部の特定の部分への電流集中を回避しうる構造を提供する。
【解決手段】半導体装置は、下層配線２と、配線部分３２、及び配線部分３２より配線幅の広い第１の幅広部２２を有する上層配線１と、下層配線２と第１の幅広部２２とを接続するコンタクト部３が配置されたコンタクト形成部２６とを備えている。コンタクト形成部２６は、第１の幅広部２２の配線幅方向に平行な方向の長さＬ１が第１の幅広部２２の配線長方向に平行な方向の長さＬ２よりも長い平面形状を有する。 （もっと読む）

【課題】 プログラミングを達成するために、過剰な電圧及び電流を用いることなく、電気的に切断される金属ヒューズ構造体を提供する。
【解決手段】 集積回路デバイスのためのヒューズ構造体が、絶縁層内に定められた細長い金属相互接続層（１０６）と、金属相互接続層の上面の一部分上にのみ形成された金属キャップ層（１０８）と、金属キャップ層（１０８）及び金属キャップ層（１０８）が上に形成されていない金属相互接続層の残りの部分の両方の上に形成された誘電体キャップ層（１１２）とを含み、金属キャップ層（１０８）が上に形成されていない金属相互接続層の残りの部分は、エレクトロマイグレーション損傷メカニズムを受けやすく、細長い金属相互接続層（１０６）を通して電流を流すことによって、ヒューズ構造体のプログラミングが容易になる。 （もっと読む）

【課題】複合体の樹脂層に形成された高密着、高信頼性、高周波対応の微細配線やビアを有する複合体、複合体の製造方法及び半導体装置を提供する。
【解決手段】樹脂層１と導体層２とを含む第１の複合体１００であって、前記樹脂層１の表面に最大幅が１μｍ以上、１０μｍ以下の溝３と当該溝３内部に導体層２を有し、当該導体層２と接する前記樹脂層１の表面の算術平均粗さ（Ｒａ）が０．０５μｍ以上、０．４５μｍ以下である、及び／又は、前記樹脂層１に直径が１μｍ以上、２５μｍ以下のビア孔と当該ビア孔内部に導体層２を有し、前記ビア孔内部の樹脂層１の表面の算術平均粗さ（Ｒａ）が０．０５μｍ以上、０．４５μｍ以下であることを特徴とする。 （もっと読む）

【課題】接続する素子の駆動電圧によってトランジスタのドレイン電圧が決定される。トランジスタの小型化にともないドレイン領域に集中する電界強度が高まり、ホットキャリアが生成し易くなる。ドレイン領域に電界が集中し難いトランジスタを提供することを課題の一とする。また、トランジスタを有する表示装置を提供することを課題の一とする。
【解決手段】高い導電率を有する第１配線層および第２配線層の端部とゲート電極層の重なりをなくすことにより、第１電極層及び第２電極層近傍に電界が集中する現象を緩和してホットキャリアの発生を抑制し、加えて第１配線層および第２配線層より高抵抗の第１電極層および第２電極層をドレイン電極層として用いてトランジスタを構成する。 （もっと読む）

【課題】貫通電極用凹部の底部からのめっき膜の成長速度を遅くすることなく、貫通電極用凹部内に銅等の金属を、内部にボイド等の欠陥を生じさせることなく完全に充填することができるめっき方法を提供する。
【解決手段】表面に貫通電極用凹部１２を有する基板Ｗとアノードとをめっき液中に互いに対峙させて配置し、基板Ｗとアノードとの間に電圧を印加しながら基板Ｗとアノードとの間のめっき液を攪拌して貫通電極用凹部１２内へ金属を充填し、貫通電極用凹部内１２への金属の充填量に相関して、基板とアノードとの間のめっき液の攪拌条件を変化させる。 （もっと読む）

【課題】高縦横比の特徴部のボイドなしの充填方法を提供する。
【解決手段】種々の実施例に於いて、この方法は低温化学蒸着工程によるタングステンでの特徴部の充填に関する。或る実施例に於いて、工程温度は特徴部充填の化学蒸着の間約３５０°Ｃ以下に維持される。この低温化学蒸着タングステン充填により、標準の化学蒸着充填と同様は薄膜抵抗を達成する一方、高縦横比の特徴部への向上された充填と下地層へとのフッ素移動への向上されたバリヤが得られる。発明は更に低抵抗を有するタングステンフィルムの堆積方法に関する。種々の実施例に於いて、この方法ではタングステンバルク層の堆積及び／或は低温化学蒸着によるバルク層の堆積の前に堆積された核形成層に低温低抵抗処理を実施し、その後高温化学蒸着を実施する。 （もっと読む）

【課題】構造が簡単な印刷法で形成が可能な情報記録部材を提供すること。
【解決手段】基板１０２と、前記基板上に設けられた一つ以上の下部配線１０３と、前記下部配線上に印刷法で設けられた複数の導電性バンプ１０４と、前記基板と前記下部配線と前記導電性バンプとを覆うように設けられた絶縁層１０５と、前記下部配線と交差し前記導電性バンプに重なるように前記絶縁層上に設けられた一つ以上の上部配線１０６とを備えることを特徴とする情報記録装置。 （もっと読む）

【課題】外部から侵入する水分に起因した再配線どうしのショートが防止された半導体装置を提供する。
【解決手段】本発明の半導体装置１０は、半導体基板１２と、半導体基板１２上に形成された第１樹脂層３０と、第１樹脂層３０の上面に形成されてパッド部４４を構成する再配線４８と、この再配線４８および第１樹脂層３０の上面を被覆する第２樹脂層３２とを備えている。そして、パッド部４４は、第２樹脂層の開口部１３から露出する露出領域４４Ａと、第２樹脂層３２により被覆される被覆領域４４Ｂとから成り、この被覆領域４４Ｂの幅（Ｌ１）を１０μｍ以上としている。 （もっと読む）

【課題】現在のＬＳＩ、すなわち、半導体集積回路装置の製造工程においては、デバイスの組み立て（たとえばレジン封止）後に、高温（たとえば摂氏８５から１３０度程度）・高湿（たとえば湿度８０％程度）の環境下での電圧印加試験（すなわち、高温・高湿試験）が広く行われている。これに関して、高温・高湿試験中に、正電圧が印加されるアルミニウム系ボンディング・パッドの上面端部において、封止レジン等を通して侵入した水分に起因する電気化学反応により、反射防止膜である窒化チタン膜が酸化されて膨張し、上部膜との剥がれや、膜クラックが発生することが、本願発明者等によって明らかにされた。
【解決手段】本願発明は、アルミニウム系ボンディング・パッドの周辺部において、パッド上の窒化チタン膜をリング・スリット状に除去するものである。 （もっと読む）

【課題】小型化・高耐圧化に優れ信頼性の高いパワー半導体装置を生産効率良くかつ高い製品歩留まりで製造できる誘電体分離型の半導体装置を提供する。
【解決手段】本発明に係る半導体装置は、半導体基板内のチップ配列領域において格子状のスクライブ領域によって区画された複数のチップ領域が整列配置され、前記複数のチップ領域の各々に半導体素子が形成された誘電体分離型の半導体装置であって、少なくとも前記複数のチップ領域の上には電極配線膜が厚さ0.8μm以上2.3μm以下で形成されており、前記電極配線膜の上に前記電極配線膜を保護するパシベーション膜が厚さ0.8μm以上2.7μm以下で形成されており、前記電極配線膜の厚さに対する前記パシベーション膜の厚さの比率が1.0以上1.2以下であることを特徴とする。 （もっと読む）

【課題】 ボイド(void)およびシーム(seam)の発生を防止することができる自己組織化単分子膜形成方法、ならびに半導体素子の銅配線およびその形成方法を提供する。
【解決手段】 半導体素子の銅配線形成方法は、半導体基板の上に配線形成領域を有する層間絶縁膜を形成する工程と、前記配線形成領域表面を含む層間絶縁膜上に自己組織化単分子膜(Self Assembled Monolayer)を形成する工程と、前記自己組織化単分子膜の表面に触媒粒子を吸着させる工程と、前記触媒粒子が吸着された自己組織化単分子膜上に無電解メッキ法で銅シード膜を形成する工程と、前記銅シード膜上に前記配線形成領域を埋め立てるように銅膜を形成する工程とを含む。 （もっと読む）