本発明は、エミッター領域（１）と、ベース領域（２）と、第一、第二及び第三の接続導体を具えるコレクタ領域（３）とを有するバイポーラトランジスタを具える半導体本体（１１）及び基板（１１）を有する半導体デバイスであって、エミッター領域（１）は、スペーサ（４）を設けたメサ形のエミッター接続領域（１Ａ）と、それに隣接し多結晶シリコンからなる一の導電領域（２ＡＡ）をもつベース接続領域（２Ａ）とを具える。本発明に従うデバイス（１０）において、ベース接続領域（２Ａ）は、他の導電領域（２ＡＢ）を有し、多結晶シリコンからなる一の導電領域（２ＡＡ）とベース領域（２）との間に位置決めされ、多結晶シリコンからなる一の導電領域（２ＡＡ）の選択エッチングが可能な材料で構成される。このようなデバイス（１０）は、本発明に従う方法によって製造することが容易であり、そのバイポーラトランジスタは優れたＲＦ性質を具備する。
（もっと読む）

本発明は、シリコンからなる基板（１１）および半導体本体（１２）を有し、この半導体本体（１２）は、トランジスタ（Ｔ）を有する能動領域（Ａ）および該能動領域（Ａ）を囲む受動領域（Ｐ）を具え、前記半導体本体（１２）の表面から埋め込まれた金属材料からなる第１導電領域（２）に接続している金属材料からなる第２導電領域（１）が設けられ、これによって、前記第２導電領域（１）が、前記半導体本体（１２）の表面で電気的に接続可能とされる半導体デバイス（１０）に関するものである。本発明によれば、前記第２導電領域（１）は、前記半導体本体（１２）の能動領域（Ａ）の場所で作られる。このような方法で、非常に低い埋込抵抗は、前記周囲のシリコンとは完全に異なる結晶特性を有する金属材料を用いて、前記半導体本体（１２）の能動領域（Ａ）の中で局所的に生成されることができる。これは、本発明に従う方法を用いることによって可能となる。そのような埋込低抵抗は、バイポーラトランジスタおよびＭＯＳトランジスタの双方にとって多くの利点を提案する。
（もっと読む）

【課題】ＢｉＣＭＯＳなどの半導体装置に搭載される用途の異なる各素子の性能を両立させることができる高性能な半導体装置及びその製造方法を提供する。
【解決手段】 Ｐ型Ｓｉ基板上のＰＮ接合バラクタの形成領域に高濃度のリンイオンを注入し、カーボンを注入した後、Ｓｉ基板上に低濃度のＮ型Ｓｉ層を形成する。Ｎ型Ｓｉ層は約１０００〜１２００℃でエピタキシャル成長させるため、埋め込み型不純物層中の不純物がＮ型Ｓｉ層側にせり上がってくるが、表面にカーボンが導入されているバラクタ形成領域は埋め込み不純物層からの不純物拡散が抑制され、リンのせり上がりを抑制できる。 （もっと読む）

【課題】 製造に多くの工数を必要とせず、回路特性変動を抑制することが可能である半導体装置を提供する。
【解決手段】 シリコン基板１に形成されたＮＰＮトランジスタＱ１と、シリコン基板１に形成された複数の抵抗領域８から構成され、ＮＰＮトランジスタＱ１にＮＰＮトランジスタＱ１のｈＦＥに対応したバイアス電圧を与えるための抵抗素子と、複数の抵抗領域８のうちの、抵抗素子の抵抗として機能する抵抗領域８とＮＰＮトランジスタＱ１とを接続する配線２３ａとを備える。 （もっと読む）

【課題】放熱と接地の良さを維持しながら、高出力化が可能な電力増幅器を提供する。
【解決手段】バイポーラトランジスタ素子のエミッタ電極４にバンプ８が備えられて近距離接地されており、これらを複数個組み合わせて１つの構成単位としてのユニットセル７を形成することにより放熱と接地の良さを維持しながら、高出力化が可能な電力増幅器が実現する。 （もっと読む）

【課題】高周波特性の良好な差動増幅回路を提供する。
【解決手段】半導体チップ上に再配線層が形成されるチップサイズパッケージを備える半導体基板上に形成する差動増幅回路において、差動対をトランジスタＱ１とトランジスタＱ２により構成し、ペアのトランジスタＱ１，Ｑ２のエミッタを夫々別のボンディングパッド２０１，２０２及びＣＳＰ出力端子２０５，２０６に接続して接地することにより、エミッタ部での共通インピーダンスを無くすようにする。 （もっと読む）

【課題】 ＨＢＴは、ベース−エミッタ間電流が正の温度係数を持つため、コレクタ電流も正の温度係数を持つ。従って、ベース電流を増加させて電流密度の向上を図ると、複数並列接続されたＨＢＴの単位素子のうち、１つの単位素子に電流が集中して二次降伏を起し、破壊に至りやすくなる。
【解決手段】 ＨＢＴとＦＥＴを分離領域を介して隣接して配置し、ＨＢＴのベース電極にＭＥＳＦＥＴのソース電極を接続した単位素子を複数接続してスイッチ回路装置を構成する。単位素子を並列に複数接続したスイッチ回路装置において、単位素子毎に動作電流が不均一となっても、１つの単位素子に電流が集中することはなく二次降伏による破壊は発生しない （もっと読む）

【課題】ＨＢＴにおける高い耐電圧特性と優れた高速特性を維持した状態で、バラクタダイオードにおける広い容量可変幅を確保する。
【解決手段】１つの共通の半絶縁性基板１上に、ＨＢＴ２０とバラクタダイオード２１とを形成したマイクロ波モノリシック集積回路において、ＨＢＴとバラクタダイオード２１とに共通するコレクタ層を、コレクタコンタクト層４側に位置する第１のコレクタ層２２ａ、２２ｂと、反コレクタコンタクト層側に位置する第２のコレクタ層２３ａ、２３ｂとで構成し、さらに、第１のコレクタ層のキャリア濃度を第２のコレクタ層のキャリア濃度より高く設定している。そして、バラクタダイオード２１においては、第２のコレクタ層２３ｂ上にショットキー電極２４を形成する。 （もっと読む）

【課題】横型バイポーラトランジスタ、およびそれを有する半導体装置、ならびにそれらの製造方法において、エピタキシャル層表面近傍に潜在しているダメージによって横型バイポーラトランジスタの利得が得られないことを改善する。
【解決手段】ベース領域の上部に設けた不純物を含有する半導体層の前記不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを並設してなる横型バイポーラトランジスタ、およびそれを有する半導体装置において、半導体層を横断させて不純物をさらにイオン注入した後に熱処理することによってコレクタ拡散層とエミッタ拡散層とを設ける。半導体層はシリコンゲルマニウム層とし、特に、半導体装置に横型バイポーラトランジスタとともに形成するシリコンゲルマニウムヘテロ接合バイポーラトランジスタの形成に用いるシリコンゲルマニウム層を利用する。 （もっと読む）

【課題】エミッタ端子及びベース端子が同一な高さを有する高速バイポーラトランジスタを提供する。
【解決手段】高速バイポーラトランジスタは、ベースのためのシリコン−ゲルマニウム膜（２５ａ）をコレクタのための半導体膜（１９）上に形成し、エミッタ端子及びコレクタ端子のための接触窓を有する層間絶縁膜（２７）（２９）を形成し開口する。ポリシリコンを蒸着した後ベース、エミッタ接触窓（３５ｂ）（３５ａ）内にポリシリコンを充填し、イオン注入熱処理工程により、エミッタ拡散部（３６）を形成する。その後、平坦化処理により、同一高さをもつポリシリコンエミッタ端子及びポリシリコンベース端子を形成する。更に、エミッタ及びベース接触窓と、金属配線との間に安定的なシリサイド膜を形成でき、低抵抗なエミッタ、ベース接触窓を持つバイポーラトランジスタを形成できる。 （もっと読む）

【課題】 半導体装置の熱抵抗を低減すること、および小型化できる技術を提供する。
【解決手段】 複数の単位トランジスタＱを有する半導体装置であって、半導体装置は、単位トランジスタＱを第１の個数（７個）有するトランジスタ形成領域３ａ、３ｂ、３ｅ、３ｆと、単位トランジスタＱを第２の個数（４個）有するトランジスタ形成領域３ｃ、３ｄとを有し、トランジスタ形成領域３ｃ、３ｄは、トランジスタ形成領域３ａ、３ｂ、３ｅ、３ｆの間に配置され、第１の個数は、第２の個数よりも多い。 （もっと読む）

【課題】ＣＭＯＳ工程に統合されることができる高利得を有するバイポーラ接合トランジスタ及びその形成方法を提供する。
【解決手段】ＣＭＯＳ工程に統合されることができる本発明のバイポーラ接合トランジスタ形成方法は、ＣＭＯＳ工程でマスク工程及びイオン注入工程を追加することによってベース領域を形成する。これによって、ベース領域のドーピングレベル及び幅を高周波回路に最適の状態で調節することができるので、高利得の高周波回路に適するバイポーラ接合トランジスタを形成することができる。 （もっと読む）

【課題】 マイクロ波集積回路において、能動素子入力部に配置されるノイズ信号カット用容量素子は、容量素子形成に必要な配線等の部品も含め、大きな面積を必要とし、チップサイズ小型化阻害の要因となっている。又、半導体能動素子、特に電界効果トランジスタにおいては、メサ型素子分離の際、メサ段差部分におけるゲート金属の段切れ、ゲート金属と能動層との接触による特性劣化が問題となっている。
【解決手段】 本発明では、チップ裏面に形成される容量素子において、半導体デバイスの１端子の直下に容量素子の２電極のいずれか一方を接続した構造および、半導体デバイスの１端子の直下に容量素子を作製する。又、半導体表面の平面上にゲート金属を被着し、その後裏面から半導体基板およびトランジスタ能動領域以外の能動層を除去する。 （もっと読む）

【課題】 バイポーラトランジスタを必要とするプロセスに容易に適合することができる半導体装置の製造方法を用いながら、電極となる半導体膜自体に発生する寄生抵抗の影響を低減し、かつ半導体基板とコンタクト部を形成しない、つまり寄生容量を抑えた半導体装置を提供することを目的とする。
【解決手段】 下部引き出し電極としての半導体膜を開口し、開口窓の底部と側壁に容量膜を形成し、容量膜とシリサイド層１２６からなるコンタクト部を近接させる構造とすることで、下部引き出し電極になる半導体膜自体の寄生抵抗の影響を低減することができ、かつ、半導体基板とコンタクト部を形成しないので、半導体基板に対する寄生容量を抑えた容量素子を得ることができる。 （もっと読む）

【課題】 能動素子、受動素子、配線、及び電極からなる半導体装置において、機械的強度の確保、小型化、及び熱的安定性を満たすことの出来る半導体装置を提供することにある。
【解決手段】 半導体装置において、能動素子直下の開口の位置に開口を充填するための導体層を有し、開口のない位置にも導体層を形成する。 （もっと読む）

【課題】半導体装置の製造方法として、縦型バイポーラトランジスタの底部に、形状良く低抵抗層を設ける方法を提供する。
【解決手段】２重ＳＯＩ基板を用意する工程と、ディープトレンチを形成する工程と、ディープトレンチを埋め込む工程と、開口部54を設ける工程と、空孔部56を設ける工程と、多結晶シリコン層80を堆積する工程と、バイポーラトランジスタを形成する工程とを有している。開口部を設ける工程では、ドライエッチングを行って、バイポーラトランジスタ被形成領域55の、第２埋め込み酸化膜40を露出させる。空孔部を設ける工程では、ウェットエッチングにより、バイポーラトランジスタ被形成領域内の第２埋め込み酸化膜を除去する。多結晶シリコン層を堆積する工程では、上述の工程で形成された、互いに連通している開口部及び空孔部に多結晶シリコン層を堆積する。 （もっと読む）

照明システムは、複数個の発光素子（Ｒ、Ｇ、Ｂ）を含む光源（１）を有する。これらの発光素子は、少なくとも第１の原色の第１の発光ダイオードと、少なくとも第２の原色の第２の発光ダイオードとを備え、第１と第２の原色がお互いに異なっている。この照明システムは、発光素子によって発せられた光を平行にするためのファセット光コリメータ（２）を有する。このファセット光コリメータは、照明システムの長手方向軸（２５）に沿って構成される。ファセット光コリメータ内の光伝搬は、全内部反射に、又はファセット光コリメータのファセット上に施された反射コーティングでの反射に基づいている。ファセット光コリメータは、光源から離れて面する側で、ファセット光反射板に組み合わせる。この照明システムは、光整形拡散体（１７）を更に備える。この照明システムは、均一な空間の及び空間角度色分散で光を発する。
（もっと読む）

【課題】構造形成のためのプロセスの共通性を出来るだけ維持しながら、異なる要求特性の２つのトランジスタに関するトレードオフを緩和し、半導体集積回路全体としての特性を向上させる。
【解決手段】高周波トランジスタと高耐圧トランジスタの各々は、半導体基板１０に形成されているエピタキシャル成長層１３からなる領域１３Ａおよび１３Ｂと、エピタキシャル成長層１３の表面より半導体基板１０側に離れた位置に埋め込んで形成され、基板深さ方向の不純物濃度プロファイルが高周波トランジスタと高耐圧トランジスタで異なる埋め込み層１１と１２とを備える。 （もっと読む）

【課題】ベース抵抗およびリーク電流を低減した高性能なヘテロバイポーラトランジスタを提供する。
【解決手段】本発明のヘテロバイポーラトランジスタは、素子分離のための絶縁領域１０１に隣接して設けられるコレクタ領域１０２と、エミッタ領域１０７と、コレクタ領域１０２およびエミッタ領域１０７に挟まれる真性ベース領域１０３と、真性ベース領域１０３に隣接し、電気的に接続するように絶縁領域１０１上に設けられた外部ベース領域１０４とを備え、外部ベース領域１０４は、外部ベース領域１０４の固相成長を誘起する触媒金属およびＧｅを含み、結晶性半導体からなる。 （もっと読む）

【課題】多セル構造のバイポーラトランジスタからなる電力増幅器では、高出力時に熱分布上コレクタ出力側が高くなるため、コレクタ出力側が熱暴走し、破壊に到る。
【解決手段】コレクタ出力側のトランジスタのベースに接続されたバラスト抵抗を大きくすることによって、発熱量の多いトランジスタのベース電位を低く抑えることができ、発熱によるベース電位の上昇の正帰還を抑制することができるため、熱暴走を避けることができる。 （もっと読む）