横型バイポーラトランジスタ、およびそれを有する半導体装置、ならびにそれらの製造方法
【課題】横型バイポーラトランジスタ、およびそれを有する半導体装置、ならびにそれらの製造方法において、エピタキシャル層表面近傍に潜在しているダメージによって横型バイポーラトランジスタの利得が得られないことを改善する。
【解決手段】ベース領域の上部に設けた不純物を含有する半導体層の前記不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを並設してなる横型バイポーラトランジスタ、およびそれを有する半導体装置において、半導体層を横断させて不純物をさらにイオン注入した後に熱処理することによってコレクタ拡散層とエミッタ拡散層とを設ける。半導体層はシリコンゲルマニウム層とし、特に、半導体装置に横型バイポーラトランジスタとともに形成するシリコンゲルマニウムヘテロ接合バイポーラトランジスタの形成に用いるシリコンゲルマニウム層を利用する。
【解決手段】ベース領域の上部に設けた不純物を含有する半導体層の前記不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを並設してなる横型バイポーラトランジスタ、およびそれを有する半導体装置において、半導体層を横断させて不純物をさらにイオン注入した後に熱処理することによってコレクタ拡散層とエミッタ拡散層とを設ける。半導体層はシリコンゲルマニウム層とし、特に、半導体装置に横型バイポーラトランジスタとともに形成するシリコンゲルマニウムヘテロ接合バイポーラトランジスタの形成に用いるシリコンゲルマニウム層を利用する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、横型バイポーラトランジスタおよびそれを有する半導体装置、ならびにそれらの製造方法に関するものである。
【背景技術】
【０００２】
近年の電子機器の小型軽量化に伴って、バイポーラトランジスタとＣＭＯＳトランジスタとを同一半導体基板上に混載して、両トランジスタの長所を有効に利用したＢｉＣＭＯＳ半導体装置が使用されるようになってきている。
【０００３】
このようなＢｉＣＭＯＳ半導体装置においては、半導体基板上にバイポーラトランジスタとＣＭＯＳトランジスタとを略同一工程にて製造することができるようにするために、ベース領域の上部にコレクタ領域とエミッタ領域とを並設した横型バイポーラトランジスタが採用されている。また、横型バイポーラトランジスタとシリコンゲルマニウムヘテロ接合バイポーラトランジスタとを同一半導体基板上に混載することも行われている。
【０００４】
従来のＰＭＯＳトランジスタ、ＮＭＯＳトランジスタ、および横型バイポーラトランジスタを同一基板上に形成した場合のシリコンゲルマニウムヘテロ接合バイポーラトランジスタ１００の断面図を図７に示す。
【０００５】
Ｐ型半導体基板１０２の内部に形成されたＮ型埋め込み層１１２およびＰ型半導体基板１０２の表面に形成したＮ型エピタキシャル層１１３中に形成したＳＩＣ（Selection Implantation Collector）から成るコレクタ領域１２４、ゲルマニウムを含むエピタキシャル層（シリコンゲルマニウム層）からなるベース領域１２０、多結晶シリコンからベース領域（シリコンゲルマニウム層）に不純物拡散させたエミッタ領域１２５が形成され、また、コレクタ取出層１１７、ベース領域１２０、エミッタ領域１２５、エミッタ電極１２６、金属シリサイド１２７、酸化膜１１４、酸化膜１１５、酸化膜１２９、Ｐ型素子分離層１１８、酸化膜１２３、窒化珪素膜１２８、層間膜１３０、タングステンプラグ１３１が形成されている。
【０００６】
このシリコンゲルマニウムヘテロ接合バイポーラトランジスタ１００の周波数特性を向上させるには、Ｐ型半導体基板１０２の上に形成するＮ型エピタキシャル層１１３の膜厚はできるだけ薄いほうが好ましい。
【０００７】
また、従来のＰＭＯＳトランジスタ、ＮＭＯＳトランジスタ、およびシリコンゲルマニウムヘテロ接合バイポーラトランジスタを同一基板上に形成した場合の横型バイポーラトランジスタ１０１の断面図を図８に示す。
【０００８】
エミッタ領域１０９およびコレクタ領域１０８の取り出し部分となるＰ型半導体基板１０２の表面上に配された絶縁膜を開口し、ゲルマニウムを含むＰ型半導体膜をエピタキシャル成長させ,レジストパターンを用いたエッチングにより形成したエミッタ電極１０７とコレクタ電極１０６とを有している。
【０００９】
この電極形成以降に熱処理を行うことにより、ゲルマニウムを含むＰ型半導体膜からの不純物拡散により横型バイポーラトランジスタのエミッタ拡散層１２２およびコレクタ拡散層１２１が自己整合的に形成される。ここで、Ｎ型エピタキシャル層１０４およびＮ+埋め込み層１０３はベース領域１０５を形成し、さらに酸化膜１１４、酸化膜１１５、酸化膜１２３、酸化膜１２９、ベース取出層１１６、Ｐ型素子分離層１１８、窒化珪素膜１２８、金属シリサイド１２７、層間膜１３０、タングステンプラグ１３１が形成されている。
【００１０】
このようにエミッタ拡散層１２２およびコレクタ拡散層１２１を熱拡散によって形成することにより、エミッタ拡散層１２２およびコレクタ拡散層１２１を非常に浅く形成できるので、シリコンゲルマニウムヘテロ接合バイポーラトランジスタ１００の周波数特性を向上させるためにＮ型エピタキシャル層１０４の膜厚を薄くしても、Ｎ+型埋め込み層１０３とエミッタ拡散層１２２およびコレクタ拡散層１２１との距離を十分持たせることができ、シリコンゲルマニウムヘテロ接合バイポーラトランジスタの周波数特性を向上させながら耐圧の低下を防ぐことを可能としていた（例えば、特許文献１参照。）。
【特許文献１】特開２００４−１１１５７５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上述した従来の横型バイポーラトランジスタにあっては、エミッタおよびコレクタとベースとの接合部がエピタキシャル層表面に近くなりやすく、この表面近傍に潜在している格子欠陥などのダメージに起因して、エミッタ−ベース間、コレクタ−ベース間でリーク電流が発生し、図９のガンメルプロットに示すようにバイポーラトランジスタとしての利得が十分に得られなくなる場合があるという問題があった。
【００１２】
この場合、エミッタ電極およびコレクタ電極の形成工程以降の熱処理を高温化もしくは長時間化することによって、エミッタ電極およびコレクタ電極の接合部をある程度深くすることにより問題の解消を図ることが考えられるが、この高温化もしくは長時間化した熱処理にともなって、同一基板上に形成されるシリコンゲルマニウムヘテロ接合バイポーラトランジスタにおけるベース層内の不純物も拡散してベース幅が厚くなり、シリコンゲルマニウムヘテロ接合バイポーラトランジスタの周波数特性を悪化させる虞があった。
【００１３】
そこで、本発明では、横型バイポーラトランジスタのエミッタおよびコレクタとベースとの接合部がエピタキシャル層表面に近い場合であっても横型バイポーラトランジスタとしての利得が十分得られ、さらに、同一の半導体基板上に横型バイポーラトランジスタとシリコンゲルマニウムヘテロ接合バイポーラトランジスタとを同時に形成する場合であっても、シリコンゲルマニウムヘテロ接合バイポーラトランジスタの周波数特性を悪化させることなく、同時に、横型バイポーラトランジスタのエミッタ−ベース間、コレクタ−ベース間でリーク電流の発生が少ない横型バイポーラトランジスタ、およびそれを有する半導体装置の構造、ならびにそれらの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の横型バイポーラトランジスタでは、ベース領域の上部に設けた不純物を含有する半導体層の不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを並設してなる横型バイポーラトランジスタにおいて、半導体層を横断させて前記不純物と同じ導電型となる不純物をさらにイオン注入した後に熱処理することによってコレクタ拡散層とエミッタ拡散層とを設けた。さらに、半導体層をシリコンゲルマニウム層としたことにも特徴を有するものである。
【００１５】
本発明の半導体装置では、ベース領域の上部に設けた不純物を含有する半導体層の不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを並設してなる横型バイポーラトランジスタと、シリコンゲルマニウムヘテロ接合バイポーラトランジスタとを同一の半導体基板上に形成してなる半導体装置において、半導体層を横断させて前記不純物と同じ導電型となる不純物をさらにイオン注入した後に熱処理することによってコレクタ拡散層とエミッタ拡散層とを設けた。さらに、半導体層をシリコンゲルマニウム層としたこと、特に、半導体層は、シリコンゲルマニウムヘテロ接合バイポーラトランジスタのベース領域を形成するために設けるシリコンゲルマニウム層で構成し、不純物のイオン注入は、ベース領域へのイオン注入と同時に行ったことにも特徴を有するものである。
【００１６】
本発明の横型バイポーラトランジスタの製造方法では、ベース領域の上部に設けた不純物を含有する半導体層の不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを形成する横型バイポーラトランジスタの製造方法において、半導体層を横断させて前記不純物と同じ導電型となる不純物をさらにイオン注入し、その後、熱処理を行うことによりコレクタ拡散層とエミッタ拡散層とを形成することとした。
【００１７】
本発明の半導体装置の製造方法では、ベース領域の上部に設けた不純物を含有する半導体層の不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを形成する横型バイポーラトランジスタと、シリコンゲルマニウムヘテロ接合バイポーラトランジスタとを同一の半導体基板上に形成する半導体装置の製造方法において、半導体層を横断させて前記不純物と同じ導電型となる不純物をさらにイオン注入し、その後、熱処理を行うことによりコレクタ拡散層とエミッタ拡散層とを形成することとした。
【発明の効果】
【００１８】
請求項１記載の発明では、ベース領域の上部に設けた不純物を含有する半導体層の不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを並設してなる横型バイポーラトランジスタにおいて、半導体層を横断させて前記不純物と同じ導電型となる不純物をさらにイオン注入した後に熱処理することによってコレクタ拡散層とエミッタ拡散層とを設けたことによって、高温もしくは長時間の熱処理を行うことなく表面における格子欠陥などのダメージの影響を受けない程度にベース接合部を深く形成でき、利得を十分に得ることができる横型バイポーラトランジスタを提供できる。
【００１９】
請求項２記載の発明では、請求項１記載の横型バイポーラトランジスタにおいて、半導体層をシリコンゲルマニウム層としたことによって、シリコンゲルマニウム層によりイオン注入によって注入される不純物が深く注入されることを抑制して浅い接合とすることができ、耐圧性を維持しながらエミッタ−ベース間及びコレクタ−ベース間でのリーク電流を抑制して、利得を十分に得ることができる横型バイポーラトランジスタを提供できる。
【００２０】
請求項３記載の発明では、ベース領域の上部に設けた不純物を含有する半導体層の不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを並設してなる横型バイポーラトランジスタと、シリコンゲルマニウムヘテロ接合バイポーラトランジスタとを同一の半導体基板上に形成してなる半導体装置において、半導体層を横断させて前記不純物と同じ導電型となる不純物をさらにイオン注入した後に熱処理することによってコレクタ拡散層とエミッタ拡散層とを設けたことによって、高温もしくは長時間の熱処理を行うことなく表面における格子欠陥などのダメージの影響を受けない程度にベース接合部を深く形成でき、利得を十分に得ることができる横型バイポーラトランジスタを設けた半導体装置を提供できる。
【００２１】
請求項４記載の発明では、請求項３記載の半導体装置において、半導体層をシリコンゲルマニウム層としたことによって、シリコンゲルマニウム層によりイオン注入によって注入される不純物が深く注入されることを抑制して浅い接合とすることができ、耐圧性を維持しながらエミッタ−ベース間及びコレクタ−ベース間でのリーク電流を抑制して、利得を十分に得ることができる横型バイポーラトランジスタを設けた半導体装置を提供できる。
【００２２】
請求項５記載の発明では、請求項３記載の半導体装置において、半導体層は、シリコンゲルマニウムヘテロ接合バイポーラトランジスタのベース領域を形成するために設けるシリコンゲルマニウム層で構成し、不純物のイオン注入は、ベース領域へのイオン注入と同時に行ったことによって、シリコンゲルマニウムヘテロ接合バイポーラトランジスタのベース領域の低抵抗化の処理にともなって横型バイポーラトランジスタへの不純物の追加を行うことができ、しかも、シリコンゲルマニウム層によりイオン注入によって注入される不純物が深く注入されることを抑制して浅い接合とすることができ、耐圧性を維持しながらエミッタ−ベース間及びコレクタ−ベース間でのリーク電流を抑制して、利得を十分に得ることができる横型バイポーラトランジスタを設けた半導体装置を提供できる。
【００２３】
請求項６記載の発明では、ベース領域の上部に設けた不純物を含有する半導体層の不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを形成する横型バイポーラトランジスタの製造方法において、半導体層を横断させて前記不純物と同じ導電型となる不純物をさらにイオン注入し、その後、熱処理を行うことによりコレクタ拡散層とエミッタ拡散層とを形成することによって、請求項１記載の発明と同様に、高温もしくは長時間の熱処理を行うことなく表面における格子欠陥などのダメージの影響を受けない程度にベース接合部を深く形成でき、利得を十分に得ることができる横型バイポーラトランジスタを提供可能とすることができる。
【００２４】
請求項７記載の発明では、ベース領域の上部に設けた不純物を含有する半導体層の不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを形成する横型バイポーラトランジスタと、シリコンゲルマニウムヘテロ接合バイポーラトランジスタとを同一の半導体基板上に形成する半導体装置の製造方法において、半導体層を横断させて前記不純物と同じ導電型となる不純物をさらにイオン注入し、その後、熱処理を行うことによりコレクタ拡散層とエミッタ拡散層とを形成することによって、請求項３記載の発明と同様に、高温もしくは長時間の熱処理を行うことなく表面における格子欠陥などのダメージの影響を受けない程度にベース接合部を深く形成でき、利得を十分に得ることができる横型バイポーラトランジスタを設けた半導体装置を提供可能とすることができる。
【発明を実施するための最良の形態】
【００２５】
本発明に係る横型バイポーラトランジスタ及びこの横型バイポーラトランジスタを有する半導体装置は、横型バイポーラトランジスタのコレクタ拡散層とエミッタ拡散層とを、ベース領域の上部に設けた不純物を含有する半導体層中の不純物を熱拡散させて形成しているものであって、特に、ベース領域の上部に設けた半導体層に、この半導体層中の不純物と同じ導電型となる不純物をさらにイオン注入し、その後熱拡散させてコレクタ拡散層及びエミッタ拡散層を形成しているものである。
【００２６】
このようにイオン注入によって不純物を追加注入して不純物の熱拡散を行うことにより、高温もしくは長時間の熱処理を行うことなく表面における格子欠陥などのダメージの影響を受けない程度にベース接合部を深く形成でき、横型バイポーラトランジスタの利得を十分に大きくすることができる。
【００２７】
しかも、半導体層として不純物の拡散を抑制する組み合わせの半導体層を選択することにより、イオン注入を行った場合に不純物が深く注入されることを抑制でき、耐圧性を維持しながらエミッタ−ベース間及びコレクタ−ベース間でのリーク電流を抑制できる。
【００２８】
このような半導体層と不純物の組み合わせとしては、シリコンゲルマニウム層とホウ素（Ｂ）の組み合わせを採用することが望ましい。なお、シリコンゲルマニウムに替えてシリコンゲルマニウムカーボンを用いる場合においても同様の作用と効果が期待できる。
【００２９】
特に、シリコンゲルマニウム層（以下、「SiGe層」という）を用いる場合には、横型バイポーラトランジスタと同時に形成するシリコンゲルマニウムヘテロ接合バイポーラトランジスタ（以下、「SiGeHBT」という）のベース領域の形成に用いるシリコンゲルマニウム層を用いることができ、横型バイポーラトランジスタに用いるSiGe層と、SiGeHBTに用いるSiGe層とを同時に形成することができる。
【００３０】
なお、横型バイポーラトランジスタのベース領域の上部に設けた半導体層であるSiGe層に含有させた不純物と、SiGe層の形成後にSiGe層を横断させて注入される不純物とは同一種であってもよいし、異種であってもよく、導電型が同じであればよい。
【００３１】
このように、SiGe層に追加で不純物をイオン注入して濃度を上げ、その後の熱処理により不純物を拡散させることにより、格子欠陥などのダメージの潜在している領域を避けて接合部を形成することが、しかも、直接イオン注入で拡散領域を形成するよりも浅い位置に接合部を形成することができる。特にSiGe層を用いていることによって、不純物の拡散係数が小さく、そのために精密に拡散深さを制御することができる。
【００３２】
したがって、耐圧の低下を微減にとどめながらエミッタ−ベース間、コレクタ−ベース間でのリーク電流を押さえることができるので、バイポーラトランジスタとしての利得を十分に得ることができる。そして、図１のガンメルプロットに示すような良好な特性が得られる。
【００３３】
さらに、横型バイポーラトランジスタのコレクタ拡散層とエミッタ拡散層とを浅く形成することができるので、コレクタ拡散層及びエミッタ拡散層が形成されるピタキシャル層の膜厚も薄くすることができ、SiGeHBTの周波数特性を向上させることができる。
【００３４】
以下において、本実施の形態について図面を参照しながら具体的に説明する。図２に示すように、本実施の形態に係る横型バイポーラトランジスタ１は、Ｐ型半導体基板２にＮ+埋め込み層３とＮ型エピタキシャル層４とからなるベース領域５が形成され、このベース領域５の上部にＰ型の不純物を含有するSiGe層からなるコレクタ層６とエミッタ層７とが左右に間隔をあけて積層され、その後、各コレクタ層６とエミッタ層７に含有させたＰ型の不純物をベース領域５のＮ型エピタキシャル層４の内部に拡散させてコレクタ拡散層２１およびエミッタ拡散層２２とが形成され、さらにこのSiGe層を通して不純物をイオン注入してコレクタ領域８およびエミッタ領域９が形成されている。
【００３５】
なお、図２に示すように、横型バイポーラトランジスタ１には、背景技術に示すと同様の酸化膜１４、酸化膜１５、酸化膜２３、酸化膜２９、ベース取出層１６、Ｐ型素子分離層１８、窒化珪素膜２８、金属シリサイド２７、層間膜３０、タングステンプラグ３１がさらに形成されている。
【００３６】
図３〜図６を参照しながら横型バイポーラトランジスタ１の製造方法を説明する。なお、以下の説明では、同一半導体基板上に横型バイポーラトランジスタ１と、背景技術で示したSiGeHBT１００と同様な構成を有するSiGeHBT１０とを同時に製造する場合の製造方法の説明を行う。
【００３７】
以下の図３〜５のいずれにおいても、（ａ）は同一半導体基板上に形成される横型バイポーラトランジスタ１の製造方法の各工程を示し、（ｂ）は同一半導体基板上に形成されるSiGeHBT１０の製造法の各工程を示すものである。なお、より前の工程で説明された構成部分については同一の符号を付して説明を省略する。ここで、説明の便宜上、横型バイポーラトランジスタ１はＰＮＰ特性を有し、SiGeHBT１０はＮＰＮ特性を有するものについて説明をする。
【００３８】
まず、前処理としてＰ型半導体基板２の表面を犠牲酸化させた後にフッ酸などの薬液を用いて酸化膜を除去し、その後、熱酸化させてＰ型半導体基板２の表面に酸化膜を形成する（図示せず）。
【００３９】
次に、Ｐ型半導体基板２の表面の酸化膜を、レジストパターンを用いたドライエッチングにより除去して、横型バイポーラトランジスタ１とSiGeHBT１０とを形成するための領域に開口部を形成する（図示せず）。
【００４０】
図３で示される工程を説明する。まず、アンチモン（Ｓｂ）を気相拡散させることでＰ型半導体基板２の内部にＮ+埋め込み層３、１２をそれぞれ形成し、その後、フッ酸などの薬液を用いて表面の酸化膜を除去し、エピタキシャル法によってＮ型エピタキシャル層４，１３を形成する。かかるＮ+埋め込み層３とＮ型エピタキシャル層４は、横型バイポーラトランジスタ１のベース領域５を構成する。
【００４１】
次に、Ｎ型エピタキシャル層４、１３の表面にＬＯＣＯＳ（LOCal Oxidation of Silicon）法によって部分的に酸化膜１４を形成し、その後、酸化膜１４の形成時に生じたダメージを除去するために熱酸化によって酸化膜１５を形成する。
【００４２】
次に、レジストパターンを用いたイオン注入によってＮ+埋め込み層３、１２の上部にベース取出層１６とコレクタ取出層１７とをそれぞれ形成し、その後、レジストパターンを用いたイオン注入によってＰ型素子分離層１８を形成する。
【００４３】
次に、図４で示される工程を説明する。まず、減圧ＣＶＤ（Chemical Vapor Deposition）法によって酸化膜を形成するとともに、窒素雰囲気中にて熱処理を行い、その後、レジストパターンを用いたドライエッチングおよびフッ酸などの薬液を用いたウエットエッチングによってＮ型エピタキシャル層４，１３の表面にダメージが入らないように酸化膜１５に開口部を形成し、Ｎ型エピタキシャル層４，１３を露出させる。
【００４４】
次に、エピタキシャル法によってＰ型の不純物であるホウ素（Ｂ）を含有するシリコンゲルマニウム（SiGe）をＮ型エピタキシャル層４，１３の表面および酸化膜１５の表面に積層してSiGe層を形成する。その際に、Ｎ型エピタキシャル層４，１３の表面には単結晶のシリコンゲルマニウムが積層され、また、酸化膜１５の表面には多結晶のシリコンゲルマニウムが積層される。これがSiGe層の積層工程である。
【００４５】
次に、レジストパターンを用いたドライエッチングによってシリコンゲルマニウム層を所定形状に成形する。すなわち、横型バイポーラトランジスタ１ではコレクタ層６およびエミッタ層７を形成し、SiGeHBT１０ではベース領域２０を形成する。
【００４６】
次に、図５で示される工程を説明する。まず、減圧ＣＶＤ法によって酸化膜２３を形成し、窒素雰囲気中にて熱処理を行った後、レジストパターンを用いたドライエッチングによってSiGeHBT１０のベース領域２０の上部に開口部を形成する。
【００４７】
次に、レジストパターンを用いたイオン注入によってリンイオン（Ｐ+）を注入してＮ型エピタキシャル層１３の内部にＮ型ＳＩＣ（Selective Implanted Collector）からなるコレクタ領域２４を形成する。
【００４８】
次に、減圧ＣＶＤ法によって多結晶シリコン膜と酸化膜とを順に成膜し、レジストパターンを用いたイオン注入によって砒素（As）を注入してベース領域２０の上部にエミッタ領域２５を形成し、さらにエミッタ電極２６を形成し、レジストパターンを用いたドライエッチングにより多結晶シリコン膜を所定形状に成形する。
【００４９】
次にレジストパターンを用いたドライエッチングによって、SiGeHBT１０のグラフトベース部と、横型バイポーラトランジスタ１のエミッタ層７およびコレクタ層６の上部に開口を形成する。
【００５０】
次に、本発明の要部であるSiGe層を横断させて不純物のイオン注入を行うために、レジストパターンを用いたイオン注入によってホウ素イオン（BF2+）を注入する。これがイオン注入工程である。
【００５１】
このイオン注入によって、SiGeHBTのグラフトベース部の抵抗を下げるとともに、横型バイポーラトランジスタ１のコレクタ層６とエミッタ層７のホウ素（Ｂ）濃度を上昇させている。
【００５２】
その後、エミッタ電極にイオン注入した砒素（As）の活性化のために熱処理を行う。この処理によって横型バイポーラトランジスタのコレクタ層６とエミッタ層７からはボロンが拡散され、コレクタ拡散層２１とエミッタ拡散層２２とが形成されることとなる。これが拡散層形成工程である。このようにして、コレクタ層６とコレクタ拡散層２１とによりコレクタ領域８を形成し、エミッタ層７とエミッタ拡散層２２とによりエミッタ領域９を形成している。
【００５３】
このように横型バイポーラトランジスタ１のエミッタ拡散層２２およびコレクタ拡散層２１の形成前にイオン注入にてホウ素（Ｂ）濃度を上昇させておくことによって、その後のSiGeHBT１０に対する熱処理のみで、接合部を格子欠陥などのダメージの潜在しているＮ型エピタキシャル層４の表面から１０ｎｍ以上離すことができる。
【００５４】
これによって、同時に形成するSiGeHBT１０の特性を損なうことなく、横型バイポーラトランジスタのコレクタ−ベース間およびエミッタ−ベース間のリーク電流を減少させることが可能となる。なお、追加で行うホウ素（Ｂ）のイオン注入の量を制御することによって、この接合部の深さも制御できる。
【００５５】
接合部とＮ+埋め込み層との間の距離が狭くなると耐圧の低下量も大きくなるので、接合深さは１００ｎｍ以内が望ましい。すなわち、接合深さは１０ｎｍから１００ｎｍの範囲が望ましいものである。
【００５６】
また、SiGeHBT１０の高周波特性向上のためには熱処理の温度を下げる必要があるが、このように事前にホウ素（Ｂ）濃度を上げておくことにより低温の熱処理でも必要とする接合深さの制御を可能とすることができる。
【００５７】
例えば、SiGeHBT１０のエミッタ電極の砒素のイオン注入を、in-situのリンドープポリシリコンで形成した場合には、熱処理の温度を１０００℃程度から９００℃程度に低減することができ、これによりベース層のボロンプロファイルの拡散を抑止して、狭いベース幅を確保できる。したがって、SiGeHBT１０の高周波特性を向上させることができる。
【００５８】
上記したようにコレクタ拡散層２１及びエミッタ拡散層２２を形成した後、レジストパターンを用いたドライエッチングにより酸化膜２３の所定箇所を開口し、コバルト（Co）又はチタン（Ti）などの金属膜を成膜し、次に窒化チタン（TiN）をスパッタリングして窒素雰囲気中にて熱処理を行うことにより金属シリサイド層２７を形成する。
【００５９】
次に、アンモニア過水などの薬液を用いて酸化膜２３の表面に成膜された未反応金属膜を除去し、窒素雰囲気中にて熱処理を行い、金属シリサイド層２７を低抵抗化する。
【００６０】
次に、図６で示される工程を説明する。まず、減圧ＣＶＤ法を用いて窒化珪素（Si3N4）膜２８を形成した後に、減圧ＣＶＤ法を用いて酸化膜２９を形成する。
【００６１】
次に、Ｐ型半導体基板２の表面に層間膜３０を形成するとともに、所定箇所にタングステンプラグ３１を設け、各タングステンプラグ３１その後、所定の配線を施す。
【００６２】
以上に説明した製造方法によって、同一半導体基板上に横型バイポーラトランジスタ１とSiGeHBT１０とを同時に形成した半導体装置を製造することができる。
【図面の簡単な説明】
【００６３】
【図１】本発明に係る横型バイポーラトランジスタのガンメルプロットである。
【図２】本発明に係る横型バイポーラトランジスタの断面模式図である。
【図３】横型横型バイポーラトランジスタとシリコンゲルマニウムヘテロ接合バイポーラトランジスタを含む半導体装置の製造方法を示す説明図である。
【図４】横型横型バイポーラトランジスタとシリコンゲルマニウムヘテロ接合バイポーラトランジスタを含む半導体装置の製造方法を示す説明図である。
【図５】横型横型バイポーラトランジスタとシリコンゲルマニウムヘテロ接合バイポーラトランジスタを含む半導体装置の製造方法を示す説明図である。
【図６】横型横型バイポーラトランジスタとシリコンゲルマニウムヘテロ接合バイポーラトランジスタを含む半導体装置の製造方法を示す説明図である。
【図７】背景技術に示すヘテロ接合バイポーラトランジスタを示す断面模式図である。
【図８】背景技術に示す従来の横型バイポーラトランジスタを示す断面模式図である。
【図９】従来の横型バイポーラトランジスタのガンメルプロットである。
【符号の説明】
【００６４】
１ 横型バイポーラトランジスタ
２ Ｐ型半導体基板
３,１２ Ｎ+埋め込み層
４,１３ Ｎ型エピタキシャル層
５ ベース領域
６ コレクタ層
７ エミッタ層
８ コレクタ領域
９ エミッタ領域
１０ シリコンゲルマニウムヘテロ接合バイポーラトランジスタ
１４,１５ 酸化膜
１６ ベース取出層
１７ コレクタ取出層
１８ Ｐ型素子分離層
２０ ベース領域
２１ コレクタ拡散層
２２ エミッタ拡散層
２３ 酸化膜
２４ コレクタ領域
２５ エミッタ領域
２６ エミッタ電極
２７ 金属シリサイド
２８ 窒化珪素（Si3N4）膜
２９ 酸化膜
３０ 層間膜
３１ タングステンプラグ
【技術分野】
【０００１】
本発明は、横型バイポーラトランジスタおよびそれを有する半導体装置、ならびにそれらの製造方法に関するものである。
【背景技術】
【０００２】
近年の電子機器の小型軽量化に伴って、バイポーラトランジスタとＣＭＯＳトランジスタとを同一半導体基板上に混載して、両トランジスタの長所を有効に利用したＢｉＣＭＯＳ半導体装置が使用されるようになってきている。
【０００３】
このようなＢｉＣＭＯＳ半導体装置においては、半導体基板上にバイポーラトランジスタとＣＭＯＳトランジスタとを略同一工程にて製造することができるようにするために、ベース領域の上部にコレクタ領域とエミッタ領域とを並設した横型バイポーラトランジスタが採用されている。また、横型バイポーラトランジスタとシリコンゲルマニウムヘテロ接合バイポーラトランジスタとを同一半導体基板上に混載することも行われている。
【０００４】
従来のＰＭＯＳトランジスタ、ＮＭＯＳトランジスタ、および横型バイポーラトランジスタを同一基板上に形成した場合のシリコンゲルマニウムヘテロ接合バイポーラトランジスタ１００の断面図を図７に示す。
【０００５】
Ｐ型半導体基板１０２の内部に形成されたＮ型埋め込み層１１２およびＰ型半導体基板１０２の表面に形成したＮ型エピタキシャル層１１３中に形成したＳＩＣ（Selection Implantation Collector）から成るコレクタ領域１２４、ゲルマニウムを含むエピタキシャル層（シリコンゲルマニウム層）からなるベース領域１２０、多結晶シリコンからベース領域（シリコンゲルマニウム層）に不純物拡散させたエミッタ領域１２５が形成され、また、コレクタ取出層１１７、ベース領域１２０、エミッタ領域１２５、エミッタ電極１２６、金属シリサイド１２７、酸化膜１１４、酸化膜１１５、酸化膜１２９、Ｐ型素子分離層１１８、酸化膜１２３、窒化珪素膜１２８、層間膜１３０、タングステンプラグ１３１が形成されている。
【０００６】
このシリコンゲルマニウムヘテロ接合バイポーラトランジスタ１００の周波数特性を向上させるには、Ｐ型半導体基板１０２の上に形成するＮ型エピタキシャル層１１３の膜厚はできるだけ薄いほうが好ましい。
【０００７】
また、従来のＰＭＯＳトランジスタ、ＮＭＯＳトランジスタ、およびシリコンゲルマニウムヘテロ接合バイポーラトランジスタを同一基板上に形成した場合の横型バイポーラトランジスタ１０１の断面図を図８に示す。
【０００８】
エミッタ領域１０９およびコレクタ領域１０８の取り出し部分となるＰ型半導体基板１０２の表面上に配された絶縁膜を開口し、ゲルマニウムを含むＰ型半導体膜をエピタキシャル成長させ,レジストパターンを用いたエッチングにより形成したエミッタ電極１０７とコレクタ電極１０６とを有している。
【０００９】
この電極形成以降に熱処理を行うことにより、ゲルマニウムを含むＰ型半導体膜からの不純物拡散により横型バイポーラトランジスタのエミッタ拡散層１２２およびコレクタ拡散層１２１が自己整合的に形成される。ここで、Ｎ型エピタキシャル層１０４およびＮ+埋め込み層１０３はベース領域１０５を形成し、さらに酸化膜１１４、酸化膜１１５、酸化膜１２３、酸化膜１２９、ベース取出層１１６、Ｐ型素子分離層１１８、窒化珪素膜１２８、金属シリサイド１２７、層間膜１３０、タングステンプラグ１３１が形成されている。
【００１０】
このようにエミッタ拡散層１２２およびコレクタ拡散層１２１を熱拡散によって形成することにより、エミッタ拡散層１２２およびコレクタ拡散層１２１を非常に浅く形成できるので、シリコンゲルマニウムヘテロ接合バイポーラトランジスタ１００の周波数特性を向上させるためにＮ型エピタキシャル層１０４の膜厚を薄くしても、Ｎ+型埋め込み層１０３とエミッタ拡散層１２２およびコレクタ拡散層１２１との距離を十分持たせることができ、シリコンゲルマニウムヘテロ接合バイポーラトランジスタの周波数特性を向上させながら耐圧の低下を防ぐことを可能としていた（例えば、特許文献１参照。）。
【特許文献１】特開２００４−１１１５７５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上述した従来の横型バイポーラトランジスタにあっては、エミッタおよびコレクタとベースとの接合部がエピタキシャル層表面に近くなりやすく、この表面近傍に潜在している格子欠陥などのダメージに起因して、エミッタ−ベース間、コレクタ−ベース間でリーク電流が発生し、図９のガンメルプロットに示すようにバイポーラトランジスタとしての利得が十分に得られなくなる場合があるという問題があった。
【００１２】
この場合、エミッタ電極およびコレクタ電極の形成工程以降の熱処理を高温化もしくは長時間化することによって、エミッタ電極およびコレクタ電極の接合部をある程度深くすることにより問題の解消を図ることが考えられるが、この高温化もしくは長時間化した熱処理にともなって、同一基板上に形成されるシリコンゲルマニウムヘテロ接合バイポーラトランジスタにおけるベース層内の不純物も拡散してベース幅が厚くなり、シリコンゲルマニウムヘテロ接合バイポーラトランジスタの周波数特性を悪化させる虞があった。
【００１３】
そこで、本発明では、横型バイポーラトランジスタのエミッタおよびコレクタとベースとの接合部がエピタキシャル層表面に近い場合であっても横型バイポーラトランジスタとしての利得が十分得られ、さらに、同一の半導体基板上に横型バイポーラトランジスタとシリコンゲルマニウムヘテロ接合バイポーラトランジスタとを同時に形成する場合であっても、シリコンゲルマニウムヘテロ接合バイポーラトランジスタの周波数特性を悪化させることなく、同時に、横型バイポーラトランジスタのエミッタ−ベース間、コレクタ−ベース間でリーク電流の発生が少ない横型バイポーラトランジスタ、およびそれを有する半導体装置の構造、ならびにそれらの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の横型バイポーラトランジスタでは、ベース領域の上部に設けた不純物を含有する半導体層の不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを並設してなる横型バイポーラトランジスタにおいて、半導体層を横断させて前記不純物と同じ導電型となる不純物をさらにイオン注入した後に熱処理することによってコレクタ拡散層とエミッタ拡散層とを設けた。さらに、半導体層をシリコンゲルマニウム層としたことにも特徴を有するものである。
【００１５】
本発明の半導体装置では、ベース領域の上部に設けた不純物を含有する半導体層の不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを並設してなる横型バイポーラトランジスタと、シリコンゲルマニウムヘテロ接合バイポーラトランジスタとを同一の半導体基板上に形成してなる半導体装置において、半導体層を横断させて前記不純物と同じ導電型となる不純物をさらにイオン注入した後に熱処理することによってコレクタ拡散層とエミッタ拡散層とを設けた。さらに、半導体層をシリコンゲルマニウム層としたこと、特に、半導体層は、シリコンゲルマニウムヘテロ接合バイポーラトランジスタのベース領域を形成するために設けるシリコンゲルマニウム層で構成し、不純物のイオン注入は、ベース領域へのイオン注入と同時に行ったことにも特徴を有するものである。
【００１６】
本発明の横型バイポーラトランジスタの製造方法では、ベース領域の上部に設けた不純物を含有する半導体層の不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを形成する横型バイポーラトランジスタの製造方法において、半導体層を横断させて前記不純物と同じ導電型となる不純物をさらにイオン注入し、その後、熱処理を行うことによりコレクタ拡散層とエミッタ拡散層とを形成することとした。
【００１７】
本発明の半導体装置の製造方法では、ベース領域の上部に設けた不純物を含有する半導体層の不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを形成する横型バイポーラトランジスタと、シリコンゲルマニウムヘテロ接合バイポーラトランジスタとを同一の半導体基板上に形成する半導体装置の製造方法において、半導体層を横断させて前記不純物と同じ導電型となる不純物をさらにイオン注入し、その後、熱処理を行うことによりコレクタ拡散層とエミッタ拡散層とを形成することとした。
【発明の効果】
【００１８】
請求項１記載の発明では、ベース領域の上部に設けた不純物を含有する半導体層の不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを並設してなる横型バイポーラトランジスタにおいて、半導体層を横断させて前記不純物と同じ導電型となる不純物をさらにイオン注入した後に熱処理することによってコレクタ拡散層とエミッタ拡散層とを設けたことによって、高温もしくは長時間の熱処理を行うことなく表面における格子欠陥などのダメージの影響を受けない程度にベース接合部を深く形成でき、利得を十分に得ることができる横型バイポーラトランジスタを提供できる。
【００１９】
請求項２記載の発明では、請求項１記載の横型バイポーラトランジスタにおいて、半導体層をシリコンゲルマニウム層としたことによって、シリコンゲルマニウム層によりイオン注入によって注入される不純物が深く注入されることを抑制して浅い接合とすることができ、耐圧性を維持しながらエミッタ−ベース間及びコレクタ−ベース間でのリーク電流を抑制して、利得を十分に得ることができる横型バイポーラトランジスタを提供できる。
【００２０】
請求項３記載の発明では、ベース領域の上部に設けた不純物を含有する半導体層の不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを並設してなる横型バイポーラトランジスタと、シリコンゲルマニウムヘテロ接合バイポーラトランジスタとを同一の半導体基板上に形成してなる半導体装置において、半導体層を横断させて前記不純物と同じ導電型となる不純物をさらにイオン注入した後に熱処理することによってコレクタ拡散層とエミッタ拡散層とを設けたことによって、高温もしくは長時間の熱処理を行うことなく表面における格子欠陥などのダメージの影響を受けない程度にベース接合部を深く形成でき、利得を十分に得ることができる横型バイポーラトランジスタを設けた半導体装置を提供できる。
【００２１】
請求項４記載の発明では、請求項３記載の半導体装置において、半導体層をシリコンゲルマニウム層としたことによって、シリコンゲルマニウム層によりイオン注入によって注入される不純物が深く注入されることを抑制して浅い接合とすることができ、耐圧性を維持しながらエミッタ−ベース間及びコレクタ−ベース間でのリーク電流を抑制して、利得を十分に得ることができる横型バイポーラトランジスタを設けた半導体装置を提供できる。
【００２２】
請求項５記載の発明では、請求項３記載の半導体装置において、半導体層は、シリコンゲルマニウムヘテロ接合バイポーラトランジスタのベース領域を形成するために設けるシリコンゲルマニウム層で構成し、不純物のイオン注入は、ベース領域へのイオン注入と同時に行ったことによって、シリコンゲルマニウムヘテロ接合バイポーラトランジスタのベース領域の低抵抗化の処理にともなって横型バイポーラトランジスタへの不純物の追加を行うことができ、しかも、シリコンゲルマニウム層によりイオン注入によって注入される不純物が深く注入されることを抑制して浅い接合とすることができ、耐圧性を維持しながらエミッタ−ベース間及びコレクタ−ベース間でのリーク電流を抑制して、利得を十分に得ることができる横型バイポーラトランジスタを設けた半導体装置を提供できる。
【００２３】
請求項６記載の発明では、ベース領域の上部に設けた不純物を含有する半導体層の不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを形成する横型バイポーラトランジスタの製造方法において、半導体層を横断させて前記不純物と同じ導電型となる不純物をさらにイオン注入し、その後、熱処理を行うことによりコレクタ拡散層とエミッタ拡散層とを形成することによって、請求項１記載の発明と同様に、高温もしくは長時間の熱処理を行うことなく表面における格子欠陥などのダメージの影響を受けない程度にベース接合部を深く形成でき、利得を十分に得ることができる横型バイポーラトランジスタを提供可能とすることができる。
【００２４】
請求項７記載の発明では、ベース領域の上部に設けた不純物を含有する半導体層の不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを形成する横型バイポーラトランジスタと、シリコンゲルマニウムヘテロ接合バイポーラトランジスタとを同一の半導体基板上に形成する半導体装置の製造方法において、半導体層を横断させて前記不純物と同じ導電型となる不純物をさらにイオン注入し、その後、熱処理を行うことによりコレクタ拡散層とエミッタ拡散層とを形成することによって、請求項３記載の発明と同様に、高温もしくは長時間の熱処理を行うことなく表面における格子欠陥などのダメージの影響を受けない程度にベース接合部を深く形成でき、利得を十分に得ることができる横型バイポーラトランジスタを設けた半導体装置を提供可能とすることができる。
【発明を実施するための最良の形態】
【００２５】
本発明に係る横型バイポーラトランジスタ及びこの横型バイポーラトランジスタを有する半導体装置は、横型バイポーラトランジスタのコレクタ拡散層とエミッタ拡散層とを、ベース領域の上部に設けた不純物を含有する半導体層中の不純物を熱拡散させて形成しているものであって、特に、ベース領域の上部に設けた半導体層に、この半導体層中の不純物と同じ導電型となる不純物をさらにイオン注入し、その後熱拡散させてコレクタ拡散層及びエミッタ拡散層を形成しているものである。
【００２６】
このようにイオン注入によって不純物を追加注入して不純物の熱拡散を行うことにより、高温もしくは長時間の熱処理を行うことなく表面における格子欠陥などのダメージの影響を受けない程度にベース接合部を深く形成でき、横型バイポーラトランジスタの利得を十分に大きくすることができる。
【００２７】
しかも、半導体層として不純物の拡散を抑制する組み合わせの半導体層を選択することにより、イオン注入を行った場合に不純物が深く注入されることを抑制でき、耐圧性を維持しながらエミッタ−ベース間及びコレクタ−ベース間でのリーク電流を抑制できる。
【００２８】
このような半導体層と不純物の組み合わせとしては、シリコンゲルマニウム層とホウ素（Ｂ）の組み合わせを採用することが望ましい。なお、シリコンゲルマニウムに替えてシリコンゲルマニウムカーボンを用いる場合においても同様の作用と効果が期待できる。
【００２９】
特に、シリコンゲルマニウム層（以下、「SiGe層」という）を用いる場合には、横型バイポーラトランジスタと同時に形成するシリコンゲルマニウムヘテロ接合バイポーラトランジスタ（以下、「SiGeHBT」という）のベース領域の形成に用いるシリコンゲルマニウム層を用いることができ、横型バイポーラトランジスタに用いるSiGe層と、SiGeHBTに用いるSiGe層とを同時に形成することができる。
【００３０】
なお、横型バイポーラトランジスタのベース領域の上部に設けた半導体層であるSiGe層に含有させた不純物と、SiGe層の形成後にSiGe層を横断させて注入される不純物とは同一種であってもよいし、異種であってもよく、導電型が同じであればよい。
【００３１】
このように、SiGe層に追加で不純物をイオン注入して濃度を上げ、その後の熱処理により不純物を拡散させることにより、格子欠陥などのダメージの潜在している領域を避けて接合部を形成することが、しかも、直接イオン注入で拡散領域を形成するよりも浅い位置に接合部を形成することができる。特にSiGe層を用いていることによって、不純物の拡散係数が小さく、そのために精密に拡散深さを制御することができる。
【００３２】
したがって、耐圧の低下を微減にとどめながらエミッタ−ベース間、コレクタ−ベース間でのリーク電流を押さえることができるので、バイポーラトランジスタとしての利得を十分に得ることができる。そして、図１のガンメルプロットに示すような良好な特性が得られる。
【００３３】
さらに、横型バイポーラトランジスタのコレクタ拡散層とエミッタ拡散層とを浅く形成することができるので、コレクタ拡散層及びエミッタ拡散層が形成されるピタキシャル層の膜厚も薄くすることができ、SiGeHBTの周波数特性を向上させることができる。
【００３４】
以下において、本実施の形態について図面を参照しながら具体的に説明する。図２に示すように、本実施の形態に係る横型バイポーラトランジスタ１は、Ｐ型半導体基板２にＮ+埋め込み層３とＮ型エピタキシャル層４とからなるベース領域５が形成され、このベース領域５の上部にＰ型の不純物を含有するSiGe層からなるコレクタ層６とエミッタ層７とが左右に間隔をあけて積層され、その後、各コレクタ層６とエミッタ層７に含有させたＰ型の不純物をベース領域５のＮ型エピタキシャル層４の内部に拡散させてコレクタ拡散層２１およびエミッタ拡散層２２とが形成され、さらにこのSiGe層を通して不純物をイオン注入してコレクタ領域８およびエミッタ領域９が形成されている。
【００３５】
なお、図２に示すように、横型バイポーラトランジスタ１には、背景技術に示すと同様の酸化膜１４、酸化膜１５、酸化膜２３、酸化膜２９、ベース取出層１６、Ｐ型素子分離層１８、窒化珪素膜２８、金属シリサイド２７、層間膜３０、タングステンプラグ３１がさらに形成されている。
【００３６】
図３〜図６を参照しながら横型バイポーラトランジスタ１の製造方法を説明する。なお、以下の説明では、同一半導体基板上に横型バイポーラトランジスタ１と、背景技術で示したSiGeHBT１００と同様な構成を有するSiGeHBT１０とを同時に製造する場合の製造方法の説明を行う。
【００３７】
以下の図３〜５のいずれにおいても、（ａ）は同一半導体基板上に形成される横型バイポーラトランジスタ１の製造方法の各工程を示し、（ｂ）は同一半導体基板上に形成されるSiGeHBT１０の製造法の各工程を示すものである。なお、より前の工程で説明された構成部分については同一の符号を付して説明を省略する。ここで、説明の便宜上、横型バイポーラトランジスタ１はＰＮＰ特性を有し、SiGeHBT１０はＮＰＮ特性を有するものについて説明をする。
【００３８】
まず、前処理としてＰ型半導体基板２の表面を犠牲酸化させた後にフッ酸などの薬液を用いて酸化膜を除去し、その後、熱酸化させてＰ型半導体基板２の表面に酸化膜を形成する（図示せず）。
【００３９】
次に、Ｐ型半導体基板２の表面の酸化膜を、レジストパターンを用いたドライエッチングにより除去して、横型バイポーラトランジスタ１とSiGeHBT１０とを形成するための領域に開口部を形成する（図示せず）。
【００４０】
図３で示される工程を説明する。まず、アンチモン（Ｓｂ）を気相拡散させることでＰ型半導体基板２の内部にＮ+埋め込み層３、１２をそれぞれ形成し、その後、フッ酸などの薬液を用いて表面の酸化膜を除去し、エピタキシャル法によってＮ型エピタキシャル層４，１３を形成する。かかるＮ+埋め込み層３とＮ型エピタキシャル層４は、横型バイポーラトランジスタ１のベース領域５を構成する。
【００４１】
次に、Ｎ型エピタキシャル層４、１３の表面にＬＯＣＯＳ（LOCal Oxidation of Silicon）法によって部分的に酸化膜１４を形成し、その後、酸化膜１４の形成時に生じたダメージを除去するために熱酸化によって酸化膜１５を形成する。
【００４２】
次に、レジストパターンを用いたイオン注入によってＮ+埋め込み層３、１２の上部にベース取出層１６とコレクタ取出層１７とをそれぞれ形成し、その後、レジストパターンを用いたイオン注入によってＰ型素子分離層１８を形成する。
【００４３】
次に、図４で示される工程を説明する。まず、減圧ＣＶＤ（Chemical Vapor Deposition）法によって酸化膜を形成するとともに、窒素雰囲気中にて熱処理を行い、その後、レジストパターンを用いたドライエッチングおよびフッ酸などの薬液を用いたウエットエッチングによってＮ型エピタキシャル層４，１３の表面にダメージが入らないように酸化膜１５に開口部を形成し、Ｎ型エピタキシャル層４，１３を露出させる。
【００４４】
次に、エピタキシャル法によってＰ型の不純物であるホウ素（Ｂ）を含有するシリコンゲルマニウム（SiGe）をＮ型エピタキシャル層４，１３の表面および酸化膜１５の表面に積層してSiGe層を形成する。その際に、Ｎ型エピタキシャル層４，１３の表面には単結晶のシリコンゲルマニウムが積層され、また、酸化膜１５の表面には多結晶のシリコンゲルマニウムが積層される。これがSiGe層の積層工程である。
【００４５】
次に、レジストパターンを用いたドライエッチングによってシリコンゲルマニウム層を所定形状に成形する。すなわち、横型バイポーラトランジスタ１ではコレクタ層６およびエミッタ層７を形成し、SiGeHBT１０ではベース領域２０を形成する。
【００４６】
次に、図５で示される工程を説明する。まず、減圧ＣＶＤ法によって酸化膜２３を形成し、窒素雰囲気中にて熱処理を行った後、レジストパターンを用いたドライエッチングによってSiGeHBT１０のベース領域２０の上部に開口部を形成する。
【００４７】
次に、レジストパターンを用いたイオン注入によってリンイオン（Ｐ+）を注入してＮ型エピタキシャル層１３の内部にＮ型ＳＩＣ（Selective Implanted Collector）からなるコレクタ領域２４を形成する。
【００４８】
次に、減圧ＣＶＤ法によって多結晶シリコン膜と酸化膜とを順に成膜し、レジストパターンを用いたイオン注入によって砒素（As）を注入してベース領域２０の上部にエミッタ領域２５を形成し、さらにエミッタ電極２６を形成し、レジストパターンを用いたドライエッチングにより多結晶シリコン膜を所定形状に成形する。
【００４９】
次にレジストパターンを用いたドライエッチングによって、SiGeHBT１０のグラフトベース部と、横型バイポーラトランジスタ１のエミッタ層７およびコレクタ層６の上部に開口を形成する。
【００５０】
次に、本発明の要部であるSiGe層を横断させて不純物のイオン注入を行うために、レジストパターンを用いたイオン注入によってホウ素イオン（BF2+）を注入する。これがイオン注入工程である。
【００５１】
このイオン注入によって、SiGeHBTのグラフトベース部の抵抗を下げるとともに、横型バイポーラトランジスタ１のコレクタ層６とエミッタ層７のホウ素（Ｂ）濃度を上昇させている。
【００５２】
その後、エミッタ電極にイオン注入した砒素（As）の活性化のために熱処理を行う。この処理によって横型バイポーラトランジスタのコレクタ層６とエミッタ層７からはボロンが拡散され、コレクタ拡散層２１とエミッタ拡散層２２とが形成されることとなる。これが拡散層形成工程である。このようにして、コレクタ層６とコレクタ拡散層２１とによりコレクタ領域８を形成し、エミッタ層７とエミッタ拡散層２２とによりエミッタ領域９を形成している。
【００５３】
このように横型バイポーラトランジスタ１のエミッタ拡散層２２およびコレクタ拡散層２１の形成前にイオン注入にてホウ素（Ｂ）濃度を上昇させておくことによって、その後のSiGeHBT１０に対する熱処理のみで、接合部を格子欠陥などのダメージの潜在しているＮ型エピタキシャル層４の表面から１０ｎｍ以上離すことができる。
【００５４】
これによって、同時に形成するSiGeHBT１０の特性を損なうことなく、横型バイポーラトランジスタのコレクタ−ベース間およびエミッタ−ベース間のリーク電流を減少させることが可能となる。なお、追加で行うホウ素（Ｂ）のイオン注入の量を制御することによって、この接合部の深さも制御できる。
【００５５】
接合部とＮ+埋め込み層との間の距離が狭くなると耐圧の低下量も大きくなるので、接合深さは１００ｎｍ以内が望ましい。すなわち、接合深さは１０ｎｍから１００ｎｍの範囲が望ましいものである。
【００５６】
また、SiGeHBT１０の高周波特性向上のためには熱処理の温度を下げる必要があるが、このように事前にホウ素（Ｂ）濃度を上げておくことにより低温の熱処理でも必要とする接合深さの制御を可能とすることができる。
【００５７】
例えば、SiGeHBT１０のエミッタ電極の砒素のイオン注入を、in-situのリンドープポリシリコンで形成した場合には、熱処理の温度を１０００℃程度から９００℃程度に低減することができ、これによりベース層のボロンプロファイルの拡散を抑止して、狭いベース幅を確保できる。したがって、SiGeHBT１０の高周波特性を向上させることができる。
【００５８】
上記したようにコレクタ拡散層２１及びエミッタ拡散層２２を形成した後、レジストパターンを用いたドライエッチングにより酸化膜２３の所定箇所を開口し、コバルト（Co）又はチタン（Ti）などの金属膜を成膜し、次に窒化チタン（TiN）をスパッタリングして窒素雰囲気中にて熱処理を行うことにより金属シリサイド層２７を形成する。
【００５９】
次に、アンモニア過水などの薬液を用いて酸化膜２３の表面に成膜された未反応金属膜を除去し、窒素雰囲気中にて熱処理を行い、金属シリサイド層２７を低抵抗化する。
【００６０】
次に、図６で示される工程を説明する。まず、減圧ＣＶＤ法を用いて窒化珪素（Si3N4）膜２８を形成した後に、減圧ＣＶＤ法を用いて酸化膜２９を形成する。
【００６１】
次に、Ｐ型半導体基板２の表面に層間膜３０を形成するとともに、所定箇所にタングステンプラグ３１を設け、各タングステンプラグ３１その後、所定の配線を施す。
【００６２】
以上に説明した製造方法によって、同一半導体基板上に横型バイポーラトランジスタ１とSiGeHBT１０とを同時に形成した半導体装置を製造することができる。
【図面の簡単な説明】
【００６３】
【図１】本発明に係る横型バイポーラトランジスタのガンメルプロットである。
【図２】本発明に係る横型バイポーラトランジスタの断面模式図である。
【図３】横型横型バイポーラトランジスタとシリコンゲルマニウムヘテロ接合バイポーラトランジスタを含む半導体装置の製造方法を示す説明図である。
【図４】横型横型バイポーラトランジスタとシリコンゲルマニウムヘテロ接合バイポーラトランジスタを含む半導体装置の製造方法を示す説明図である。
【図５】横型横型バイポーラトランジスタとシリコンゲルマニウムヘテロ接合バイポーラトランジスタを含む半導体装置の製造方法を示す説明図である。
【図６】横型横型バイポーラトランジスタとシリコンゲルマニウムヘテロ接合バイポーラトランジスタを含む半導体装置の製造方法を示す説明図である。
【図７】背景技術に示すヘテロ接合バイポーラトランジスタを示す断面模式図である。
【図８】背景技術に示す従来の横型バイポーラトランジスタを示す断面模式図である。
【図９】従来の横型バイポーラトランジスタのガンメルプロットである。
【符号の説明】
【００６４】
１ 横型バイポーラトランジスタ
２ Ｐ型半導体基板
３,１２ Ｎ+埋め込み層
４,１３ Ｎ型エピタキシャル層
５ ベース領域
６ コレクタ層
７ エミッタ層
８ コレクタ領域
９ エミッタ領域
１０ シリコンゲルマニウムヘテロ接合バイポーラトランジスタ
１４,１５ 酸化膜
１６ ベース取出層
１７ コレクタ取出層
１８ Ｐ型素子分離層
２０ ベース領域
２１ コレクタ拡散層
２２ エミッタ拡散層
２３ 酸化膜
２４ コレクタ領域
２５ エミッタ領域
２６ エミッタ電極
２７ 金属シリサイド
２８ 窒化珪素（Si3N4）膜
２９ 酸化膜
３０ 層間膜
３１ タングステンプラグ
【特許請求の範囲】
【請求項１】
ベース領域の上部に設けた不純物を含有する半導体層の前記不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを並設してなる横型バイポーラトランジスタにおいて、 前記半導体層を横断させて前記不純物と同じ導電型となる不純物をさらにイオン注入した後に熱処理することによって前記コレクタ拡散層と前記エミッタ拡散層とを設けたことを特徴とする横型バイポーラトランジスタ。
【請求項２】
前記半導体層をシリコンゲルマニウム層としたことを特徴とする請求項１記載の横型バイポーラトランジスタ。
【請求項３】
ベース領域の上部に設けた不純物を含有する半導体層の前記不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを並設してなる横型バイポーラトランジスタと、シリコンゲルマニウムヘテロ接合バイポーラトランジスタとを同一の半導体基板上に形成してなる半導体装置において、 前記半導体層を横断させて前記不純物と同じ導電型となる不純物をさらにイオン注入した後に熱処理することによって前記コレクタ拡散層と前記エミッタ拡散層とを設けたことを特徴とする半導体装置。
【請求項４】
前記半導体層をシリコンゲルマニウム層としたことを特徴とする請求項３記載の半導体装置。
【請求項５】
前記半導体層は、前記シリコンゲルマニウムヘテロ接合バイポーラトランジスタのベース領域を形成するために設けるシリコンゲルマニウム層で構成し、 前記不純物のイオン注入は、前記ベース領域へのイオン注入と同時に行ったことを特徴とする請求項３記載の半導体装置。
【請求項６】
ベース領域の上部に設けた不純物を含有する半導体層の前記不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを形成する横型バイポーラトランジスタの製造方法において、 前記半導体層を横断させて前記不純物と同じ導電型となる不純物をさらにイオン注入し、その後、熱処理を行うことにより前記コレクタ拡散層と前記エミッタ拡散層とを形成することを特徴とする横型バイポーラトランジスタの製造方法。
【請求項７】
ベース領域の上部に設けた不純物を含有する半導体層の前記不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを形成する横型バイポーラトランジスタと、シリコンゲルマニウムヘテロ接合バイポーラトランジスタとを同一の半導体基板上に形成する半導体装置の製造方法において、 前記半導体層を横断させて前記不純物と同じ導電型となる不純物をさらにイオン注入し、その後、熱処理を行うことにより前記コレクタ拡散層と前記エミッタ拡散層とを形成することを特徴とする半導体装置の製造方法。
【請求項１】
ベース領域の上部に設けた不純物を含有する半導体層の前記不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを並設してなる横型バイポーラトランジスタにおいて、 前記半導体層を横断させて前記不純物と同じ導電型となる不純物をさらにイオン注入した後に熱処理することによって前記コレクタ拡散層と前記エミッタ拡散層とを設けたことを特徴とする横型バイポーラトランジスタ。
【請求項２】
前記半導体層をシリコンゲルマニウム層としたことを特徴とする請求項１記載の横型バイポーラトランジスタ。
【請求項３】
ベース領域の上部に設けた不純物を含有する半導体層の前記不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを並設してなる横型バイポーラトランジスタと、シリコンゲルマニウムヘテロ接合バイポーラトランジスタとを同一の半導体基板上に形成してなる半導体装置において、 前記半導体層を横断させて前記不純物と同じ導電型となる不純物をさらにイオン注入した後に熱処理することによって前記コレクタ拡散層と前記エミッタ拡散層とを設けたことを特徴とする半導体装置。
【請求項４】
前記半導体層をシリコンゲルマニウム層としたことを特徴とする請求項３記載の半導体装置。
【請求項５】
前記半導体層は、前記シリコンゲルマニウムヘテロ接合バイポーラトランジスタのベース領域を形成するために設けるシリコンゲルマニウム層で構成し、 前記不純物のイオン注入は、前記ベース領域へのイオン注入と同時に行ったことを特徴とする請求項３記載の半導体装置。
【請求項６】
ベース領域の上部に設けた不純物を含有する半導体層の前記不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを形成する横型バイポーラトランジスタの製造方法において、 前記半導体層を横断させて前記不純物と同じ導電型となる不純物をさらにイオン注入し、その後、熱処理を行うことにより前記コレクタ拡散層と前記エミッタ拡散層とを形成することを特徴とする横型バイポーラトランジスタの製造方法。
【請求項７】
ベース領域の上部に設けた不純物を含有する半導体層の前記不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを形成する横型バイポーラトランジスタと、シリコンゲルマニウムヘテロ接合バイポーラトランジスタとを同一の半導体基板上に形成する半導体装置の製造方法において、 前記半導体層を横断させて前記不純物と同じ導電型となる不純物をさらにイオン注入し、その後、熱処理を行うことにより前記コレクタ拡散層と前記エミッタ拡散層とを形成することを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００６−２１６９２２（Ｐ２００６−２１６９２２Ａ）
【公開日】平成１８年８月１７日（２００６．８．１７）
【国際特許分類】
【出願番号】特願２００５−３１１３１（Ｐ２００５−３１１３１）
【出願日】平成１７年２月７日（２００５．２．７）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成１８年８月１７日（２００６．８．１７）
【国際特許分類】
【出願日】平成１７年２月７日（２００５．２．７）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]