【課題】抵抗素子を有する半導体装置に関し、印加電圧により抵抗値にバラツ
キが生じない半導体装置を提供することを目的とする。
【解決手段】半導体基板（２）上にバイポーラ素子とともに抵抗素子を形成さ
れる半導体装置（１００）において、抵抗素子は、半導体基板（２）上に形成さ
れ、半導体基板（２）を絶縁する絶縁層（１０１）と、絶縁層（１０１）上に形
成され、抵抗を形成する抵抗層（１０２）とを設ける。 （もっと読む）

【課題】 バイポーラ・トランジスタ構造体、バイポーラ・トランジスタを設計し製造する方法、及びバイポーラ・トランジスタを有する回路を設計する方法を提供する。
【解決手段】 バイポーラ・トランジスタを設計する方法は、バイポーラ・トランジスタの初期設計を選択するステップ（図２５の２４０）と、バイポーラ・トランジスタの初期設計をスケーリングしてバイポーラ・トランジスタの縮小設計を生成するステップ（２４５）と、バイポーラ・トランジスタの縮小設計の応力補償が必要かどうかを、スケーリング後のバイポーラ・トランジスタのエミッタの寸法に基づいて判断するステップ（２５０）と、バイポーラ・トランジスタの縮小設計の応力補償が必要な場合に、縮小設計のトレンチ分離レイアウト・レベルのレイアウトを、縮小設計のエミッタ・レイアウト・レベルのレイアウトに対して調節して（２５５）バイポーラ・トランジスタの応力補償縮小設計を生成するステップ（２６０）と、を含む。 （もっと読む）

【課題】外部からの高周波ノイズに対して誤動作しにくい半導体装置およびその製造方法を提供する。
【解決手段】ｎ型コレクタ層１１上に配置されたｐ型ベース層１２ｂと、ｐ型ベース層１２ｂ上に配置されたｎ型エミッタ層１３ｂと、ｐ型ベース層１２ｂ上にｐ型ベース層１２ｂを包囲するように配置されたｎ型ベースコンタクト層２１と、ｎ型コレクタ層１１上にｐ型ベース層１２ｂと離隔して配置されたｐ型アノード層１２ｃと、ｎ型エミッタ層１３ｂに接続されたエミッタ電極１６ｃと、ｐ型ベース層１２ｂおよびｎ型ベースコンタクト層２１に接続されたベース電極１６ａと、ｐ型アノード層１２ｃに接続され、かつエミッタ電極１６ｃと共通接続されたアノード電極１６ｂと、エミッタ電極１６ｃとベース電極１６ａ間に接続された第１抵抗Ｒ１と、ベース電極１６ａに接続された第２抵抗Ｒ２とを備える。 （もっと読む）

【課題】抵抗が増加するのを抑制するとともに、高速応答性（高周波特性）が低下するのを抑制することが可能な半導体装置の製造方法を提供する。
【解決手段】この半導体装置１００の製造方法は、ｐ型シリコン基板１上にイオン注入による欠陥の増加を抑制する窒化膜３０を形成する第１工程と、窒化膜３０上からイオンを注入し、ｐ型シリコン基板１表面にソース領域１２およびドレイン領域１３などの素子活性領域を形成する第２工程と、窒化膜３０を除去する第３工程と、素子活性領域の界面準位の上昇を抑制する第１酸化膜５を素子活性領域上に形成する第４工程とを含む半導体装置の製造方法であって、窒化膜３０は、第１酸化膜５よりも欠陥の増加を抑制でき、第１酸化膜５は、窒化膜３０よりも界面準位の上昇を抑制できることを特徴とする。 （もっと読む）

【課題】チップ面積を従来に比して小さくすることが可能な、半導体素子の分離技術を提供することを目的とする。
【解決手段】Ｎ−半導体層３の表面にＮ＋半導体層４、Ｐ半導体層５，Ｎ＋半導体層６を形成する。次に、Ｎ＋半導体層４の内側に開口部を有するレジスト層７を形成する。次に、当該レジスト層７をマスクとして半導体基板１を選択的にエッチングしてＮ＋半導体層４を分断する溝８を形成する。分断されたＮ＋半導体層４をＮ＋半導体層４ａ，４ｂとする。次に、溝８の内部をシリコン酸化膜等の絶縁膜９で埋設する。次に、Ｐ半導体層５（ベース領域），Ｎ＋半導体層６（エミッタ領域），Ｎ＋半導体層４ａ，４ｂ（コレクタ領域）、の各表面に至るコンタクトホールを有するシリコン酸化膜１０を形成する。次に、各コンタクトホール内にベース電極１１，エミッタ電極１２，コレクタ電極１３を形成する。 （もっと読む）

【課題】本発明はエミッタ−ベーススペーサ領域中に低Ｋ材料を有するバイポーラトランジスタの作製方法を提供する。
【解決手段】本発明は半導体ウエハ基板上に配置されたバイポーラトランジスタを供する。バイポーラトランジスタは半導体ウエハ基板中に配置されたコレクタ、コレクタ中に配置されたベース、ベース上に配置され、ベースの少くとも一部と接触するエミッタを含んでよく、エミッタはその中に低Ｋ層を有する。低Ｋ層はたとえば、エミッタの一方の側に近接して配置するか、エミッタの相対する側に近接して配置してよい。しかし、すべての実施例において、低Ｋ層はバイポーラトランジスタの適切な機能を妨げず、従来のバイポーラトランジスタに典型的に付随したエミッタ−ベース容量を、本質的に減す。 （もっと読む）

【課題】２つのトレンチ間の島領域に高濃度拡散層を短時間で深く形成することを可能にし、もって生産性の向上とエネルギー損失の低減に寄与する半導体装置の製造方法を提供する。
【解決手段】ＳＯＩ基板１を、埋込み酸化膜３に達するトレンチ７，７により複数のデバイス領域８に分離した後、前記トレンチ８の壁面より不純物（ドーパント）をシリコン層４，５に拡散させて、相隣接する２つのトレンチ７間の島領域９に電位固定用高濃度拡散層１０を形成すると同時に、トレンチ７の外側のデバイス領域８に、ＮＰＮトランジスタ１４のコレクタ層として共用される高濃度拡散層１１を形成し、しかる後、前記トレンチ７にＣＶＤ法により絶縁物６を埋込む。 （もっと読む）

【課題】結晶欠陥の発生を抑制しつつ、絶縁層上に配置された厚膜半導体層と薄膜半導体層とを同一基板上に形成する。
【解決手段】絶縁層１２上に配置された半導体層１３の薄膜ＳＯＩ形成領域Ｒ１に第１半導体層２１および第２半導体層２２を選択的に形成し、第２半導体層２２を半導体層１３上で支持する支持体２７を形成してから、第１半導体層２１をエッチング除去して、半導体層１３と第２半導体層２２との間に空洞部３０を形成し、半導体層１３および第２半導体層２２の熱酸化を行うことにより、半導体層１３と第２半導体層２２との間の空洞部３０に埋め込み絶縁層３１を形成する。 （もっと読む）

【課題】 素子形成領域に発生する結晶欠陥が低減された高集積密度のシャロウ・トレンチ分離構造の半導体装置を提供する。
【解決手段】半導体基板の表面の一部に形成されたシャロウ・トレンチをなす複数の溝部６と、この溝部６の内部に形成された、有機シリコン系ＣＶＤ法により形成され、有機シリコン系ＣＶＤ法による堆積後１１００℃を除く１１００℃〜１３５０℃の温度で熱処理され、溝部６の内部において水分を解離された酸化膜からなる埋込酸化膜７１と、溝部６と溝部６との間に形成され、転位密度が１個／μｍ² 以下である素子形成領域５と、この素子形成領域５に形成されたトランジスタ（９１，９２）とを備える。 （もっと読む）

【課題】保護動作の開始電圧の低電圧化とチップサイズのコンパクト化との両立が図られた保護回路および半導体装置を提供すること。
【解決手段】静電気保護回路１００は，ＮＰＮバイポーラトランジスタ１０およびキャパシタ１４を有している。そして，ＮＰＮバイポーラトランジスタ１０は，コレクタが入力端子１１に接続され，エミッタが接地されている。また，ＮＰＮバイポーラトランジスタ１０のベースとコレクタとの間には，キャパシタ１４が配設されている。また，ＮＰＮバイポーラトランジスタ１０のベースは，抵抗素子１５を介して接地されている。さらに，キャパシタ１４は，トレンチキャパシタであり，ＮＰＮバイポーラトランジスタ１０を区画する素子分離トレンチを兼ねる。 （もっと読む）

【課題】横型バイポーラトランジスタ、およびそれを有する半導体装置、ならびにそれらの製造方法において、エピタキシャル層表面近傍に潜在しているダメージによって横型バイポーラトランジスタの利得が得られないことを改善する。
【解決手段】ベース領域の上部に設けた不純物を含有する半導体層の前記不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを並設してなる横型バイポーラトランジスタ、およびそれを有する半導体装置において、半導体層を横断させて不純物をさらにイオン注入した後に熱処理することによってコレクタ拡散層とエミッタ拡散層とを設ける。半導体層はシリコンゲルマニウム層とし、特に、半導体装置に横型バイポーラトランジスタとともに形成するシリコンゲルマニウムヘテロ接合バイポーラトランジスタの形成に用いるシリコンゲルマニウム層を利用する。 （もっと読む）

【課題】縦構造のバイポーラトランジスタを用い、コレクタの電極取り出しを基板の裏面側で行うことで、バイポーラトランジスタのデバイス面積を縮小化するとともに高速動作化を可能とする。
【解決手段】バイポーラトランジスタ１００とＭＯＳ型トランジスタ２００とを同一基板１０に搭載した半導体集積回路装置１であって、バイポーラトランジスタ１００は、エミッタ層１２０、ベース層１１０、コレクタ層１３０が基板１０主面に対して垂直方向に配列されたものからなり、ベース層１１０に接続されるベース取り出し電極１１１が基板１０の主面側に設けられ、エミッタ層１２０に接続されるエミッタ取り出し電極１２１が基板１０の主面側に設けられ、コレクタ層１３０に接続されるコレクタ取り出し電極１３１が基板１０の主面とは反対の裏面側に設けられたものである。 （もっと読む）

【課題】半導体装置の製造方法として、縦型バイポーラトランジスタの底部に、形状良く低抵抗層を設ける方法を提供する。
【解決手段】２重ＳＯＩ基板を用意する工程と、ディープトレンチを形成する工程と、ディープトレンチを埋め込む工程と、開口部54を設ける工程と、空孔部56を設ける工程と、多結晶シリコン層80を堆積する工程と、バイポーラトランジスタを形成する工程とを有している。開口部を設ける工程では、ドライエッチングを行って、バイポーラトランジスタ被形成領域55の、第２埋め込み酸化膜40を露出させる。空孔部を設ける工程では、ウェットエッチングにより、バイポーラトランジスタ被形成領域内の第２埋め込み酸化膜を除去する。多結晶シリコン層を堆積する工程では、上述の工程で形成された、互いに連通している開口部及び空孔部に多結晶シリコン層を堆積する。 （もっと読む）