半導体装置およびその製造方法
【課題】外部からの高周波ノイズに対して誤動作しにくい半導体装置およびその製造方法を提供する。
【解決手段】n型コレクタ層11上に配置されたp型ベース層12bと、p型ベース層12b上に配置されたn型エミッタ層13bと、p型ベース層12b上にp型ベース層12bを包囲するように配置されたn型ベースコンタクト層21と、n型コレクタ層11上にp型ベース層12bと離隔して配置されたp型アノード層12cと、n型エミッタ層13bに接続されたエミッタ電極16cと、p型ベース層12bおよびn型ベースコンタクト層21に接続されたベース電極16aと、p型アノード層12cに接続され、かつエミッタ電極16cと共通接続されたアノード電極16bと、エミッタ電極16cとベース電極16a間に接続された第1抵抗R1と、ベース電極16aに接続された第2抵抗R2とを備える。
【解決手段】n型コレクタ層11上に配置されたp型ベース層12bと、p型ベース層12b上に配置されたn型エミッタ層13bと、p型ベース層12b上にp型ベース層12bを包囲するように配置されたn型ベースコンタクト層21と、n型コレクタ層11上にp型ベース層12bと離隔して配置されたp型アノード層12cと、n型エミッタ層13bに接続されたエミッタ電極16cと、p型ベース層12bおよびn型ベースコンタクト層21に接続されたベース電極16aと、p型アノード層12cに接続され、かつエミッタ電極16cと共通接続されたアノード電極16bと、エミッタ電極16cとベース電極16a間に接続された第1抵抗R1と、ベース電極16aに接続された第2抵抗R2とを備える。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置およびその製造方法に関し、特に、外部からの高周波ノイズに対して誤動作しにくい半導体装置およびその製造方法に関する。
【背景技術】
【0002】
電力破壊を抑制できる半導体装置として、ベース領域の表面に設定されたベースコンタクト領域において、ベース電極がベース領域に接続され、ベースコンタクト領域の境界部の下方には、エミッタ領域と同じ導電型を有するn型領域がベースコンタクト領域を包囲するように形成されたユニバーサルダイオード構造を有する半導体装置が開示されている(例えば、特許文献1参照。)。特許文献1に開示された半導体装置においては、ベースコンタクト領域の境界部の下方において、p型のベース領域およびn型領域により、pn寄生ダイオードが形成されている。
【0003】
特許文献1に開示された半導体装置においては、無線など外部からの電波輻射のため、外部からの高周波ノイズに対して誤動作し易いという問題点がある。
【特許文献1】特開2001−85443号公報(第3頁、第1図)
【発明の開示】
【発明が解決しようとする課題】
【0004】
本発明の目的は、外部からの高周波ノイズに対して誤動作しにくい半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【0005】
上記目的を達成するための本発明の一態様によれば、トランジスタと、前記トランジスタの主電極間に逆並列に接続されたダイオードと、前記ダイオードのアノードと前記トランジスタのエミッタの共通接続端子と前記トランジスタの制御電極との間に接続された第1抵抗と、前記トランジスタの制御電極に接続された第2抵抗とを備える半導体装置が提供される。
【0006】
本発明の他の態様によれば、第1導電型を有するコレクタ層と、前記コレクタ層上に配置され、第2導電型を有するベース層と、前記ベース層上に配置され、第1導電型を有するエミッタ層と、前記エミッタ層と離隔し、前記ベース層上に、当該ベース層を包囲するように配置され、第1導電型を有するベースコンタクト層と、前記コレクタ層上に前記ベース層と離隔して配置され、第2導電型を有するアノード層と、前記エミッタ層に接続されたエミッタ電極と、前記ベース層および前記ベースコンタクト層に接続されたベース電極と、前記コレクタ層に接続されたコレクタ電極と、前記アノード層に接続され、かつ前記エミッタ電極と共通接続されたアノード電極と、前記エミッタ電極と前記ベース電極間に接続された第1抵抗と、前記ベース電極に接続された第2抵抗とを備える半導体装置が提供される。
【0007】
本発明の他の態様によれば、第1導電型を有するコレクタ層を形成する工程と、前記コレクタ層上に第2導電型を有するベース層を形成する工程と、前記ベース層上に、第1導電型を有するエミッタ層を形成する工程と、前記エミッタ層と離隔して、前記ベース層上に、当該ベース層を包囲するように、第1導電型を有するベースコンタクト層を形成する工程と、前記コレクタ層上に前記ベース層と離隔して、第2導電型を有するアノード層を形成する工程と、前記エミッタ層上にエミッタ電極を形成する工程と、前記ベース層および前記ベースコンタクト層上にベース電極を形成する工程と、前記アノード層上に前記エミッタ電極と共通接続されるアノード電極を形成する工程と、前記エミッタ電極と前記ベース電極間に第1抵抗を形成する工程と、前記ベース電極に接続された第2抵抗を形成する工程とを有する半導体装置の製造方法が提供される。
【発明の効果】
【0008】
本発明によれば、外部からの高周波ノイズに対して誤動作しにくい半導体装置およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【0009】
次に、図面を参照して、本発明の実施の形態を説明する。以下において、同じブロックまたは要素には同じ符号を付して説明の重複を避け、説明を簡略にする。図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【0010】
以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、各構成部品の配置などを下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
【0011】
[第1の実施の形態]
本発明の第1の実施の形態に係る半導体装置の回路構成は、図1に示すように、バイポーラトランジスタQ1と、バイポーラトランジスタQ1のコレクタ・エミッタ間に逆並列に接続されたダイオードDと、ダイオードDのアノードとバイポーラトランジスタQ1のエミッタのエミッタ・アノード共通接続端子EAとバイポーラトランジスタQ1のベースコンタクト端子BEとの間に接続された第1抵抗R1と、バイポーラトランジスタQ1のベースコンタクト端子BEとベース端子Bとの間に接続された第2抵抗R2とを備える。
【0012】
バイポーラトランジスタQ1と、ダイオードDと、第1抵抗R1と、第2抵抗R2は、集積化されていても良い。
【0013】
第1抵抗R1および第2抵抗R2は、ポリシリコンにより形成されていても良い。
【0014】
ダイオードDのアノードとバイポーラトランジスタQ1のエミッタのエミッタ・アノード共通接続端子EAは接地電位になされ、バイポーラトランジスタQ1のコレクタに誘導されるノイズ電流は、ダイオードDのアノード・カソード間に形成されるキャパシタを介して、接地電位に吸収されるため、第1の実施の形態に係る半導体装置は、耐ノイズ性能が優れている。
【0015】
第1の実施の形態に係る半導体装置の図1に対応した断面構造は、図2に示すように模式的に表される。
【0016】
第1の実施の形態に係る半導体装置は、図2に示すように、n型コレクタ層11と、n型コレクタ層11上に配置されたp型ベース層12bと、p型ベース層12b上に配置されたn型エミッタ層13bと、n型エミッタ層13bと離隔し、p型ベース層12b上に、p型ベース層12bを包囲するように配置されたn型ベースコンタクト層21と、n型コレクタ層11上にp型ベース層12bと離隔して配置されたp型アノード層12cと、n型エミッタ層13bに接続されたエミッタ電極16cと、p型ベース層12bおよびn型ベースコンタクト層21に接続されたベース電極16aと、p型アノード層12cに接続され、かつエミッタ電極16cと共通接続されたアノード電極16bと、エミッタ電極16cとベース電極16a間に接続された第1抵抗R1と、ベース電極16aに接続された第2抵抗R2とを備える。
【0017】
n型コレクタ層11は、n型コレクタ層11の裏面に形成された高不純物密度のn+型コレクタ層20を介してコレクタ端子Cに接続されていても良い。
【0018】
第1抵抗R1は、p型アノード層12c上に配置された第1絶縁層17を介して形成されたポリシリコン15により形成されていても良い。
【0019】
第2抵抗R2は、n型コレクタ層11上に配置された第1絶縁層17を介して形成されたポリシリコン15により形成されていても良い。
【0020】
第1の実施の形態に係る半導体装置のバイポーラトランジスタ部分の模式的断面構造は、図3に示すように表される。図3中に回路を示すように、バイポーラトランジスタのベース・コレクタ間には、寄生容量Cobが形成され、またn型コレクタ層11には、コレクタ直列抵抗RCが形成される。また、p型ベース層12bおよびn型ベースコンタクト層21には、図3中に示すように、n型ベースコンタクト層21に挟まれたp型ベース層12b部分の直列抵抗RBと、n型ベースコンタクト層21とp型ベース層12b間の接合容量CBが形成される。直列抵抗RBと接合容量CBは、図3に示すように、並列接続される。
【0021】
図3に対応した第1の実施の形態に係る半導体装置のバイポーラトランジスタ部分の等価回路構成は、図4に示すように表される。
【0022】
図4の等価回路において、コレクタ側に出力抵抗ROを接続し、バイポーラトランジスタのコレクタに外部から高周波ノイズ電圧Vnが印加された場合、一部は入力側に高周波ノイズ電圧Vniとして分岐し、残りの成分は、寄生容量Cobを介してバイポーラトランジスタのベースコンタクト端子BEに高周波ノイズ電圧Vnbとして印加される。高周波ノイズ電圧Vnbは接地電位に吸収される。同時に、増幅された高周波ノイズ電流incがコレクタ・エミッタ間に導通する。Ccは、バイポーラトランジスタのコレクタ・エミッタ間容量を表す。高周波ノイズ電流incは、バイポーラトランジスタのコレクタ・エミッタ間容量Ccを増大することによって、低減化される。
【0023】
第1の実施の形態に係る半導体装置の等価回路構成は、図5に示すように表される。第1の実施の形態に係る半導体装置は、図1に示すように、バイポーラトランジスタQ1のコレクタ・エミッタ間に逆並列に接続されたダイオードDと、エミッタ・アノード共通接続端子EAとバイポーラトランジスタQ1のベースコンタクト端子BEとの間に接続された第1抵抗R1と、バイポーラトランジスタQ1のベースコンタクト端子BEとベース端子Bとの間に接続された第2抵抗R2とを備えることから、図4に示したバイポーラトランジスタ部分の等価回路と組み合わせることによって、図5の等価回路構成が得られる。バイポーラトランジスタQ1のベースコンタクト端子BEとエミッタ・アノード共通接続端子EA間には、バイポーラトランジスタQ1のベース・エミッタ間の寄生容量CiLも存在するため、図5中に点線で示されている。
【0024】
第1の実施の形態に係る半導体装置は、例えば、1MHz〜200MHz程度の高周波ノイズに対しても、誤動作しにくいという性能が得られている。バイポーラトランジスタQ1の電流利得は、例えば、約100〜600程度であり、コレクタ・エミッタ間には、例えば、約0.1〜0.3A程度のコレクタ電流が導通する。バイポーラトランジスタQ1、ダイオードD、第1抵抗R1、第2抵抗R2を集積化した素子サイズは、例えば、約0.37mm角、0.5mm角、0.7mm角、1.5mm×0.7mm程度であり、電流容量に応じて、設定される。
【0025】
外部からの高周波ノイズとして、例えば、約100mA〜200mA程度のコレクタ電流ノイズが印加された場合にも、このような外部からの擾乱をダイオードDにおいて吸収し、誤動作しにくいという性能が得られている。
【0026】
第1の実施の形態に係る半導体装置においては、バイポーラトランジスタQ1のコレクタ・エミッタ間に逆並列にダイオードDを接続することによって、コレクタ・エミッタ間の容量Ccを増大することができるため、外部からの高周波ノイズに対して誤動作しにくいという性能が得られている。
【0027】
(製造方法)
第1の実施の形態に係る半導体装置の製造方法の一工程を示す模式的平面パターン構成上、p型外周層12a、p型ベース層12bおよびp型アノード層12cの拡散パターンは、図6に示すように表される。
【0028】
n型外周層13aおよびn型エミッタ層13bの拡散パターンは、図7に示すように表される。
【0029】
第1の実施の形態に係る半導体装置の製造方法の複数の工程を示す模式的平面パターン構成において、コンタクト領域14a,14bおよび14c、ベース電極16a、アノード電極16bおよびエミッタ電極16c、ポリシリコン抵抗15a(R1)および15b(R2)の平面パターンは、図8に示すように表される。
【0030】
第2絶縁層の開口部19a,19b及び19cの平面パターンは、図9に示すように表される。
【0031】
また、第1の実施の形態に係る半導体装置のバイポーラトランジスタ部分の製造工程は、例えば、図11〜図13及び図10に示すように表され、ダイオード部分の製造工程は、例えば、図15〜図17及び図14に示すように表される。
【0032】
第1の実施の形態に係る半導体装置の製造方法は、図6〜図17に示すように、n型コレクタ層11を形成する工程と、n型コレクタ層11上にp型ベース層12bを形成する工程と、p型ベース層12b上に、n型エミッタ層13bを形成する工程と、n型エミッタ層13bと離隔して、p型ベース層12b上に、p型ベース層12bを包囲するように、n型ベースコンタクト層21を形成する工程と、n型コレクタ層11上にp型ベース層12bと離隔して、p型アノード層12cを形成する工程と、n型エミッタ層13b上にエミッタ電極16cを形成する工程と、p型ベース層12bおよびn型ベースコンタクト層21上にベース電極16aを形成する工程と、p型アノード層12c上にエミッタ電極16cと共通接続されるアノード電極16bを形成する工程と、エミッタ電極16cとベース電極16a間に第1抵抗R1を形成する工程と、ベース電極16aに接続された第2抵抗R2を形成する工程とを有する。
【0033】
p型ベース層12bを形成する工程と、p型アノード層12cを形成する工程は、同時工程であっても良い。
【0034】
n型エミッタ層13bを形成する工程と、n型ベースコンタクト層21を形成する工程は、同時工程であっても良い。
【0035】
第1抵抗R1を形成する工程は、p型アノード層12c上に形成された第1絶縁層17上にポリシリコンを形成する工程を有していても良い。
【0036】
第2抵抗R2を形成する工程は、n型コレクタ層11上に形成された第1絶縁層17上にポリシリコンを形成する工程を有していても良い。
【0037】
―バイポーラトランジスタの製造方法―
第1の実施の形態に係る半導体装置のバイポーラトランジスタ部分の模式的断面構造は、図10に示すように表される。図10は、図6〜図9の平面パターン構成において、I−I線に沿う模式的断面構造に対応している。以下に、図10の素子構造を形成するための製造方法について説明する。
【0038】
(a)まず、図11に示すように、n型コレクタ層11にp型外周層12aおよびp型ベース層12bを形成する。p型不純物としては、例えば、ボロン(B)、アルミニウム(Al)、ガリウム(Ga)などを適用することができる。p型外周層12aおよびp型ベース層12bの形成工程は、熱拡散、イオン注入などを適用することができる。p型外周層12aおよびp型ベース層12bの拡散深さは、例えば、約3μm程度である。なお、n型コレクタ層11は、最終工程において、裏面エッチングによって薄層化され、例えば、約数μm〜数10μm程度の厚さを有する。
【0039】
(b)次に、図12に示すように、n型外周層13a、n型エミッタ層13bおよびn型ベースコンタクト層21を形成する。n型不純物としては、例えば、燐(P)、砒素(As)、アンチモン(Sb)などを適用することができる。n型外周層13a、n型エミッタ層13bおよびn型ベースコンタクト層21の形成工程は、熱拡散、イオン注入などを適用することができる。n型エミッタ層13bおよびn型ベースコンタクト層21の拡散深さは、例えば、約1μm程度である。
【0040】
(c)次に、図13に示すように、第1絶縁層17を形成後、フォトリソグラフィーおよびパターニング工程によって、n型外周層13a上の第1絶縁層17を除去し、およびコンタクト領域14aおよび14bを形成するための窓明けを行う。第1絶縁層17には、シリコン酸化膜などを適用することができる。なお、第1絶縁層17の形成方法としては、熱酸化法、若しくは化学的気相堆積(CVD:Chemical Vapor Deposition)法などを適用することができる。ここで、コンタクト領域14aおよび14bの寸法幅は、例えば、それぞれ、約16μmおよび10μm程度である。
【0041】
(d)さらに、図13に示すように、全面に電極を形成後、フォトリソグラフィーおよびパターニング工程によって、コンタクト領域14aおよび14bに対して、それぞれベース電極16aおよびエミッタ電極16cを形成する。電極の形成においては、真空蒸着法またはスパッタリング法などを適用することができる。また、電極の材料としては、アルミニウム(Al)、タングステン(W)、銅(Cu)、チタン(Ti)、モリブデン(Mo)、白金(Pt)、ニッケル(Ni)、コバルト(Co)、若しくはこれらの複合膜、電極多層膜などを適用することができる。また、これらの金属のシリサイド膜などを適用することもできる。
【0042】
(e)次に、図10に示したように、全面に第2絶縁層18を形成後、フォトリソグラフィーおよびパターニング工程によって、第2絶縁層の開口部19aを形成する。第2絶縁層18の材料としては、例えば窒化膜を適当することができる。なお、図10において、18aは外周部において、ベース電極16aの除去された部分を示す。また、18bは、ベース電極16aとエミッタ電極16cの開口部を示す。ここで、ベース電極16aの除去された部分18aの寸法幅は、例えば、約35〜40μm程度であり、ベース電極16aとエミッタ電極16cの開口部18bの寸法幅は、例えば、約6μm程度である。また、第2絶縁層の開口部19aの寸法幅は、例えば、約25μm程度である。
【0043】
―ダイオードの製造方法―
第1の実施の形態に係る半導体装置のダイオード部分の模式的断面構造は、図14に示すように表される。図14は、図6〜図9の平面パターン構成において、II−II線に沿う模式的断面構造に対応している。以下に、図14の素子構造を形成するための製造方法について説明する。
【0044】
(a)まず、図15に示すように、n型コレクタ層11にp型外周層12aおよびp型アノード層12cを形成する。p型不純物としては、例えば、ボロン(B)、アルミニウム(Al)、ガリウム(Ga)などを適用することができる。p型外周層12aおよびp型アノード層12cの形成工程は、熱拡散、イオン注入などを適用することができる。p型アノード層12cの拡散深さも、例えば、約3μm程度である。
【0045】
(b)さらに、図15に示すように、n型外周層13aを形成する。n型不純物としては、例えば、燐(P)、砒素(As)、アンチモン(Sb)などを適用することができる。n型外周層13aの形成工程は、熱拡散、イオン注入などを適用することができる。
【0046】
(c)次に、図16に示すように、第1絶縁層17を形成後、フォトリソグラフィーおよびパターニング工程によって、n型外周層13a上の第1絶縁層17を除去し、およびコンタクト領域14cを形成するための窓明けを行う。第1絶縁層17には、シリコン酸化膜などを適用することができる。なお、第1絶縁層17の形成方法としては、熱酸化法、若しくはCVD法などを適用することができる。ここで、コンタクト領域14cの寸法幅は、例えば、約100μm〜150μm程度である。
【0047】
(d)さらに、図16に示すように、全面にポリシリコン15を形成後、フォトリソグラフィーおよびパターニング工程によって、ポリシリコン抵抗15a(R1)を第1絶縁層17上に形成する。なお、ポリシリコンの形成工程は、CVD法、スパッタリング法、若しくは塗布型ポリシリコンのスピンコート法などを適用することができる。ポリシリコン抵抗15aを形成する際には、ノンドープのポリシリコンにドーピングを実施して、所定のシート抵抗を得ることができる。或いは、予め所定のシート抵抗を実現するために、ドープトポリシリコンを適用することもできる。
【0048】
(e)次に、図17に示すように、全面に電極を形成後、フォトリソグラフィーおよびパターニング工程によって、コンタクト領域14cに対して、アノード電極16bを形成する。また、第1絶縁層17上にエミッタ電極16cをパターン形成する。電極の形成においては、真空蒸着法またはスパッタリング法などを適用することができる。また、電極の材料としては、アルミニウム(Al)、タングステン(W)、銅(Cu)、チタン(Ti)、モリブデン(Mo)、白金(Pt)、ニッケル(Ni)、コバルト(Co)、若しくはこれらの複合膜、多層膜などを適用することができる。また、これらの金属のシリサイド膜などを適用することもできる。
【0049】
(e)次に、図14に示したように、全面に第2絶縁層18を形成後、フォトリソグラフィーおよびパターニング工程によって、第2絶縁層の開口部19b,19c,19dを形成する。第2絶縁層18の材料としては、例えば、窒化膜、酸窒化膜、アルミナ膜、酸化ハフニウム膜、酸化ジルコニウム膜などを適当することができる。
【0050】
なお、図14において、19bは、アノード電極16bに対するボンディング領域を形成するための第2絶縁層の開口部を示し、19cは、エミッタ電極16cに対するボンディング領域を形成するための第2絶縁層の開口部を示し、19dは外周部における第2絶縁層の開口部を示す。第2絶縁層の開口部19bの寸法幅は、例えば、約40〜80μm程度であり、第2絶縁層の開口部19cの寸法幅は、例えば、約40〜80μm程度であり、第2絶縁層の開口部19dの寸法幅は、例えば、約50〜80μm程度である。
【0051】
(変形例)
第1の実施の形態の変形例に係る半導体装置の製造方法の一工程を示す模式的平面パターン構成は、図18に示すように表される。また、図18において、II−II線に沿うダイオード部分に対応する模式的断面構造は、図19に示すように表される。
【0052】
第1の実施の形態の変形例に係る半導体装置は、p型アノード層12cが、開口部11aを備えることを特徴とする。その他の構成は第1の実施の形態と同様であるため、重複説明は省略する。p型アノード層12cが、開口部11aを備える構造は、マスクを変更するのみであって、p型アノード層12cの形成工程と同時に形成することができる。
【0053】
第1の実施の形態の変形例に係る半導体装置によれば、p型アノード層12cが、開口部11aを備えることから、p型アノード層12cとn型コレクタ層11間の接合容量を開口部11aの面積に相当する面積分だけ増加することができる。このため、図14に示した第1の実施の形態に係る半導体装置に比べ、外部からの高周波ノイズをp型アノード層12cとn型コレクタ層11間の接合容量で吸収する効果をさらに高めることができる。
【0054】
第1の実施の形態の変形例に係る半導体装置によれば、さらに外部からの高周波ノイズに対して誤動作しにくい半導体装置およびその製造方法を提供することができる。
【0055】
[その他の実施の形態]
上記のように、本発明は第1の実施の形態およびその変形例によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【0056】
例えば、n型とp型の導電型を反転させた構造の半導体装置を形成しても良い。また、上記の実施形態では、1個のバイポーラトランジスタを有する半導体装置を例として説明したが、この発明は、複数個のバイポーラトランジスタを有する半導体装置に適用することができる。また、サイリスタ、トライアック、またはゲートターンオフサイリスタ(GTO:Gate Turn Off thyritor)などのようなバイポーラトランジスタ以外のpn接合を有する半導体装置に適用することもできる。
【0057】
このように、本発明はここでは記載していない様々な実施の形態などを含む。
【産業上の利用可能性】
【0058】
本発明の半導体装置は、外部からの高周波ノイズに対して誤動作しにくいことから、車載用半導体装置など、幅広い分野に適用することができる。
【図面の簡単な説明】
【0059】
【図1】本発明の第1の実施の形態に係る半導体装置の回路構成図。
【図2】本発明の第1の実施の形態に係る半導体装置の図1に対応した模式的断面構造図。
【図3】本発明の第1の実施の形態に係る半導体装置のバイポーラトランジスタ部分の模式的断面構造図。
【図4】図3に対応した本発明の第1の実施の形態に係る半導体装置のバイポーラトランジスタ部分の等価回路構成図。
【図5】本発明の第1の実施の形態に係る半導体装置の等価回路構成図。
【図6】本発明の第1の実施の形態に係る半導体装置の製造方法の一工程を示す模式的平面パターン構成図。
【図7】本発明の第1の実施の形態に係る半導体装置の製造方法の一工程を示す模式的平面パターン構成図。
【図8】本発明の第1の実施の形態に係る半導体装置の製造方法の複数の工程を示す模式的平面パターン構成図。
【図9】本発明の第1の実施の形態に係る半導体装置の製造方法の一工程を示す模式的平面パターン構成図。
【図10】本発明の第1の実施の形態に係る半導体装置のI−I線に沿うバイポーラトランジスタ部分の模式的断面構造図。
【図11】本発明の第1の実施の形態に係る半導体装置の製造方法の一工程を示す模式的断面構造であって、図6において、I−I線に沿うバイポーラトランジスタ部分に対応する図。
【図12】本発明の第1の実施の形態に係る半導体装置の製造方法の一工程を示す模式的断面構造であって、図7において、I−I線に沿うバイポーラトランジスタ部分に対応する図。
【図13】本発明の第1の実施の形態に係る半導体装置の製造方法の一工程を示す模式的断面構造であって、図8において、I−I線に沿うバイポーラトランジスタ部分に対応する図。
【図14】本発明の第1の実施の形態に係る半導体装置のII−II線に沿うダイオード部分の模式的断面構造図。
【図15】本発明の第1の実施の形態に係る半導体装置の製造方法の一工程を示す模式的断面構造であって、図7において、II−II線に沿うダイオード部分に対応する図。
【図16】本発明の第1の実施の形態に係る半導体装置の製造方法の一工程を示す模式的断面構造であって、図8において、II−II線に沿うダイオード部分に対応する図。
【図17】本発明の第1の実施の形態に係る半導体装置の製造方法の一工程を示す模式的断面構造であって、図9において、II−II線に沿うダイオード部分に対応する図。
【図18】本発明の第1の実施の形態の変形例に係る半導体装置の製造方法の一工程を示す模式的平面パターン構成図。
【図19】本発明の第1の実施の形態の変形例に係る半導体装置の模式的断面構造であって、図18において、II−II線に沿うダイオード部分に対応する図。
【符号の説明】
【0060】
11…n型半導体層
11a…開口部
12a…p型外周層
12b…p型ベース層
12c…p型アノード層
13a…n型外周層
13b…n型エミッタ層
14a,14b,14c…コンタクト領域
15…ポリシリコン
15a…ポリシリコン抵抗(R1)
15b…ポリシリコン抵抗(R2)
16a…ベース電極
16b…アノード電極
16c…エミッタ電極
17…第1絶縁層
18…第2絶縁層
18a…ベース電極16aの除去された部分
18b…ベース電極16aとエミッタ電極16cの開口部
19a,19b,19c,19d…第2絶縁層の開口部
20…n+型コレクタ層
21…n型ベースコンタクト層
R1,R2…抵抗
EA…エミッタ・アノード共通接続端子
BE…ベースコンタクト端子
B…ベース端子
C…コレクタ端子
D…ダイオード
Q1…バイポーラトランジスタ
【技術分野】
【0001】
本発明は、半導体装置およびその製造方法に関し、特に、外部からの高周波ノイズに対して誤動作しにくい半導体装置およびその製造方法に関する。
【背景技術】
【0002】
電力破壊を抑制できる半導体装置として、ベース領域の表面に設定されたベースコンタクト領域において、ベース電極がベース領域に接続され、ベースコンタクト領域の境界部の下方には、エミッタ領域と同じ導電型を有するn型領域がベースコンタクト領域を包囲するように形成されたユニバーサルダイオード構造を有する半導体装置が開示されている(例えば、特許文献1参照。)。特許文献1に開示された半導体装置においては、ベースコンタクト領域の境界部の下方において、p型のベース領域およびn型領域により、pn寄生ダイオードが形成されている。
【0003】
特許文献1に開示された半導体装置においては、無線など外部からの電波輻射のため、外部からの高周波ノイズに対して誤動作し易いという問題点がある。
【特許文献1】特開2001−85443号公報(第3頁、第1図)
【発明の開示】
【発明が解決しようとする課題】
【0004】
本発明の目的は、外部からの高周波ノイズに対して誤動作しにくい半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【0005】
上記目的を達成するための本発明の一態様によれば、トランジスタと、前記トランジスタの主電極間に逆並列に接続されたダイオードと、前記ダイオードのアノードと前記トランジスタのエミッタの共通接続端子と前記トランジスタの制御電極との間に接続された第1抵抗と、前記トランジスタの制御電極に接続された第2抵抗とを備える半導体装置が提供される。
【0006】
本発明の他の態様によれば、第1導電型を有するコレクタ層と、前記コレクタ層上に配置され、第2導電型を有するベース層と、前記ベース層上に配置され、第1導電型を有するエミッタ層と、前記エミッタ層と離隔し、前記ベース層上に、当該ベース層を包囲するように配置され、第1導電型を有するベースコンタクト層と、前記コレクタ層上に前記ベース層と離隔して配置され、第2導電型を有するアノード層と、前記エミッタ層に接続されたエミッタ電極と、前記ベース層および前記ベースコンタクト層に接続されたベース電極と、前記コレクタ層に接続されたコレクタ電極と、前記アノード層に接続され、かつ前記エミッタ電極と共通接続されたアノード電極と、前記エミッタ電極と前記ベース電極間に接続された第1抵抗と、前記ベース電極に接続された第2抵抗とを備える半導体装置が提供される。
【0007】
本発明の他の態様によれば、第1導電型を有するコレクタ層を形成する工程と、前記コレクタ層上に第2導電型を有するベース層を形成する工程と、前記ベース層上に、第1導電型を有するエミッタ層を形成する工程と、前記エミッタ層と離隔して、前記ベース層上に、当該ベース層を包囲するように、第1導電型を有するベースコンタクト層を形成する工程と、前記コレクタ層上に前記ベース層と離隔して、第2導電型を有するアノード層を形成する工程と、前記エミッタ層上にエミッタ電極を形成する工程と、前記ベース層および前記ベースコンタクト層上にベース電極を形成する工程と、前記アノード層上に前記エミッタ電極と共通接続されるアノード電極を形成する工程と、前記エミッタ電極と前記ベース電極間に第1抵抗を形成する工程と、前記ベース電極に接続された第2抵抗を形成する工程とを有する半導体装置の製造方法が提供される。
【発明の効果】
【0008】
本発明によれば、外部からの高周波ノイズに対して誤動作しにくい半導体装置およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【0009】
次に、図面を参照して、本発明の実施の形態を説明する。以下において、同じブロックまたは要素には同じ符号を付して説明の重複を避け、説明を簡略にする。図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【0010】
以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、各構成部品の配置などを下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
【0011】
[第1の実施の形態]
本発明の第1の実施の形態に係る半導体装置の回路構成は、図1に示すように、バイポーラトランジスタQ1と、バイポーラトランジスタQ1のコレクタ・エミッタ間に逆並列に接続されたダイオードDと、ダイオードDのアノードとバイポーラトランジスタQ1のエミッタのエミッタ・アノード共通接続端子EAとバイポーラトランジスタQ1のベースコンタクト端子BEとの間に接続された第1抵抗R1と、バイポーラトランジスタQ1のベースコンタクト端子BEとベース端子Bとの間に接続された第2抵抗R2とを備える。
【0012】
バイポーラトランジスタQ1と、ダイオードDと、第1抵抗R1と、第2抵抗R2は、集積化されていても良い。
【0013】
第1抵抗R1および第2抵抗R2は、ポリシリコンにより形成されていても良い。
【0014】
ダイオードDのアノードとバイポーラトランジスタQ1のエミッタのエミッタ・アノード共通接続端子EAは接地電位になされ、バイポーラトランジスタQ1のコレクタに誘導されるノイズ電流は、ダイオードDのアノード・カソード間に形成されるキャパシタを介して、接地電位に吸収されるため、第1の実施の形態に係る半導体装置は、耐ノイズ性能が優れている。
【0015】
第1の実施の形態に係る半導体装置の図1に対応した断面構造は、図2に示すように模式的に表される。
【0016】
第1の実施の形態に係る半導体装置は、図2に示すように、n型コレクタ層11と、n型コレクタ層11上に配置されたp型ベース層12bと、p型ベース層12b上に配置されたn型エミッタ層13bと、n型エミッタ層13bと離隔し、p型ベース層12b上に、p型ベース層12bを包囲するように配置されたn型ベースコンタクト層21と、n型コレクタ層11上にp型ベース層12bと離隔して配置されたp型アノード層12cと、n型エミッタ層13bに接続されたエミッタ電極16cと、p型ベース層12bおよびn型ベースコンタクト層21に接続されたベース電極16aと、p型アノード層12cに接続され、かつエミッタ電極16cと共通接続されたアノード電極16bと、エミッタ電極16cとベース電極16a間に接続された第1抵抗R1と、ベース電極16aに接続された第2抵抗R2とを備える。
【0017】
n型コレクタ層11は、n型コレクタ層11の裏面に形成された高不純物密度のn+型コレクタ層20を介してコレクタ端子Cに接続されていても良い。
【0018】
第1抵抗R1は、p型アノード層12c上に配置された第1絶縁層17を介して形成されたポリシリコン15により形成されていても良い。
【0019】
第2抵抗R2は、n型コレクタ層11上に配置された第1絶縁層17を介して形成されたポリシリコン15により形成されていても良い。
【0020】
第1の実施の形態に係る半導体装置のバイポーラトランジスタ部分の模式的断面構造は、図3に示すように表される。図3中に回路を示すように、バイポーラトランジスタのベース・コレクタ間には、寄生容量Cobが形成され、またn型コレクタ層11には、コレクタ直列抵抗RCが形成される。また、p型ベース層12bおよびn型ベースコンタクト層21には、図3中に示すように、n型ベースコンタクト層21に挟まれたp型ベース層12b部分の直列抵抗RBと、n型ベースコンタクト層21とp型ベース層12b間の接合容量CBが形成される。直列抵抗RBと接合容量CBは、図3に示すように、並列接続される。
【0021】
図3に対応した第1の実施の形態に係る半導体装置のバイポーラトランジスタ部分の等価回路構成は、図4に示すように表される。
【0022】
図4の等価回路において、コレクタ側に出力抵抗ROを接続し、バイポーラトランジスタのコレクタに外部から高周波ノイズ電圧Vnが印加された場合、一部は入力側に高周波ノイズ電圧Vniとして分岐し、残りの成分は、寄生容量Cobを介してバイポーラトランジスタのベースコンタクト端子BEに高周波ノイズ電圧Vnbとして印加される。高周波ノイズ電圧Vnbは接地電位に吸収される。同時に、増幅された高周波ノイズ電流incがコレクタ・エミッタ間に導通する。Ccは、バイポーラトランジスタのコレクタ・エミッタ間容量を表す。高周波ノイズ電流incは、バイポーラトランジスタのコレクタ・エミッタ間容量Ccを増大することによって、低減化される。
【0023】
第1の実施の形態に係る半導体装置の等価回路構成は、図5に示すように表される。第1の実施の形態に係る半導体装置は、図1に示すように、バイポーラトランジスタQ1のコレクタ・エミッタ間に逆並列に接続されたダイオードDと、エミッタ・アノード共通接続端子EAとバイポーラトランジスタQ1のベースコンタクト端子BEとの間に接続された第1抵抗R1と、バイポーラトランジスタQ1のベースコンタクト端子BEとベース端子Bとの間に接続された第2抵抗R2とを備えることから、図4に示したバイポーラトランジスタ部分の等価回路と組み合わせることによって、図5の等価回路構成が得られる。バイポーラトランジスタQ1のベースコンタクト端子BEとエミッタ・アノード共通接続端子EA間には、バイポーラトランジスタQ1のベース・エミッタ間の寄生容量CiLも存在するため、図5中に点線で示されている。
【0024】
第1の実施の形態に係る半導体装置は、例えば、1MHz〜200MHz程度の高周波ノイズに対しても、誤動作しにくいという性能が得られている。バイポーラトランジスタQ1の電流利得は、例えば、約100〜600程度であり、コレクタ・エミッタ間には、例えば、約0.1〜0.3A程度のコレクタ電流が導通する。バイポーラトランジスタQ1、ダイオードD、第1抵抗R1、第2抵抗R2を集積化した素子サイズは、例えば、約0.37mm角、0.5mm角、0.7mm角、1.5mm×0.7mm程度であり、電流容量に応じて、設定される。
【0025】
外部からの高周波ノイズとして、例えば、約100mA〜200mA程度のコレクタ電流ノイズが印加された場合にも、このような外部からの擾乱をダイオードDにおいて吸収し、誤動作しにくいという性能が得られている。
【0026】
第1の実施の形態に係る半導体装置においては、バイポーラトランジスタQ1のコレクタ・エミッタ間に逆並列にダイオードDを接続することによって、コレクタ・エミッタ間の容量Ccを増大することができるため、外部からの高周波ノイズに対して誤動作しにくいという性能が得られている。
【0027】
(製造方法)
第1の実施の形態に係る半導体装置の製造方法の一工程を示す模式的平面パターン構成上、p型外周層12a、p型ベース層12bおよびp型アノード層12cの拡散パターンは、図6に示すように表される。
【0028】
n型外周層13aおよびn型エミッタ層13bの拡散パターンは、図7に示すように表される。
【0029】
第1の実施の形態に係る半導体装置の製造方法の複数の工程を示す模式的平面パターン構成において、コンタクト領域14a,14bおよび14c、ベース電極16a、アノード電極16bおよびエミッタ電極16c、ポリシリコン抵抗15a(R1)および15b(R2)の平面パターンは、図8に示すように表される。
【0030】
第2絶縁層の開口部19a,19b及び19cの平面パターンは、図9に示すように表される。
【0031】
また、第1の実施の形態に係る半導体装置のバイポーラトランジスタ部分の製造工程は、例えば、図11〜図13及び図10に示すように表され、ダイオード部分の製造工程は、例えば、図15〜図17及び図14に示すように表される。
【0032】
第1の実施の形態に係る半導体装置の製造方法は、図6〜図17に示すように、n型コレクタ層11を形成する工程と、n型コレクタ層11上にp型ベース層12bを形成する工程と、p型ベース層12b上に、n型エミッタ層13bを形成する工程と、n型エミッタ層13bと離隔して、p型ベース層12b上に、p型ベース層12bを包囲するように、n型ベースコンタクト層21を形成する工程と、n型コレクタ層11上にp型ベース層12bと離隔して、p型アノード層12cを形成する工程と、n型エミッタ層13b上にエミッタ電極16cを形成する工程と、p型ベース層12bおよびn型ベースコンタクト層21上にベース電極16aを形成する工程と、p型アノード層12c上にエミッタ電極16cと共通接続されるアノード電極16bを形成する工程と、エミッタ電極16cとベース電極16a間に第1抵抗R1を形成する工程と、ベース電極16aに接続された第2抵抗R2を形成する工程とを有する。
【0033】
p型ベース層12bを形成する工程と、p型アノード層12cを形成する工程は、同時工程であっても良い。
【0034】
n型エミッタ層13bを形成する工程と、n型ベースコンタクト層21を形成する工程は、同時工程であっても良い。
【0035】
第1抵抗R1を形成する工程は、p型アノード層12c上に形成された第1絶縁層17上にポリシリコンを形成する工程を有していても良い。
【0036】
第2抵抗R2を形成する工程は、n型コレクタ層11上に形成された第1絶縁層17上にポリシリコンを形成する工程を有していても良い。
【0037】
―バイポーラトランジスタの製造方法―
第1の実施の形態に係る半導体装置のバイポーラトランジスタ部分の模式的断面構造は、図10に示すように表される。図10は、図6〜図9の平面パターン構成において、I−I線に沿う模式的断面構造に対応している。以下に、図10の素子構造を形成するための製造方法について説明する。
【0038】
(a)まず、図11に示すように、n型コレクタ層11にp型外周層12aおよびp型ベース層12bを形成する。p型不純物としては、例えば、ボロン(B)、アルミニウム(Al)、ガリウム(Ga)などを適用することができる。p型外周層12aおよびp型ベース層12bの形成工程は、熱拡散、イオン注入などを適用することができる。p型外周層12aおよびp型ベース層12bの拡散深さは、例えば、約3μm程度である。なお、n型コレクタ層11は、最終工程において、裏面エッチングによって薄層化され、例えば、約数μm〜数10μm程度の厚さを有する。
【0039】
(b)次に、図12に示すように、n型外周層13a、n型エミッタ層13bおよびn型ベースコンタクト層21を形成する。n型不純物としては、例えば、燐(P)、砒素(As)、アンチモン(Sb)などを適用することができる。n型外周層13a、n型エミッタ層13bおよびn型ベースコンタクト層21の形成工程は、熱拡散、イオン注入などを適用することができる。n型エミッタ層13bおよびn型ベースコンタクト層21の拡散深さは、例えば、約1μm程度である。
【0040】
(c)次に、図13に示すように、第1絶縁層17を形成後、フォトリソグラフィーおよびパターニング工程によって、n型外周層13a上の第1絶縁層17を除去し、およびコンタクト領域14aおよび14bを形成するための窓明けを行う。第1絶縁層17には、シリコン酸化膜などを適用することができる。なお、第1絶縁層17の形成方法としては、熱酸化法、若しくは化学的気相堆積(CVD:Chemical Vapor Deposition)法などを適用することができる。ここで、コンタクト領域14aおよび14bの寸法幅は、例えば、それぞれ、約16μmおよび10μm程度である。
【0041】
(d)さらに、図13に示すように、全面に電極を形成後、フォトリソグラフィーおよびパターニング工程によって、コンタクト領域14aおよび14bに対して、それぞれベース電極16aおよびエミッタ電極16cを形成する。電極の形成においては、真空蒸着法またはスパッタリング法などを適用することができる。また、電極の材料としては、アルミニウム(Al)、タングステン(W)、銅(Cu)、チタン(Ti)、モリブデン(Mo)、白金(Pt)、ニッケル(Ni)、コバルト(Co)、若しくはこれらの複合膜、電極多層膜などを適用することができる。また、これらの金属のシリサイド膜などを適用することもできる。
【0042】
(e)次に、図10に示したように、全面に第2絶縁層18を形成後、フォトリソグラフィーおよびパターニング工程によって、第2絶縁層の開口部19aを形成する。第2絶縁層18の材料としては、例えば窒化膜を適当することができる。なお、図10において、18aは外周部において、ベース電極16aの除去された部分を示す。また、18bは、ベース電極16aとエミッタ電極16cの開口部を示す。ここで、ベース電極16aの除去された部分18aの寸法幅は、例えば、約35〜40μm程度であり、ベース電極16aとエミッタ電極16cの開口部18bの寸法幅は、例えば、約6μm程度である。また、第2絶縁層の開口部19aの寸法幅は、例えば、約25μm程度である。
【0043】
―ダイオードの製造方法―
第1の実施の形態に係る半導体装置のダイオード部分の模式的断面構造は、図14に示すように表される。図14は、図6〜図9の平面パターン構成において、II−II線に沿う模式的断面構造に対応している。以下に、図14の素子構造を形成するための製造方法について説明する。
【0044】
(a)まず、図15に示すように、n型コレクタ層11にp型外周層12aおよびp型アノード層12cを形成する。p型不純物としては、例えば、ボロン(B)、アルミニウム(Al)、ガリウム(Ga)などを適用することができる。p型外周層12aおよびp型アノード層12cの形成工程は、熱拡散、イオン注入などを適用することができる。p型アノード層12cの拡散深さも、例えば、約3μm程度である。
【0045】
(b)さらに、図15に示すように、n型外周層13aを形成する。n型不純物としては、例えば、燐(P)、砒素(As)、アンチモン(Sb)などを適用することができる。n型外周層13aの形成工程は、熱拡散、イオン注入などを適用することができる。
【0046】
(c)次に、図16に示すように、第1絶縁層17を形成後、フォトリソグラフィーおよびパターニング工程によって、n型外周層13a上の第1絶縁層17を除去し、およびコンタクト領域14cを形成するための窓明けを行う。第1絶縁層17には、シリコン酸化膜などを適用することができる。なお、第1絶縁層17の形成方法としては、熱酸化法、若しくはCVD法などを適用することができる。ここで、コンタクト領域14cの寸法幅は、例えば、約100μm〜150μm程度である。
【0047】
(d)さらに、図16に示すように、全面にポリシリコン15を形成後、フォトリソグラフィーおよびパターニング工程によって、ポリシリコン抵抗15a(R1)を第1絶縁層17上に形成する。なお、ポリシリコンの形成工程は、CVD法、スパッタリング法、若しくは塗布型ポリシリコンのスピンコート法などを適用することができる。ポリシリコン抵抗15aを形成する際には、ノンドープのポリシリコンにドーピングを実施して、所定のシート抵抗を得ることができる。或いは、予め所定のシート抵抗を実現するために、ドープトポリシリコンを適用することもできる。
【0048】
(e)次に、図17に示すように、全面に電極を形成後、フォトリソグラフィーおよびパターニング工程によって、コンタクト領域14cに対して、アノード電極16bを形成する。また、第1絶縁層17上にエミッタ電極16cをパターン形成する。電極の形成においては、真空蒸着法またはスパッタリング法などを適用することができる。また、電極の材料としては、アルミニウム(Al)、タングステン(W)、銅(Cu)、チタン(Ti)、モリブデン(Mo)、白金(Pt)、ニッケル(Ni)、コバルト(Co)、若しくはこれらの複合膜、多層膜などを適用することができる。また、これらの金属のシリサイド膜などを適用することもできる。
【0049】
(e)次に、図14に示したように、全面に第2絶縁層18を形成後、フォトリソグラフィーおよびパターニング工程によって、第2絶縁層の開口部19b,19c,19dを形成する。第2絶縁層18の材料としては、例えば、窒化膜、酸窒化膜、アルミナ膜、酸化ハフニウム膜、酸化ジルコニウム膜などを適当することができる。
【0050】
なお、図14において、19bは、アノード電極16bに対するボンディング領域を形成するための第2絶縁層の開口部を示し、19cは、エミッタ電極16cに対するボンディング領域を形成するための第2絶縁層の開口部を示し、19dは外周部における第2絶縁層の開口部を示す。第2絶縁層の開口部19bの寸法幅は、例えば、約40〜80μm程度であり、第2絶縁層の開口部19cの寸法幅は、例えば、約40〜80μm程度であり、第2絶縁層の開口部19dの寸法幅は、例えば、約50〜80μm程度である。
【0051】
(変形例)
第1の実施の形態の変形例に係る半導体装置の製造方法の一工程を示す模式的平面パターン構成は、図18に示すように表される。また、図18において、II−II線に沿うダイオード部分に対応する模式的断面構造は、図19に示すように表される。
【0052】
第1の実施の形態の変形例に係る半導体装置は、p型アノード層12cが、開口部11aを備えることを特徴とする。その他の構成は第1の実施の形態と同様であるため、重複説明は省略する。p型アノード層12cが、開口部11aを備える構造は、マスクを変更するのみであって、p型アノード層12cの形成工程と同時に形成することができる。
【0053】
第1の実施の形態の変形例に係る半導体装置によれば、p型アノード層12cが、開口部11aを備えることから、p型アノード層12cとn型コレクタ層11間の接合容量を開口部11aの面積に相当する面積分だけ増加することができる。このため、図14に示した第1の実施の形態に係る半導体装置に比べ、外部からの高周波ノイズをp型アノード層12cとn型コレクタ層11間の接合容量で吸収する効果をさらに高めることができる。
【0054】
第1の実施の形態の変形例に係る半導体装置によれば、さらに外部からの高周波ノイズに対して誤動作しにくい半導体装置およびその製造方法を提供することができる。
【0055】
[その他の実施の形態]
上記のように、本発明は第1の実施の形態およびその変形例によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【0056】
例えば、n型とp型の導電型を反転させた構造の半導体装置を形成しても良い。また、上記の実施形態では、1個のバイポーラトランジスタを有する半導体装置を例として説明したが、この発明は、複数個のバイポーラトランジスタを有する半導体装置に適用することができる。また、サイリスタ、トライアック、またはゲートターンオフサイリスタ(GTO:Gate Turn Off thyritor)などのようなバイポーラトランジスタ以外のpn接合を有する半導体装置に適用することもできる。
【0057】
このように、本発明はここでは記載していない様々な実施の形態などを含む。
【産業上の利用可能性】
【0058】
本発明の半導体装置は、外部からの高周波ノイズに対して誤動作しにくいことから、車載用半導体装置など、幅広い分野に適用することができる。
【図面の簡単な説明】
【0059】
【図1】本発明の第1の実施の形態に係る半導体装置の回路構成図。
【図2】本発明の第1の実施の形態に係る半導体装置の図1に対応した模式的断面構造図。
【図3】本発明の第1の実施の形態に係る半導体装置のバイポーラトランジスタ部分の模式的断面構造図。
【図4】図3に対応した本発明の第1の実施の形態に係る半導体装置のバイポーラトランジスタ部分の等価回路構成図。
【図5】本発明の第1の実施の形態に係る半導体装置の等価回路構成図。
【図6】本発明の第1の実施の形態に係る半導体装置の製造方法の一工程を示す模式的平面パターン構成図。
【図7】本発明の第1の実施の形態に係る半導体装置の製造方法の一工程を示す模式的平面パターン構成図。
【図8】本発明の第1の実施の形態に係る半導体装置の製造方法の複数の工程を示す模式的平面パターン構成図。
【図9】本発明の第1の実施の形態に係る半導体装置の製造方法の一工程を示す模式的平面パターン構成図。
【図10】本発明の第1の実施の形態に係る半導体装置のI−I線に沿うバイポーラトランジスタ部分の模式的断面構造図。
【図11】本発明の第1の実施の形態に係る半導体装置の製造方法の一工程を示す模式的断面構造であって、図6において、I−I線に沿うバイポーラトランジスタ部分に対応する図。
【図12】本発明の第1の実施の形態に係る半導体装置の製造方法の一工程を示す模式的断面構造であって、図7において、I−I線に沿うバイポーラトランジスタ部分に対応する図。
【図13】本発明の第1の実施の形態に係る半導体装置の製造方法の一工程を示す模式的断面構造であって、図8において、I−I線に沿うバイポーラトランジスタ部分に対応する図。
【図14】本発明の第1の実施の形態に係る半導体装置のII−II線に沿うダイオード部分の模式的断面構造図。
【図15】本発明の第1の実施の形態に係る半導体装置の製造方法の一工程を示す模式的断面構造であって、図7において、II−II線に沿うダイオード部分に対応する図。
【図16】本発明の第1の実施の形態に係る半導体装置の製造方法の一工程を示す模式的断面構造であって、図8において、II−II線に沿うダイオード部分に対応する図。
【図17】本発明の第1の実施の形態に係る半導体装置の製造方法の一工程を示す模式的断面構造であって、図9において、II−II線に沿うダイオード部分に対応する図。
【図18】本発明の第1の実施の形態の変形例に係る半導体装置の製造方法の一工程を示す模式的平面パターン構成図。
【図19】本発明の第1の実施の形態の変形例に係る半導体装置の模式的断面構造であって、図18において、II−II線に沿うダイオード部分に対応する図。
【符号の説明】
【0060】
11…n型半導体層
11a…開口部
12a…p型外周層
12b…p型ベース層
12c…p型アノード層
13a…n型外周層
13b…n型エミッタ層
14a,14b,14c…コンタクト領域
15…ポリシリコン
15a…ポリシリコン抵抗(R1)
15b…ポリシリコン抵抗(R2)
16a…ベース電極
16b…アノード電極
16c…エミッタ電極
17…第1絶縁層
18…第2絶縁層
18a…ベース電極16aの除去された部分
18b…ベース電極16aとエミッタ電極16cの開口部
19a,19b,19c,19d…第2絶縁層の開口部
20…n+型コレクタ層
21…n型ベースコンタクト層
R1,R2…抵抗
EA…エミッタ・アノード共通接続端子
BE…ベースコンタクト端子
B…ベース端子
C…コレクタ端子
D…ダイオード
Q1…バイポーラトランジスタ
【特許請求の範囲】
【請求項1】
トランジスタと、
前記トランジスタの主電極間に逆並列に接続されたダイオードと、
前記ダイオードのアノードと前記トランジスタのエミッタの共通接続端子と前記トランジスタの制御電極との間に接続された第1抵抗と、
前記トランジスタの制御電極に接続された第2抵抗と
を備えることを特徴とする半導体装置。
【請求項2】
前記トランジスタと、前記ダイオードと、前記第1抵抗と、前記第2抵抗は、集積化されたことを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記第1抵抗および前記第2抵抗は、ポリシリコンにより形成されることを特徴とする請求項1または2に記載の半導体装置。
【請求項4】
第1導電型を有するコレクタ層と、
前記コレクタ層上に配置され、第2導電型を有するベース層と、
前記ベース層上に配置され、第1導電型を有するエミッタ層と、
前記エミッタ層と離隔し、前記ベース層上に、当該ベース層を包囲するように配置され、第1導電型を有するベースコンタクト層と、
前記コレクタ層上に前記ベース層と離隔して配置され、第2導電型を有するアノード層と、
前記エミッタ層に接続されたエミッタ電極と、
前記ベース層および前記ベースコンタクト層に接続されたベース電極と、
前記アノード層に接続され、かつ前記エミッタ電極と共通接続されたアノード電極と、
前記エミッタ電極と前記ベース電極間に接続された第1抵抗と、
前記ベース電極に接続された第2抵抗
とを備えることを特徴とする半導体装置。
【請求項5】
前記第1抵抗は、前記アノード層上に配置された絶縁層を介して形成されたポリシリコンにより形成されたことを特徴とする請求項4に記載の半導体装置。
【請求項6】
前記第2抵抗は、前記コレクタ層上に配置された絶縁層を介して形成されたポリシリコンにより形成されたことを特徴とする請求項4または5に記載の半導体装置。
【請求項7】
前記アノード層は、開口部を備えることを特徴とする請求項4〜6のいずれか1項に記載の半導体装置。
【請求項8】
第1導電型を有するコレクタ層を形成する工程と、
前記コレクタ層上に第2導電型を有するベース層を形成する工程と、
前記ベース層上に、第1導電型を有するエミッタ層を形成する工程と、
前記エミッタ層と離隔して、前記ベース層上に、当該ベース層を包囲するように、第1導電型を有するベースコンタクト層を形成する工程と、
前記コレクタ層上に前記ベース層と離隔して、第2導電型を有するアノード層を形成する工程と、
前記エミッタ層上にエミッタ電極を形成する工程と、
前記ベース層および前記ベースコンタクト層上にベース電極を形成する工程と、
前記アノード層上に前記エミッタ電極と共通接続されるアノード電極を形成する工程と、
前記エミッタ電極と前記ベース電極間に第1抵抗を形成する工程と、
前記ベース電極に接続された第2抵抗を形成する工程
とを有することを特徴とする半導体装置の製造方法。
【請求項9】
前記ベース層を形成する工程と、前記アノード層を形成する工程は、同時工程であることを特徴とする請求項8に記載の半導体装置の製造方法。
【請求項10】
前記エミッタ層を形成する工程と、前記ベースコンタクト層を形成する工程は、同時工程であることを特徴とする請求項8または9に記載の半導体装置の製造方法。
【請求項11】
前記第1抵抗を形成する工程は、前記アノード層上に形成された絶縁層上にポリシリコンを形成する工程を有することを特徴とする請求項8〜10のいずれか1項に記載の半導体装置の製造方法。
【請求項12】
前記第2抵抗を形成する工程は、前記コレクタ層上に形成された絶縁層上にポリシリコンを形成する工程を有することを特徴とする請求項8〜11のいずれか1項に記載の半導体装置の製造方法。
【請求項1】
トランジスタと、
前記トランジスタの主電極間に逆並列に接続されたダイオードと、
前記ダイオードのアノードと前記トランジスタのエミッタの共通接続端子と前記トランジスタの制御電極との間に接続された第1抵抗と、
前記トランジスタの制御電極に接続された第2抵抗と
を備えることを特徴とする半導体装置。
【請求項2】
前記トランジスタと、前記ダイオードと、前記第1抵抗と、前記第2抵抗は、集積化されたことを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記第1抵抗および前記第2抵抗は、ポリシリコンにより形成されることを特徴とする請求項1または2に記載の半導体装置。
【請求項4】
第1導電型を有するコレクタ層と、
前記コレクタ層上に配置され、第2導電型を有するベース層と、
前記ベース層上に配置され、第1導電型を有するエミッタ層と、
前記エミッタ層と離隔し、前記ベース層上に、当該ベース層を包囲するように配置され、第1導電型を有するベースコンタクト層と、
前記コレクタ層上に前記ベース層と離隔して配置され、第2導電型を有するアノード層と、
前記エミッタ層に接続されたエミッタ電極と、
前記ベース層および前記ベースコンタクト層に接続されたベース電極と、
前記アノード層に接続され、かつ前記エミッタ電極と共通接続されたアノード電極と、
前記エミッタ電極と前記ベース電極間に接続された第1抵抗と、
前記ベース電極に接続された第2抵抗
とを備えることを特徴とする半導体装置。
【請求項5】
前記第1抵抗は、前記アノード層上に配置された絶縁層を介して形成されたポリシリコンにより形成されたことを特徴とする請求項4に記載の半導体装置。
【請求項6】
前記第2抵抗は、前記コレクタ層上に配置された絶縁層を介して形成されたポリシリコンにより形成されたことを特徴とする請求項4または5に記載の半導体装置。
【請求項7】
前記アノード層は、開口部を備えることを特徴とする請求項4〜6のいずれか1項に記載の半導体装置。
【請求項8】
第1導電型を有するコレクタ層を形成する工程と、
前記コレクタ層上に第2導電型を有するベース層を形成する工程と、
前記ベース層上に、第1導電型を有するエミッタ層を形成する工程と、
前記エミッタ層と離隔して、前記ベース層上に、当該ベース層を包囲するように、第1導電型を有するベースコンタクト層を形成する工程と、
前記コレクタ層上に前記ベース層と離隔して、第2導電型を有するアノード層を形成する工程と、
前記エミッタ層上にエミッタ電極を形成する工程と、
前記ベース層および前記ベースコンタクト層上にベース電極を形成する工程と、
前記アノード層上に前記エミッタ電極と共通接続されるアノード電極を形成する工程と、
前記エミッタ電極と前記ベース電極間に第1抵抗を形成する工程と、
前記ベース電極に接続された第2抵抗を形成する工程
とを有することを特徴とする半導体装置の製造方法。
【請求項9】
前記ベース層を形成する工程と、前記アノード層を形成する工程は、同時工程であることを特徴とする請求項8に記載の半導体装置の製造方法。
【請求項10】
前記エミッタ層を形成する工程と、前記ベースコンタクト層を形成する工程は、同時工程であることを特徴とする請求項8または9に記載の半導体装置の製造方法。
【請求項11】
前記第1抵抗を形成する工程は、前記アノード層上に形成された絶縁層上にポリシリコンを形成する工程を有することを特徴とする請求項8〜10のいずれか1項に記載の半導体装置の製造方法。
【請求項12】
前記第2抵抗を形成する工程は、前記コレクタ層上に形成された絶縁層上にポリシリコンを形成する工程を有することを特徴とする請求項8〜11のいずれか1項に記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【公開番号】特開2010−34312(P2010−34312A)
【公開日】平成22年2月12日(2010.2.12)
【国際特許分類】
【出願番号】特願2008−195224(P2008−195224)
【出願日】平成20年7月29日(2008.7.29)
【出願人】(000116024)ローム株式会社 (3,539)
【Fターム(参考)】
【公開日】平成22年2月12日(2010.2.12)
【国際特許分類】
【出願日】平成20年7月29日(2008.7.29)
【出願人】(000116024)ローム株式会社 (3,539)
【Fターム(参考)】
[ Back to top ]