【課題】バーティカル型のバイポーラトランジスタにおいて、エミッタ領域からベース領域にかけて存在する界面準位を安定に低減することを可能とした半導体装置とその製造方法を提供する。
【解決手段】バーティカル型のバイポーラトランジスタ１０は、シリコン基板１に形成されたＰ型のベース領域１３と、シリコン基板１に形成されてベース領域１３に接するエミッタ領域１５と、シリコン基板１の表面であってベース領域１３とエミッタ領域１５との境界部２１上に形成されたシリコン酸化膜１７と、シリコン酸化膜１７上に形成されたポリシリコンパターン１９と、を有する。シリコン酸化膜１７とシリコン基板１との界面に塩素が１×１０^１７ｃｍ^−３以上の濃度で存在する。 （もっと読む）

【課題】ＨＥＭＴの移動度の低下を抑制することが可能なトランジスタ用エピタキシャルウェハの製造方法を提供する。
【解決手段】高電子移動度トランジスタ構造層３を、気相成長法により成長温度６００℃以上７５０℃以下、Ｖ／III比１５０以下の条件で成長し、バイポーラトランジスタ構造層４を、気相成長法により成長温度４００℃以上６００℃以下、Ｖ／III比７５以下の条件で成長し、さらにノンアロイ層１８を、３８０℃以上４５０℃以下の成長温度で成長する。 （もっと読む）

【課題】本発明は、簡素な工程で、デバイスの特性を均一化することができる半導体装置の製造方法及び半導体集積回路装置を提供することを目的とする。
【解決手段】半導体基板４０の表面の所定領域４１に、ＬＯＣＯＳ酸化膜７０を形成するＬＯＣＯＳ酸化膜形成工程と、
該ＬＯＣＯＳ酸化膜７０と前記半導体基板４０の表面の境界を覆うように、ポリシリコン膜９０を形成するポリシリコン形成工程と、
該ポリシリコン膜９０をマスクとして、前記半導体基板４０の表面にイオンの打ち込みを行い、前記半導体基板４０の表面に、不純物領域６０を形成するイオン打ち込み工程と、を含むことを特徴とする。 （もっと読む）

【課題】安価なＳｉ基板に化合物半導体の結晶薄膜を形成する。
【解決手段】ベース基板と、絶縁層と、Ｓｉ_ｘＧｅ_１−ｘ結晶層（０≦ｘ＜１）とをこの順に有する半導体基板であって、Ｓｉ_ｘＧｅ_１−ｘ結晶層（０≦ｘ＜１）は少なくとも一部の領域がアニールされており、少なくとも一部の領域でＳｉ_ｘＧｅ_１−ｘ結晶層（０≦ｘ＜１）に格子整合または擬格子整合している化合物半導体を備える半導体基板を提供する。また、サブストレートと、サブストレート上に設けられた絶縁層と、絶縁層上に設けられて少なくとも一部の領域がアニールされたＳｉ_ｘＧｅ_１−ｘ結晶層（０≦ｘ＜１）と、少なくとも一部の領域でＳｉ_ｘＧｅ_１−ｘ結晶層（０≦ｘ＜１）に格子整合または擬格子整合している化合物半導体と、化合物半導体を用いて形成された半導体デバイスとを備える電子デバイスを提供する。 （もっと読む）

【課題】耐熱性の低い部分を有する基板であっても加熱処理が可能となる、基板の熱処理方法を提供する。
【解決手段】熱処理される被熱処理部を備えるベース基板を熱処理して半導体基板を製造する方法であって、電磁波を吸収して熱を発生し、被熱処理部を選択的に加熱する被加熱部をベース基板上に設ける段階と、ベース基板に電磁波を照射する段階と、被加熱部が電磁波を吸収することにより発生する熱によって、被熱処理部の格子欠陥密度を低減する段階とを備える半導体基板の製造方法を提供する。 （もっと読む）

【課題】耐熱性の低い部分を有する基板に加熱処理をして半導体基板を製造する。
【解決手段】単結晶層を有し熱処理される被熱処理部と、熱処理で加えられる熱から保護されるべき被保護部とを備えるベース基板を熱処理して半導体基板を製造する方法であって、被保護部の上方に、ベース基板に照射される電磁波から被保護部を保護する保護層を設ける段階と、ベース基板の全体に電磁波を照射することにより被熱処理部をアニールする段階とを備える半導体基板の製造方法を提供する。 （もっと読む）

【課題】安価な、また、放熱特性に優れたＳｉ基板を用いて、良質なＧａＡｓ系の結晶薄膜を得る。
【解決手段】単結晶Ｓｉの基板と、基板の上に形成され、開口領域を有する絶縁層と、開口領域の基板上にエピタキシャル成長されたＧｅ層と、Ｇｅ層の上にエピタキシャル成長されたＧａＡｓ層と、を備え、Ｇｅ層は、超高真空の減圧状態にできるＣＶＤ反応室に基板を導入し、原料ガスを熱分解できる第１温度で第１のエピタキシャル成長を実施し、第１温度より高い第２温度で第２のエピタキシャル成長を実施し、第１および第２のエピタキシャル成長を実施したエピタキシャル層をＧｅの融点に達しない第３温度で第１のアニールを実施し、第３温度より低い第４温度で第２のアニールを実施して形成された半導体基板を提供する。 （もっと読む）

【課題】
本発明は、低温下で結晶性の良好な単結晶および多結晶を提供することを目的とする。また、本発明は、固相成長法を用い、信頼性の高い半導体装置を提供することを目的とする。
【解決手段】
本発明では、非晶質半導体薄膜を基板あるいは絶縁膜上に堆積するにあたり、特に、その膜を構成する主元素からなる非晶質膜の平均原子間隔分布が、単結晶の平均原子間隔分布にほぼ一致するように形成し、これに再結晶化エネルギーを付与し固相成長を行い単結晶半導体薄膜３を形成する。 （もっと読む）

【課題】半導体基板の中の不純物領域を熱拡散する際に、その横方向拡散を抑制して半導体集積回路の微細化を実現する。
【解決手段】絶縁膜２上に第２のホトレジスト５を形成する。第２のホトレジスト５は、Ｐ型の不純物領域４の両側に、Ｐ型の不純物領域４に部分的にオーバーラップする領域に第２の開口部Ｋ２を有するように形成される。第２のホトレジスト５をマスクとして、絶縁膜２をエッチングし、更にその下の半導体基板１の表面をエッチングすることで、Ｐ型の不純物領域４を部分的に除去する。そして、第２のホトレジスト５をマスクとして、Ｐ型の不純物領域４が除去された半導体基板１の表面に、リン（Ｐ＋）をイオン注入して、Ｐ型の不純物領域４に隣接したＮ型の不純物領域６を形成する。その後、第２のホトレジスト５を除去した後に、Ｐ型の不純物領域４及びＮ型の不純物領域６の熱拡散を行う。 （もっと読む）

【課題】トランジスタと抵抗素子とを備える半導体装置の製造工程を簡素化することが可能な技術を提供する。
【解決手段】ＮＭＯＳトランジスタが形成される活性領域ＡＲ４と、拡散抵抗素子が形成される活性領域ＡＲ５とを半導体層２に区画する素子分離構造３を当該半導体層２に形成する。その後、ｎ型のソース・ドレイン領域３３を活性領域ＡＲ４に形成する。そして、得られた構造に対して、その上方からマスクレスでｐ型不純物１０２ｐを導入して、活性領域ＡＲ５に抵抗素子として機能する不純物領域を形成する。このとき、ソース・ドレイン領域３３内からはみ出すことなく、かつソース・ドレイン領域３３のうちｐ型不純物１０２ｐが導入される領域での導電型がｎ型を維持するように、活性領域ＡＲ４に対してｐ型不純物１０２ｐが導入される。 （もっと読む）

【課題】高精度のセルフアライメント構造を形成して半導体層に拡散層を形成する不純物元素のイオン注入を行うことにより、特性の向上を図る半導体装置を製造する半導体装置の製造方法を提供する。
【解決手段】各拡散層形成領域７〜９を相互に位置決めするイオン注入制御開口部１３〜１４を形成する工程を施した後に、各拡散層毎にイオン注入開口部２９，３０を形成するイオン注入マスク層形成工程と、各イオン注入開口部から不純物元素をイオン注入して各拡散層を形成する拡散層形成工程を実施する。イオン注入制御開口部が各拡散層形成工程におけるセルフアライメント構造を構成して各拡散層が形成される。 （もっと読む）

【課題】バイポーラトランジスタを用いたＥＳＤ保護回路の面積効率を向上する。
【解決手段】集積回路は、回路用バイポーラトランジスタ１２４を含む内部回路１２１と、内部回路１２１をサージから保護するための保護用バイポーラトランジスタ１２０とを備え、保護用バイポーラトランジスタ１２０におけるエミッタとベースとは短絡されている。 （もっと読む）

【課題】 結晶欠陥の発生を防止することができる半導体装置及び半導体装置の製造方法を実現する。
【解決手段】 ＳＯＩ基板１１に形成され、トレンチ１１ｅにより分離された複数の素子形成領域内に、バイポーラトランジスタ１２及びＣＭＯＳ１３を形成するＢｉＣＭＯＳである半導体装置１０において、バイポーラトランジスタ１２の表面のみを覆って形成された耐酸化膜１９を備えているため、ＣＭＯＳ１３に熱酸化法によりゲート酸化膜２４及びゲート保護膜２６を形成する際にも、バイポーラトランジスタ１２の表面を熱酸化しないようにすることができる。これによれば、高濃度のイオンが注入されたコレクタ１６、エミッタ１７などのイオン注入領域が、熱酸化されることがないので、結晶欠陥の発生を防止することができる。 （もっと読む）

【課題】正孔の移動を十分に抑制することが可能な半導体装置を提供する。
【解決手段】この半導体装置（ｎｐｎ型のバイポーラトランジスタ１００）は、ｎ型コレクタ層２と、ｐ^＋拡散層４、ＳｉＧｅ層５およびｐ型シリコン膜６からなるベース層と、ｎ型エミッタ層８と、ｎ型コレクタ層２とｎ型エミッタ層８との間に形成され、電子または正孔のいずれか一方に対する電位障壁としての効果を有する電荷移動防止膜７とを備える。 （もっと読む）

【課題】 相補型バイポーラトランジスタで、ＰＮＰトランジスタとＮＰＮトランジスタの両方のエミッタ領域を多結晶シリコン膜から添加された不純物を同時に拡散させながら、その拡散深さを同程度で目標の浅い拡散層を形成し、しかも他の拡散層に影響を与えることなく、高特性の相補型のバイポーラトランジスタを得るための製造方法を提供する。
【解決手段】 ＰＮＰトランジスタのエミッタ領域を形成する部分の多結晶シリコン膜９にボロンイオンを注入し、イオン注入されたボロンを低温の熱処理により、多結晶シリコン膜内に拡散し、ＮＰＮトランジスタのエミッタ領域を形成する部分の多結晶シリコン膜９にリンイオンを注入し、高温で短時間の熱処理を行うことにより、多結晶シリコン膜中のボロンイオンおよびリンイオンをそれぞれＰＮＰとＮＰＮのトランジスタのベース領域７、８中に同時に拡散して、それぞれのエミッタ領域１６、１７を形成する。 （もっと読む）

【課題】ガラス基板上にＭＯＳトランジスタと、バイポーラトランジスタを同時に集積できる素子構造および製法を提供する。
【解決手段】絶縁基板（１０１）上に形成された半導体薄膜（１０５）に形成されたエミッタ（１０２）、ベース（１０３）、およびコレクタ（１０４）を有するラテラルバイポーラトランジスタ（１００）において、半導体薄膜（１０５）が所定の方向に結晶化された半導体薄膜であるラテラルバイポーラトランジスタ。また、絶縁基板上に形成された半導体薄膜に形成されたＭＯＳ−バイポーラハイブリッドトランジスタ（２００）において、半導体薄膜（２０５）は所定の方向に結晶化された半導体薄膜であるＭＯＳ−バイポーラハイブリッドトランジスタ。 （もっと読む）

【課題】バイポーラ接合トランジスタ（ＢＪＴ）を提供すること。
【解決手段】各ＢＪＴのコレクタ領域は、半導体基板表面内に配置され、第１のシャロー・トレンチ・アイソレーション（ＳＴＩ）領域に隣接している。第２のＳＴＩ領域が形成され、この第２のＳＴＩ領域は、第１のＳＴＩ領域とコレクタ領域との間に延在し、約９０°以下のアンダーカット角度で活性ベース領域の一部をアンダーカットする。例えば、第２のＳＴＩ領域は、約９０°未満のアンダーカット角度のほぼ三角形の断面を有していても、約９０°のアンダーカット角度のほぼ長方形の断面を有していてもよい。このような第２のＳＴＩ領域は、コレクタ領域の上側表面内に形成される多孔質表面部を使用して製作することができる。 （もっと読む）

【課題】従来の半導体装置では、パワー用半導体素子の耐圧特性と制御用半導体素子のデバイスサイズの縮小化とを実現することが難しいという問題があった。
【解決手段】本発明の半導体装置では、Ｐ型の単結晶シリコン基板３上にＮ型のエピタキシャル層４が形成されている。基板３とエピタキシャル層４には、Ｎ型の埋込拡散層９がＰ型の埋込拡散層６上に形成されている。この構造により、Ｐ型の埋込拡散層６の這い上がりが抑制され、パワー用半導体素子の耐圧特性を維持しつつ、エピタキシャル層４の厚みを薄くすることができる。そして、制御用半導体素子のデバイスサイズを縮小化することができる。 （もっと読む）

【課題】 半導体装置において、反転領域対策を、既存の製造工程の条件を変えないで実現することを課題とする。
【解決手段】 Ｎ型エピタキシャル層４上にＰ型拡散層よりなる抵抗素子５が形成してあり、Ｎ型エピタキシャル層４上にシリコン酸化膜４０が形成してあり、抵抗素子５の端から出ているアルミニウム配線８，９がシリコン酸化膜４０上を延在している。シリコン酸化膜４０は、Ｎ型エピタキシャル層４内に食い込んで厚みが増してある厚み付加部分４２を枠状に有する。厚み付加部分４２は、シリコン酸化膜４０の反転電圧を上げる。厚み付加部分４２は酸素イオンの注入及びアニール処理によって形成される。 （もっと読む）

【課題】バイポーラトランジスタの電流増幅率ｈＦＥに影響を与えることなく、ツェナーダイオードのツェナー電圧Ｖｚのみを高精度に調整することのできる、低コストの製造方法を提供する。
【解決手段】バイポーラトランジスタＴ２とツェナーダイオードＤ２が同一半導体基１０上に形成されてなる半導体装置１００の製造方法であって、バイポーラトランジスタＴ２を構成するｐ導電型およびｎ導電型の拡散領域とツェナーダイオードＤ２を構成するｐ導電型およびｎ導電型の拡散領域を、それぞれ、同じ拡散工程Ｋ２，Ｋ３を用いて形成すると共に、熱処理工程Ｌ１において、拡散工程Ｋ２，Ｋ３終了後の半導体基板１０を、窒素雰囲気中、５００℃以上、９００℃以下の温度範囲で熱処理する。 （もっと読む）