【課題】隣接ビアを伝送される信号間の干渉を低減でき、ひいてはビア数の増大を抑止でき、センサを搭載したチップの面積、実装工程を低減でき、結果的にコスト削減を図ることができる半導体装置、固体撮像装置、およびカメラシステムを提供する。
【解決手段】第１チップ１１０と、第２チップ１２０と、を有し、第１チップ１１０と第２チップ１２０は貼り合わされた積層構造を有し、第１チップと第２チップ間の配線は、ビア１１４を通して接続され、第１チップ１１０は、各センサ１１１で発生したアナログ信号を時間離散化した信号が、対応するビアを介して第２チップに伝送され、第２チップ１２０は、ビアを介した第１チップから伝送された信号を第１チップでサンプリングしたタイミングとは異なるタイミングでサンプリングする機能と、量子化してデジタル信号を得る機能と、を含む。 （もっと読む）

【課題】一層のノイズ低減を図ることができることはもとより、低周波ノイズの低減を図ることができる比較器、ＡＤ変換器、固体撮像装置、およびカメラシステムを提供する。
【解決手段】比較器５００Ａは、第１の入力サンプリング容量Ｃ５１１と、第２の入力サンプリング容量Ｃ５１２と、出力ノードｄと、一方の入力端子に、第１の入力サンプリング容量を介して、信号レベルが傾きをもって変化するスロープ信号を受け、他方の入力端子に、第２の入力サンプリング容量を介して入力信号を受けて、スロープ信号と入力信号との比較動作を行う差動比較部としてのトランスコンダクタンス（Ｇｍ）アンプ５１１と、Ｇｍアンプの出力部ｃと出力ノードｄとの間に配置され、Ｇｍアンプの出力部の電圧を一定に保持するアイソレータ５３０とを有する。 （もっと読む）

【課題】低周波ノイズ除去に伴う消費電力の増加を最小限に抑えることができる固体撮像装置を提供する。
【解決手段】画素部100は、入射した光の大きさに応じた画素信号を出力する画素101と、補正用基準電圧に応じた補正用画素信号を出力する補正用画素102とを有する。AD変換回路105は、複数の遅延素子が接続された遅延回路を有し、画素信号または補正用画素信号のレベルに対応する数の遅延素子をパルス信号が通過すると、パルス信号が通過した遅延素子の数に応じたデジタル信号を出力する。制御部111は、1フレーム内でｍ（mは2以上の自然数）行の画素信号のAD変換に対応して1行の補正用画素信号のAD変換を行うように垂直走査部103およびAD変換部105を制御する。ノイズ除去部109は、補正用画素信号のAD変換結果を用いて画素信号のAD変換結果からノイズを除去する。 （もっと読む）

【課題】 差動信号のＡ／Ｄ変換を行うＡ／Ｄ変換器においてチャージインジェクションやクロックフィードスルーに起因したＡ／Ｄ変換の誤差を少なくする。
【解決手段】 各Ａ／Ｄ変換サイクルにおいて、正相アナログ入力部５０Ｐおよび逆相アナログ入力部５０Ｎは、正相アナログ入力信号ＩＮＰおよび逆相アナログ入力信号ＩＮＮをサンプリングし、正相アナログ入力信号ＩＮＰを正相入力ノードＣ１ＰＢまたは逆相入力ノードＣ１ＮＢに、逆相アナログ入力信号ＩＮＮを逆相入力ノードＣ１ＮＢまたは正相入力ノードＣ１ＰＢに供給する。制御部４００は、このサンプリングした各信号の供給先をＡ／Ｄ変換サイクル単位で切り換える。Ａ／Ｄ変換器では、正相入力ノードＣ１ＰＢおよび逆相入力ノードＣ１ＮＢ間の電圧のＡ／Ｄ変換が行われる。平均化部５０２は、所定回数に亙るＡ／Ｄ変換結果が得られる毎に、Ａ／Ｄ変換結果を平均化して出力する。 （もっと読む）

【課題】アナログデジタル変換装置のサイズを縮小し、且つ、インタリーブ間のミスマッチに起因する誤差の補正に必要な処理量を低減する。
【解決手段】本発明の実施形態のアナログデジタル変換装置は、アナログ入力信号をデジタル出力信号に変換する。アナログデジタル変換装置は、アナログデジタル変換ユニット１２と、疑似エイリアス信号生成部１１４と、利得制御部１１６と、エイリアス信号補正部１１８と、を備える。アナログデジタル変換ユニット１２は、アナログ入力信号を、複数のデジタル信号に変換する。疑似エイリアス信号生成部１１４は、複数のデジタル信号を合成した合成信号に含まれるエイリアス信号成分を模擬する疑似エイリアス信号を生成する。利得制御部１１６は、疑似エイリアス信号を用いて、デジタル出力信号の利得を制御する利得制御信号を生成する。エイリアス信号補正部１１８は、利得制御信号を用いて、エイリアス信号成分を補正する。 （もっと読む）

【課題】アナログ信号をそれぞれが保持する２つのキャパシタを含むＡ／Ｄ変換器においてキャパシタ間のクロストークを軽減する技術を提供する。
【解決手段】Ａ／Ｄ変換器３００は第１アナログ信号及び第２アナログ信号を順番に入力するための入力端子と、第１キャパシタ及び第２キャパシタと、基準電圧源に接続される基準電圧線と、時間的に変化する参照信号を生成する信号源に接続される参照信号供給線と、第１入力端子及び第２入力端子を有し、第１入力端子に供給された入力電圧と第２入力端子に供給された閾値電圧との比較結果に応じた出力信号を出力する比較器ＣＭＰと、比較器の第１入力端子に供給された入力電圧が変化し始めてから比較器の出力信号が変化するまでの時間に対応するデジタルデータを出力する出力回路３３０とを備える。 （もっと読む）

【課題】相互キャパシタ方式の入力装置の検出感度を改善し、または、センシング時間を短縮する。
【解決手段】送信回路２０は、１回のセンシングごとに送信電極１０に複数のパルス信号を含む送信信号Ｓ１を印加する。Ａ／Ｄコンバータ４４は、各パルス信号のポジティブエッジごとに、演算増幅器３２の出力電圧に応じた検出電圧Ｖｓをデジタル値に変換することにより第１データ系列ＤＲを生成するとともに、各パルス信号のネガティブエッジごとに、検出電圧Ｖｓをデジタル値に変換することにより第２データ系列ＤＦを生成する。ＤＳＰ１０２は、第１データ系列ＤＲと第２データ系列ＤＦそれぞれに含まれる、互いに対応するデジタル値の差分を算出し、各デジタル値の差分を積分する。 （もっと読む）

【課題】アナログデジタル変換器のサンプリングクロックのジッタの影響を、低消費電力でデジタル補正する。
【解決手段】アナログデジタル変換器のサンプリングクロックを、サンプリングクロックよりも低周波数かつ低ジッタの基準クロックを源振とする位相同期ループ(PLL)により生成する。サンプリングクロックと基準クロックが同期するタイミングにおけるタイミング誤差を時間デジタル変換器(TDC)によりデジタル値に変換する。なお、基準クロックが存在しないサンプリングタイミングにおけるタイミング誤差については、検出されたタイミング誤差を補間して生成する。これにより、各サンプリングタイミングにおけるサンプリングクロックのジッタ値を取得する。当該ジッタ値からサンプリング電圧誤差を算出し、アナログデジタル変換器の出力をデジタル補正する。 （もっと読む）

【課題】小面積および低消費電力な、Ａ／Ｄ変換器の歪み補正装置を提供する。
【解決手段】本発明の一態様としての歪み補正装置は、第一Ａ／Ｄ変換器と、第二Ａ／Ｄ変換器と、べき乗器と、適応相関制御手段と、歪み除去手段とを備える。前記第一Ａ／Ｄ変換器は、第一入力信号をＡ／Ｄ変換して第一変換信号を得る。前記第二Ａ／Ｄ変換器は、第二入力信号をＡ／Ｄ変換して第二変換信号を得る。前記第二入力信号は、前記第一入力信号の振幅を低減した信号、または前記第一入力信号は、前記第二入力信号の振幅を増大した信号である。前記べき乗器は、前記第二変換信号をｎ乗（ｎは２以上の整数）することにより、べき乗信号を得る。前記適応相関制御手段は、前記べき乗信号と、前記第二変換信号に基づき適応相関制御を行うことにより、前記べき乗信号に含まれるｎ乗成分である歪み信号を生成する。前記歪み除去手段は、前記第一変換信号から、前記適応相関制御手段で生成された歪み信号を除去する。 （もっと読む）

【課題】デジタル信号の出力に起因するキックバック雑音の不定期な発生による、別回路のＡ／Ｄ変換処理への悪影響を回避し、アナログ信号・デジタル信号兼用の入出力端子を実現する。
【解決手段】デジタル信号の出力において、デジタル信号出力ポートの状態遷移を監視する回路を設ける。該回路がデジタル信号の出力においてデジタル信号出力ポートの状態遷移を検出した時、別回路で処理していたＡ／Ｄ変換を中止し、再度該Ａ／Ｄ変換を最初からやり直すようにＡ／Ｄ変換器に命令する。該回路が全てのＡ／Ｄ変換処理の完了までデジタル信号出力ポートの監視を続けることにより、別回路で行われるデジタル信号の出力に依存せず、キックバック雑音の影響を受けないＡ／Ｄ変換が可能となる。この効果により、アナログ信号・デジタル信号兼用の入出力端子を実現可能となる。 （もっと読む）

【課題】ランプ信号の傾きを変えてＡＤ変換ゲインを上げても横線状のノイズの発生を抑制することができる固体撮像装置を提供することを課題とする。
【解決手段】２次元状に配列された複数の画素と、ランプ信号を生成する参照信号生成回路と、ランプ信号の出力に合わせてカウント動作を行うカウンタ回路と、列毎に配置され、画素からの画素信号をランプ信号と比較処理してＡＤ変換するＡＤ変換回路とを備え、ＡＤ変換回路に、画素信号及びランプ信号が入力される比較器とＡＤ変換結果を記憶する記憶部とを設けるとともに、参照信号生成回路の出力端子とランプ信号を入力するための比較器の入力端子との間にランプ信号の傾きを変える振幅変換回路を設けて、ランプ信号に重畳するノイズがランプ信号の傾きに依存して変化するようにする。 （もっと読む）

【課題】高精度で低電力のアナログ−デジタル変換器回路を提供する。
【解決手段】アナログ−デジタル変換器回路は、アナログ入力信号１を受信し、変換ビットの第１のセット３と第１の完了信号７とアナログ入力信号及び変換ビットの第１のセットにより表された信号の間の差を表す残差アナログ出力信号４とを発生する第１の変換器ステージ２と、第１の完了信号を受信しクロック信号を発生するクロック発生回路８と、各々が残差アナログ出力信号及び共通参照電圧を受信するよう構成されクロック信号により動作されて複数の比較器決定を出力する複数の比較器と、複数の比較器決定を受信し変換ビットの第２のセットを発生するデジタル処理ステージとを備える第２の変換器ステージ９と、変換ビットの第１及び第２のセットを組み合わせることにより、アナログ入力信号のデジタル表現を発生する手段とを備える。 （もっと読む）

【課題】動作速度の低下や回路所要面積の増大を抑えつつノイズ増加を防ぐことのできるＡＤ変換器、情報処理装置を提供する。
【解決手段】各々の一端が互いに接続され、それぞれ所定の比率で重み付けされた容量値を有し、容量値を低減可能な可変容量キャパシタを少なくとも１つ含む複数の重み付けキャパシタを有するＡＤ変換器は、複数の重み付けキャパシタの互いに接続された一端が入力と接続された比較器と、複数の重み付けキャパシタの互いに接続された一端と異なる他端それぞれを、入力信号が入力される入力端子、入力信号の逐次比較に用いる参照電圧源、グランドおよび開放端子のいずれか１つと接続する複数のスイッチとを有する。また、このＡＤ変換器は、重み付けキャパシタに入力信号をサンプリングするとともに、比較電圧を生成して処理を実行する逐次比較制御部と、可変容量キャパシタの容量値を低減させる容量制御部とを有する。 （もっと読む）

【課題】 回路規模の増加を抑制しつつ、複数ビットの量子化信号を生成する。
【解決手段】 量子化装置は、第１クロックの１周期前の量子化信号に基づく量子化誤差と第１信号とに基づいて、第２信号を生成する信号処理部と、第１クロックより高速の第２クロックに同期して動作し、第２信号を第１クロックの１周期以内に量子化し、量子化信号を生成する量子化部とを有している。 （もっと読む）

【課題】 パルス信号を出力しつつ入力信号を取得する電子制御装置において、パルス出力によって生ずる重畳ノイズが入力信号のサンプリングに及ぼす影響を回避する。
【解決手段】 電子制御装置（ＥＣＵ）のマイコンは、パルス出力（ａ）を生成する第１タイマ、及び入力信号（ｂ）のサンプリングタイミングを生成する第２タイマを備える。入力信号のサンプリングタイミングがパルス出力のエッジタイミングに一致すると（ｃ）、入力信号は重畳ノイズを強く受けることとなる。そこで、第１タイマおよび第２タイマによって、入力信号のサンプリングタイミングがパルス出力のエッジタイミングに一致しないように調整する（ｄ）。これにより、重畳ノイズが入力信号のサンプリングに及ぼす影響を回避することができる。 （もっと読む）

【課題】データ・コンバータ・システムの出力信号中のスプリアス・トーンを減少させる。
【解決手段】入力信号を特定周波数帯域に制限し、オーバー・サンンプリングすることによって、変換された入力信号がスプリアス・トーンを跨ぐ又は回避するようにする。スプリアス・トーンはフィルタで除去しても良く、これによって、従来のデータ・コンバータよりきれいなＳＦＤＲの出力信号を供給できる。例えば、インタリーブ・データ・コンバータ・システムは、インタリーブされた複数のデータ・コンバータの１つの第２ナイキスト領域に制限された入力信号をインタリーブされた信号に変換し、このインタリーブ信号を、変換された入力信号周波数を通過させる通過帯域と、スプリアス・トーンを減衰させるストップ帯域とを有するフィルタでフィルタする。 （もっと読む）

【課題】無線受信装置の受信ダイナミックレンジを拡大する。
【解決手段】アナログ受信回路２で受信された無線周波数信号を周波数変換して得られる中間周波信号を振幅に関し複数の信号部分に分割して出力する信号分割部３と、信号分割部で分割された複数の信号部分のそれぞれについてアナログ／ディジタル変換してディジタル受信回路６側へ出力する複数のアナログ／ディジタル変換器４，５とをそなえる。 （もっと読む）

【課題】ＧＲＯＴＤＣ（Gated Ring Oscillator Time to Digital Converter）のノイズシェイプ特性を生かしながら量子化誤差を伝播し、高次ノイズシェイプが可能となるオペアンプレス・キャパシタレスＡＤ変換器を提供する。
【解決手段】アナログ入力電圧とサンプリングクロックを入力して、アナログ入力電圧を対応する遅延時間に変換し時間領域データを出力するＶＴ変換回路部と、時間領域データを入力するＮ段（Ｎは複数）のＧＲＯ回路部と、前段のＧＲＯと次段のＧＲＯの間に挿入され、量子化誤差を含んだ前段のＧＲＯの出力発振波形を伝搬する誤差伝搬回路部と、各誤差伝搬回路部および各カウンタ回路部をサンプリングクロックでリセットするリセット部と、各ＧＲＯの出力発振波形の波数を計測するカウンタ回路部と、各カウンタ回路の出力カウント値から出力信号を生成する出力信号生成部を備える。 （もっと読む）

【課題】２個のチップを接続する配線本数を削減しつつ、ＳＮ比の低下を抑制する。
【解決手段】第１のチップ１０は、第２データＤ２を１ビットの第３データＤ３に変換するノイズシェーパー１４と、第１信号配線Ｌ１を介して送信信号ＹＰＤＭを送信し、第２信号配線Ｌ２を介してクロック信号ＹＣＬＫを送信するＰＤＭ送信回路１５とを備え、第２のチップ２０は、第３データＤ３を６ビットのデータに変換する移動平均フィルター２２と、５ビットの第５データＤ５を出力するクリップ回路２４とＤＥＭ−ＤＡＣ２５とを備える。 （もっと読む）