【課題】 少ない制御端子で制御可能な高周波スイッチ回路を実現する。
【解決手段】 第１から第４の接合電界効果トランジスタ（Tr）と、複数の容量と、複数の抵抗と、一つの高周波共通端子と、第１から第３の高周波入出力端子と、第１及び第２の制御端子を備え、第１Trのソース端子には第１高周波入出力端子が接続され、第３Trのソース端子には第２高周波入出力端子が接続され、第４Trのソース端子には第３高周波入出力端子が接続され、高周波共通端子が第１Tr又は第２Trのドレイン端子に接続され、第１Trのソース又はドレイン端子が抵抗を介して第1制御端子に接続され、第２Trのゲート端子が第１制御端子に接続され、第３Trのゲート端子は第２制御端子に接続され、第４Trのソース又はドレイン端子が抵抗を介して第２制御端子に接続されているＳＰ３Ｔ（単極３投）型高周波スイッチ回路素子。 （もっと読む）

【課題】 ＳＰＤＴスイッチにおけるスイッチ特性を改善し、大電力のスロットルの後の小電力のスロットルの立ち上がり遅延を低減する。
【解決手段】 ＳＰＤＴスイッチ２において、アンテナ用端子２ａと基準電位ＶＳＳとの間にリークパス用抵抗２７が接続されている。このリークパス用抵抗２７によって、送信信号端子２ｂ，２ｃ、ならびに受信信号端子２ｄ〜２ｇにそれぞれ接続されているＤＣカット容量として設けられている静電容量素子８〜１３，２８に蓄積した電荷容量を放電し、アンテナ端子２ａの電位を速やかに低下させることができる。 （もっと読む）

【課題】 従来、オフ側ブランチのアイソレーションを最大にするとともに、オン状態における挿入損失を許容範囲内に保つのに適した伝送線路の長さについて明らかにされていない。
【解決手段】 スイッチ回路１は、共有端子１０（コモンポート）と、複数の分岐端子２２，２４と、共有端子１０と分岐点Ｎとを結ぶ共有経路Ｐ０と、分岐点Ｎと各分岐端子２２，２４とを結ぶ分岐経路Ｐ１，Ｐ２と、各分岐経路Ｐ１，Ｐ２中に設けられた分布定数ＦＥＴ３２，３４と、各分岐経路Ｐ１，Ｐ２中の分岐点Ｎと分布定数ＦＥＴ３２，３４との間に設けられた伝送線路４２，４４と、を備えている。ここで、各伝送線路４２，４４は、動作周波数における伝搬波長をΛとしたとき、Λ／４の４５％よりも長く且つΛ／４よりも短い。 （もっと読む）

【課題】 スイッチからの電力漏洩を抑制し、オン抵抗を向上させることの可能な半導体装置およびその制御方法を提供すること。
【解決手段】 本発明は、送信部と接続される入力端子Ｔｘ１、Ｔｘ２と、共通接続部と接続される端子Ａｔ１、Ａｔ２との間に複数のＦＥＴが直列に接続され、各ＦＥＴのゲートが送信用駆動回路に接続される送信用スイッチ１０、２０を有する。また、受信部と接続される出力端子Ｒｘ１、Ｒｘ２と、共通接続部と接続される端子Ａｒ１、Ａｒ２との間に複数のＦＥＴが直列に接続され、各ＦＥＴのゲートが受信用駆動回路に接続される受信用スイッチ３０、４０を有する。さらに所定の電源に基づいて正または負の昇圧電圧を生成する昇圧回路８０とを有している。そして、送信用スイッチが導通状態の場合に、受信用スイッチを非導通状態とする電位として、受信用スイッチのＦＥＴに昇圧電圧を印加する半導体装置とその制御方法である。 （もっと読む）

蓄積電荷シンク（ＡＣＳ）を用いてＭＯＳＦＥＴの線形性を改善する方法及び装置が開示される。この方法及び装置は、ＳＯＩ型ＭＯＳＦＥＴ内の蓄積電荷を除去、低減あるいはその他の方法で制御し、それによりＦＥＴ性能の改善をもたらす。典型的な一実施形態において、少なくとも１つのＳＯＩ型ＭＯＳＦＥＴを有する回路は、蓄積電荷レジームで動作するように構成される。ＳＯＩ型ＭＯＳＦＥＴのボディに動作可能に結合されたＡＣＳが、該ＦＥＴが蓄積電荷レジームで動作するときの蓄積電荷を排除、除去あるいはその他の方法で制御し、それによりＳＯＩ型ＭＯＳＦＥＴのオフ状態での寄生ソース−ドレイン間容量の非線形性を低減させる。ＳＯＩ型ＭＯＳＦＥＴを用いて実現されるＲＦスイッチング回路において、ＳＯＩ型ＭＯＳＦＥＴが蓄積電荷レジームで動作するときの蓄積電荷を除去あるいはその他の方法で制御することによって、高調波歪み及び相互変調歪みが低減される。
（もっと読む）

【課題】 最大許容入力電力が改善されたアンテナスイッチ回路装置を提供する。
【解決手段】 アンテナへ接続される第１端子と、
前記第１端子と接続される複数個のスルーＦＥＴを含む化合物半導体集積回路と、
デコーダ回路と、昇圧回路と、前記デコーダ回路からの信号が入力される複数個のＣＭＯＳインバータと、を含むＣＭＯＳ集積回路と、を備え、第１のスルーＦＥＴからの信号を前記第１端子へ伝送する第１のモードと、前記第１端子からの信号をオンとなったスルーＦＥＴを通して伝送する第２のモードと、を選択的に実行し、前記第１及び第２のモードの少なくともいずれかにおいて、前記昇圧回路の出力回路は、オフとなったスルーＦＥＴのゲート−チャネル間逆方向電流に基づいてクランプされることを特徴とするアンテナスイッチ回路装置を提供する。 （もっと読む）

【課題】 ＳＰＤＴスイッチにおけるスイッチ特性を改善し、高調波歪みを大幅に低減する。
【解決手段】 ＳＰＤＴスイッチ２において、トランジスタＱｔｘ１〜Ｑｔｘ４は、２つのゲートが設けられたデュアルゲートＦＥＴよりなり、これらトランジスタＱｔｘ１〜Ｑｔｘ４には、ゲート間の電位供給用抵抗である抵抗Ｒｄ１〜Ｒｄ４，Ｒｄ５〜Ｒｄ８がそれぞれ接続されている。抵抗Ｒｄ１，Ｒｄ３，Ｒｄ５，Ｒｄ７は、アンテナ端子２ａと逆の端子側から分配配線されており、トランジスタＱｔｘ１〜Ｑｔｘ４におけるゲート−ゲート間中間電位の電圧を大幅に増加させることができる。それにより、トランジスタＱｔｘ１〜Ｑｔｘ４のゲート−ソース間容量を小さくすることができるので高調波歪み量を低減させる。 （もっと読む）

【課題】 高周波スイッチ回路において、挿入損失の劣化及び高周波歪の劣化を共に抑制しながら入力電力を大きくする。
【解決手段】 高周波スイッチ回路１００は、高周波信号を入力又は出力するための入出力用端子１５１と、直列に接続された複数の電界効果トランジスタ１３１〜１３４によって構成され、入出力用端子１５１と接地１７１との間における電気的接続のオン・オフ状態を制御する基本スイッチ部１３０とを備え、複数の電界効果トランジスタ１３１〜１３４のうち電気的接続の順序において最も入出力用端子１５１側であるもの（１３１）は、複数の電界効果トランジスタ１３１〜１３４の残りのもの（１３２〜１３４）よりも大きいしきい値電圧を有している。 （もっと読む）

【課題】 共通電源５を使用し、高周波信号と直流電力とを有効に分離可能にして、端末の小型化や軽量化を図った共通電源を用いた２経路増幅回路を提供する。
【解決手段】 ＤＣＳの高周波信号を増幅する第１電力増幅回路２と、ＧＳＭの高周波信号を増幅する第２電力増幅回路４と、共通電源５を備え、第１電力増幅回路２の出力と共通電源５間に第１の電源供給用ストリップライン６を接続すると共に、第１電力増幅回路２の出力と第２電力増幅回路４の出力間に第２の電源供給用ストリップライン７を接続し、第１及び第２の電源供給用ストリップライン６、７の信号ライン長をそれぞれＤＣＳの高周波信号波長の１／４に選定し、第１の電源供給用ストリップライン６に第２の電源供給用ストリップライン７を合わせた信号ライン長をＧＳＭの高周波信号波長の１／４に選定した。
（もっと読む）

【課題】 入出力電力特性が向上された高周波スイッチ回路を提供する。
【解決手段】 入出力端子と接地との間、および、入出力端子間に、直列接続された複数のＦＥＴによって構成された基本スイッチ部を設け、一方の端子が各ＦＥＴのドレイン電極に接続され、他方の端子が各ＦＥＴのソース電極に接続された複数の抵抗素子を設ける。オフ状態にある基本スイッチ部に含まれるＦＥＴのうち、信号電圧が印加される側のＦＥＴのドレイン電極およびソース電極間に接続された抵抗素子の抵抗値を小さくする。 （もっと読む）

【課題】低い制御電圧に対しても高い直線性を保って動作できるＲＦスイッチを提供する。
【解決手段】整流器入力と整流器出力とＤＣ制御電圧入力とを有する整流回路であって、前記整流器入力で実質的に高い入力インピーダンスを呈しながら前記整流出力すなわち前記整流器入力への交流入力信号からの整流電圧の整流出力を生ずるように構成された整流回路と、抽出器入力と制御電圧入力と抽出器出力とを有し前記整流回路に接続されたバイアス抽出回路であって、前記ＤＣ制御電圧入力よりも大きいＤＣ電圧を前記抽出器出力に生ずるように構成されたバイアス抽出回路とを備えるバイアス回路。
（もっと読む）

【課題】スイッチＭＭＩＣにおいて、第１ソース電極および第２ソース電極とドレイン配線または第１ドレイン電極および第２ドレイン電極とソース配線が近接している箇所において、高周波信号の漏れがあり、電気的特性が劣化する問題があった。
【解決手段】櫛状のゲート電極を１つの動作領域に２つ配置する。２つのゲート電極は互いの櫛歯をかみ合わせるように対向配置する。これらのゲート配線を第１ソース電極および第２ソース電極とドレイン配線間、または第１ドレイン電極および第２ドレイン電極とソース配線間に配置する。オフ側ＦＥＴのゲート電極は高周波信号としてＧＮＤ電位であるので、ドレイン−ソース間の高周波信号の漏れを防止できる。ゲート電極は共に櫛状であるので、レジスト除去液が隣接するゲート電極間に十分滲入するのでリフトオフが容易となる。 （もっと読む）

【課題】スイッチＭＭＩＣにおいて、第１ソース電極１３および第２ソース電極とドレイン配線または第１ドレイン電極１４および第２ドレイン電極とソース配線が近接している箇所において、高周波信号の漏れがあり、電気的特性が劣化する問題があった。
【解決手段】２つのゲート電極の櫛歯の一端を窒化膜上のゲート接続金属層に接続する。ゲート接続金属層は第１ソース電極および第２ソース電極とドレイン配線間、または第１ドレイン電極および第２ドレイン電極とソース配線間に配置する。オフ側ＦＥＴのゲート電極は高周波信号としてＧＮＤ電位であるので、ドレイン−ソース間の高周波信号の漏れを防止できる。ゲート接続金属層と２つのゲート電極（櫛歯）により、１つのソース電極（ドレイン電極）の櫛歯を包囲し、高周波信号の漏れを防止する。ゲート電極形成時にはレジスト除去液が隣接するゲート電極間に十分滲入するのでリフトオフが容易となる。 （もっと読む）

【課題】実装面積及び製造コストを増大させることなく大電力の信号を入力した際に高調波歪みがほとんど発生しないスイッチ回路を実現できるようにする。
【解決手段】第１の入出力端子２及び第２の入出力端子３は、それぞれ第１の基本スイッチ部１１及び第２の基本スイッチ部１２を介してアンテナ端子１と接続されている。各基本スイッチ部１１は、それぞれが４個の直列に接続されたＦＥＴからなるスルースイッチと、シャントスイッチとからなり、各スルースイッチ及び各シャントスイッチを構成するＦＥＴのソースは、抵抗を介して第１〜第４の電位固定端子とそれぞれ接続されており、第１と第４及び第２と第３の電位固定端子が互いに接続されている。第１のシャントスイッチ３１の１段目のＦＥＴ４３Ａのソースと接続された抵抗は、順方向に接続されたダイオードを介して第３の電位固定端子と接続されている。 （もっと読む）

【課題】 ＳＰＤＴスイッチにおけるスイッチ特性を改善し、高調波歪みを大幅に低減する。
【解決手段】 ＳＰＤＴスイッチ２において、トランジスタＱｔｘ１〜Ｑｔｘ４，Ｑｒｘ１は、２つのゲートが設けられたデュアルゲートＦＥＴよりなり、これらトランジスタＱｔｘ１〜Ｑｔｘ４，Ｑｒｘ１には、ゲート制御電圧供給用抵抗であるＲ２〜Ｒ５，Ｒ１１〜Ｒ１４，Ｒ２０〜Ｒ２２とは別に新たに設けられたゲート耐電力容量間の抵抗Ｒ６，Ｒ７，Ｒ１５，Ｒ１６，Ｒ２３，Ｒ２４がそれぞれ接続されている。これら抵抗Ｒ６，Ｒ７，Ｒ１５，Ｒ１６，Ｒ２３，Ｒ２４は、トランジスタＱｔｘ１〜Ｑｔｘ４，Ｑｒｘ１におけるゲート−ソース間容量Ｃｇｓ、ゲート−ドレイン間容量Ｃｇｄにかかる電圧Ｖｇｓ，Ｖｇｄの位相が変化させ、それにより高調波歪み量を低減させる。 （もっと読む）

RFスイッチ回路（10）及びRFスイッチ回路を有するチューナー（12）について説明する。
該スイッチ回路は、少なくとも二つの入力端子及び一つの出力端子を有する。該入力端子は、例えば地上テレビアンテナ（16）及びテレビケーブルネットワーク（18）のような異なるRF信号源に接続されている。該回路は、夫々が入力端子の一つに接続されている第一のSPSTスイッチ（28、30）、及び該第一のSPSTに接続されている第二のSPDTスイッチ（32）を有する。該スイッチ回路は、該入力端子（20、22）間で高いアイソレーション性能を達成する。
（もっと読む）

【課題】 ＨＢＴでスイッチング素子を構成したスイッチ回路装置では、大きなベース電流を必要とするため、各ＲＦ端子を高周波信号の分離素子３０を介してＤＣバイアスポイントに接続すると、ＨＢＴに十分なバイアスを印加できず、ＨＢＴを十分動作させることができない。
【解決手段】 複数の単位ＨＢＴを並列接続して集合素子を構成し、１つの集合素子の共通エミッタおよび共通コレクタ毎に１つの分離素子を介して１つのバイアスポイントに接続し、バイアス電位を印加する。単位ＨＢＴをグループ分けすることによりベース電流を分散できるため、分離素子に流れるベース電流が小さくなり電圧ドロップが小さくなる。従って、単位ＨＢＴに十分なバイアスが印加でき、動作させることができる。 （もっと読む）

【課題】 ＨＢＴは、ＨＥＭＴより低オン抵抗を得ることができる。しかし各単位素子において動作上の微小なアンバランスから二次降伏による破壊を起こすため、信頼性が低い問題があった。
【解決手段】 単位ＨＢＴのベースにバラスト抵抗を接続した単位素子を複数並列接続し、スイッチング素子を構成する。これによりある単位素子において温度上昇によりベース電流、コレクタ電流が増加する正帰還が発生し始めても、増加したベース電流はバラスト抵抗両端の電圧ドロップを増加させ、結果としてベース電流が減少し、コレクタ電流も減少する。従って、ＨＢＴによるスイッチ回路装置において二次降伏による破壊を回避し、信頼性を大幅に向上させることができる。 （もっと読む）

【課題】レイアウト面積の増大を極力抑えつつ、良好なアイソレーション特性を有するアンテナスイッチ回路装置を提供する。
【解決手段】多ポートスイッチ１００は、送信信号用端子Tx1とANTとの間に接続され、第１の総ゲート幅を有するFET T11と、送信信号用端子Tx1とGNDとの間に接続されたFET T12とを有する送信部と、受信信号用端子Rx1とアンテナ接続端子ANTとの間に接続され、FET T11の第１の総ゲート幅よりも小さい第２の総ゲート幅を有するFET T41を有する受信部１４と、を有する。 （もっと読む）

【課題】ＥＳＤ保護素子が高周波特性に影響を与えることなく、かつ、ＥＳＤ保護素子が有効に動作することができるようにする。
【解決手段】信号通過用スイッチＦＥＴ素子としての第１及び第２のスイッチＦＥＴ素子１，２のゲートとスイッチ制御回路１０２との間には、第１及び第２の分離スイッチ６１，６２がそれぞれ設けられ、バイパス用スイッチＦＥＴ素子３，４のゲートとスイッチ制御回路１０２との間には、第３及び第４の分離スイッチ６３，６４がそれぞれ設けられ、非動作時において第１乃至第４のスイッチＦＥＴ素子１〜４のゲートは、第１乃至第４の分離スイッチ６１〜６４によってスイッチ制御回路１０２と電気的に遮断され、開放状態となり、ＥＳＤ保護素子２１，２２によるＥＳＤサージの放電が確実に行えるよう構成されたものとなっている。 （もっと読む）