【課題】回路基板に搭載した場合における配線密度の低下を抑制でき、且つＥＳＬの低下を図ることが可能な貫通コンデンサを提供する。
【解決手段】第１の側面４に垂直な方向から見たとき、第１の側面４にそれぞれ設けられた接地用端子電極１３と接地用端子電極１４との間の距離は、接地用端子電極１３と第１の端面２との間の距離、及び、接地用端子電極１４と第２の端面３との間の距離よりも長い。第２の側面５に垂直な方向から見たとき、第２の側面５にそれぞれ設けられた接地用端子電極１５と接地用端子電極１６との間の距離は、接地用端子電極１５と第１の端面２との間の距離、及び、接地用端子電極１６と第２の端面３との間の距離よりも長い。コンデンサ素体１における、接地用端子電極１３，１５と接地用端子電極１４，１６との間にある領域には、いかなる端子電極も設けられていない。 （もっと読む）

【課題】耐高電圧にして高容量化されたブロック型コンデンサを効率よく生産する。
【解決手段】極性のないチップ型積層コンデンサ５を準備して、その複数個を束ねてコンデンサ集束群Ａを形成する。このコンデンサ集束群Ａを並列に２組に並べて非導電性容器１１内に収容する。非導電性容器１１内において内方に位置する一対の第一外部電極４ａに一つの第一外部端子１２を接合するとともに、第一外部電極の背面側において外方に向かって露出する２組の第二外部電極４ｂのそれぞれを第二外部端子１３ａ，１３ｂに接合させてブロック型コンデンサ１０とする。このブロック型コンデンサを電源回路に組み込んで、１組の第一外部電極をプラス電位に接続し、２組の第二外部電極を接地電位に接続すると、高容量にして優れた周波数特性を有するブロック型のコンデンサとなる。 （もっと読む）

【課題】高周波領域におけるサージ電圧を効率良くかつ十分に吸収することのできるコンデンサ単素子、及びコンデンサモジュール、並びにこれを用いた電力変換装置を提供すること。
【解決手段】本発明のコンデンサ単素子３は、正極層３１１と負極層３１２とを絶縁部３１３を介して積層してなる金属化フィルム３１１を巻回してなる第一コンデンサ素子３０ａを備える。第一コンデンサ素子３０ａは、軸方向端部３１０の一方において正極層３１１と接触する正極側電極部３２１と、他方の軸方向端部３１０において負極層３１２と接触する負極側電極部３２２とを有する。正極側電極部３２１と負極側電極部３２２との間の最短距離となる空間３００には、第一コンデンサ素子３０ａよりもインピーダンスが小さい第二コンデンサ素子３０ｂが正極側電極部３２１及び負極側電極部３２２と電気的に並列接続された状態で配設されている。 （もっと読む）

【課題】共振周波数の近傍におけるインピーダンスの低下を抑制することが可能な積層コンデンサを提供する。
【解決手段】積層コンデンサ１は、誘電体素体１０と、内部電極１２Ａ，１２Ｂ，１４Ａ，１４Ｂと、端子電極１６Ａ，１６Ｂと、連結用電極１８Ａ，１８Ｂとを備える。内部電極１２Ａは、連結用接続部２２Ａが設けられている部分よりも端子用接続部２０Ａ寄りの領域Ｒ１と、連結用接続部２２Ａが設けられている部分よりも端子用接続部２０Ａとは反対側の領域Ｒ２とを有している。内部電極１２Ｂは、連結用接続部２２Ａが設けられている部分よりも端子用接続部２０Ａ寄りの領域Ｒ３と、連結用接続部２２Ａが設けられている部分よりも端子用接続部２０Ａとは反対側の領域Ｒ４とを有している。領域Ｒ１の面積は領域Ｒ４の面積よりも小さくなっており、領域Ｒ３の面積は領域Ｒ２の面積よりも小さくなっている。 （もっと読む）

【課題】チップ素体にクラックが発生するのを抑制し、耐衝撃性に極めて優れたチップ型電子部品を提供すること。
【解決手段】グランド端子電極１８ａは、第３の側面１２ｅの中央部分に設けられている。グランド端子電極１８ｂは、第４の側面１２ｆの中央部分に設けられている。接続電極１８ｃは、端子電極１４ａ〜１４ｄの第２の主面１２ｂに位置している端部と端子電極１６ａ〜１６ｄの第２の主面１２ｂに位置している端部との間を第３及び第４の側面１２ｅ，１２ｆの対向方向に伸びた形状を呈している。接続電極１８ｃの一端はグランド端子電極１８ａの他方の端部に連続すると共に、接続電極１８ｃの他端はグランド端子電極１８ａの他方の端部に連続しており、接続電極１８ｃは、一対のグランド端子電極１８ａ，１８ｂ同士をつないでいる。 （もっと読む）

【課題】積層ずれが発生しても容量低下と容量のばらつきを抑制でき、クロストークの低減も可能な積層コンデンサを提供する。
【解決手段】積層コンデンサ１０は、誘電体層１４と、高誘電率材料２０を挟んで同一層内で対向した一対の内部電極１６，１８とを交互に積層した積層体１２の端面に、外部電極２２，２４を設けた構造となっている。高誘電率材料２０を内部電極１６，１８間に充填することで大きな容量を取得できる。また、誘電体層１４に低誘電率材料を利用し、かつ、内部電極１６，１８の長さを短くすることで浮遊容量を小さくしてクロストークを低減できる。更に、内部電極１６，１８の間隔ｄを変えて一層当たりの容量を調整することができるため、内部電極１６，１８の積層数を最適化することで、内部電極１６，１８と外部電極２２，２４のコンタクト不良を抑制し、容量のばらつきを低減することができる。 （もっと読む）

【課題】等価直列抵抗を制御することが可能な積層コンデンサアレイを提供すること。
【解決手段】第１の外部接続導体は、第１の側面における第１の端子導体と第４の端子導体との間又は第２の側面における第２の端子導体と第３の端子導体との間に配置されている。複数の第１の内部電極２１は引き出し導体２２を介して第１の外部接続導体に電気的且つ直接接続され、第２の内部電極２５は引き出し導体２６を介して第２の端子導体に電気的に接続され、第３の内部電極３１は引き出し導体３３を介して第３の端子導体に電気的に接続され、第４の内部電極３５は引き出し導体３６を介して第４の端子導体に電気的に接続される。１つ以上当該第１の内部電極２１の総数よりも１つ少ない数以下の第１の内部電極は、引き出し導体２３を介して第１の端子導体に電気的に接続される。 （もっと読む）

【課題】電源ラインに電流量の大きな直流電流を流すことが可能であり、電源ラインから除去することができる高周波電流の周波数帯域が広いデカップリングデバイスを提供する。
【解決手段】デカップリングデバイスは、第１及び第２コンデンサ素子１１,１２と、一対の陽極端子２１，２２と、陰極端子２３と、伝送部材３とを具える。第１及び第２コンデンサ素子１１，１２は固体電解コンデンサであり、それらの陽極部１０２，１０２は互いに電気的に絶縁されている。第２コンデンサ素子１２は、第１コンデンサ素子１１の静電容量よりも小さい静電容量を有する。陰極端子２３は、第１及び第２コンデンサ素子１１，１２の陰極部に接続されている。伝送部材３は、第１及び第２コンデンサ素子１１，１２の外部において一対の陽極端子２１，２２の間を導通させると共に、第１及び第２コンデンサ素子１１，１２の陽極部１０２，１０２が接続されている。 （もっと読む）

【課題】誘電体層とビア電極との間の間隙の発生を防止してビア電極と内部電極とを確実に導通させることができるとともに、誘電体層等における構造欠陥の発生を有効に防止することができる積層セラミック電子部品及びその製造方法を提供する。
【解決手段】積層セラミックコンデンサ１は、誘電体層１１と内部電極１２が交互に積層され、内部電極１２のうち誘電体層１１を介して対向配置されたものが、ビア電極１４で接続されたものである。ビア電極１４は、誘電体層１１を形成するために必要なセラミック材料の焼成温度よりも融点が低い金属の粒子、及び、その金属よりも融点が高い別の金属の粒子を含むものであり、かつ、融点が比較的高い金属の融点が比較的低い金属に対する含有割合が、０より大きく４０質量％未満とされている。 （もっと読む）

【課題】低インピーダンスの帯域幅を広くすることが可能な積層コンデンサを提供する。
【解決手段】積層コンデンサは、コンデンサ素体１と、第１及び第２の信号端子１１，１２と第１及び第２のグランド端子１３，１４と、グランド電極層３１と第１〜第４の信号電極層２１〜２４と、を備える。グランド電極層３１は、第１及び第２のグランド端子１３、１４に接続されている。第１の信号電極層２１は、第１の信号端子１１に接続され、グランド電極層３１と対向して第１のコンデンサＣ１１を構成する。第２の信号電極層２２は、第１の信号端子１１に接続され、グランド電極層３１と対向して第２のコンデンサＣ１２を構成する。第３の信号電極層２３は、第２の信号端子１２に接続され、グランド電極層３１と対向して第３のコンデンサＣ１３を構成する。第１のコンデンサＣ１１と第２のコンデンサＣ１２は、静電容量が異なる。 （もっと読む）