半導体光素子
【課題】半導体光素子の消費電力を小さくする。
【解決手段】第１クラッド層４と第２クラッド層６と前記第１クラッド層と前記第２クラッド層に挟まれた光導波層８とを有し、前記光導波層は第１半導体層１０と前記第１半導体層上に設けられ一方向に延在する第２半導体層１２と前記第２半導体層の上面を覆う第３半導体層１３を有し、前記第１半導体層は前記第２半導体層の片側に設けられたｎ型領域１４と前記第２半導体層の反対側に設けられたｐ型領域１６と前記ｎ型領域と前記ｐ型領域の間に設けられたｉ型領域１８とを有し、前記第２半導体層は前記第１半導体層および前記第３半導体層より狭いバンドギャップを有する。
【解決手段】第１クラッド層４と第２クラッド層６と前記第１クラッド層と前記第２クラッド層に挟まれた光導波層８とを有し、前記光導波層は第１半導体層１０と前記第１半導体層上に設けられ一方向に延在する第２半導体層１２と前記第２半導体層の上面を覆う第３半導体層１３を有し、前記第１半導体層は前記第２半導体層の片側に設けられたｎ型領域１４と前記第２半導体層の反対側に設けられたｐ型領域１６と前記ｎ型領域と前記ｐ型領域の間に設けられたｉ型領域１８とを有し、前記第２半導体層は前記第１半導体層および前記第３半導体層より狭いバンドギャップを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体光素子に関する。
【背景技術】
【０００２】
近年、ＳＯＩ（Silicon on Insulator）基板に形成された半導体光素子が注目されている。この半導体光素子は、第１クラッドと、第２クラッドと、第１クラッドと第２クラッドの間に挟まれた光導波層とを有している。この光導波層は、i型コアと、このコアより薄くその片側に設けられたｎ型スラブ部と、コアより薄くｎ型スラブ層の反対側に設けられたｐ型スラブ部とを有している。
【０００３】
このように、ＳＯＩ基板に形成される半導体光素子は、ｐｉｎホモ接合を有する光導波路素子（以下、ホモ接合型光導波路素子と呼ぶ）である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−３２５９１４号公報
【非特許文献】
【０００５】
【非特許文献１】L. Naval, R. Jalali, L. Gomelsky, and J. M. Liu, "Optimization of Si1-xGex/Si Waveguide Photodetectors Operating at λ=1.3 μm", Journal of Lightwave Technology, Vol.14, pp.787-797, 1996.
【非特許文献２】Chris G. Van de Walle and Richard M. Martin, "Theoretical calculations of heterojunction discontinuities in the Si/Ge system", Vol. 34, pp.5621-5633, 1986.
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ホモ接合型光導波路素子のｐ型スラブ部とｎ型スラブ部の間に電圧が印加されると、ｉ型コアにキャリアが注入される。すると、コアの屈折率および損失係数が変化する。従って、ｐ型スラブ部とｎ型スラブ部の間に印加される電圧を変化させることで、コアを伝搬する光（以下、伝搬光と呼ぶ）の位相および強度を変化させることができる。
【０００７】
しかし、ｐｉｎホモ接合には、注入されたキャリアを接合部に留めおく障壁が存在しない。このため、接合部のキャリア密度は高くなり難くい。そこで、ホモ接合型光導波路素子では、大量の電流をｐｉｎホモ接合に注入することで、伝搬光の位相または強度を所望の値に変化させる。或いは、素子長を長くして、伝搬光の位相または強度を所望の値に変化させる。このため、ホモ接合型光導波路素子には、消費電力が大きいか又は素子長が長いという問題がある。
【０００８】
そこで、本発明の目的は、このような問題を解決することである。
【課題を解決するための手段】
【０００９】
上記の目的を達成するために、本素子の一観点によれば、第１クラッド層と第２クラッド層と前記第１クラッド層と前記第２クラッド層に挟まれた光導波層とを有し、前記光導波層は第１半導体層と前記第１半導体層上に設けられ一方向に延在する第２半導体層と前記第２半導体層の上面を覆う第３半導体層とを有し、前記第１半導体層は前記第２半導体層の片側に設けられたｎ型領域と前記第２半導体層の反対側に設けられたｐ型領域と前記ｎ型領域と前記ｐ型領域の間に設けられたｉ型領域とを有し、前記第２半導体層は前記第１半導体層および前記第３半導体層より狭いバンドギャップを有する半導体光素子が提供される。
【００１０】
本素子の別の観点によれば、第１クラッド層と第２クラッド層と前記第１クラッド層と前記第２クラッド層に挟まれた光導波層とを有し、前記光導波層は第１半導体層と前記第１半導体層上に設けられ一方向に延在する第２半導体層と前記第２半導体層の上面を覆う第３半導体層とを有し、前記第１半導体層はｎ型領域と前記ｎ型領域に接し前記ｎ型領域との境界が前記一方向に延在するｐ型領域を有し、前記第２半導体層は前記境界上に設けられ前記第１半導体層および前記第３半導体層より狭いバンドギャップを有する半導体光素子が提供される。
【発明の効果】
【００１１】
本実施の形態の半導体光素子によれば、その消費電力を小さくしまたは素子長を短くすることができる。
【図面の簡単な説明】
【００１２】
【図１】位相シフタ部の平面図である。
【図２】図１のII-II線に沿った断面図である。
【図３】シリコンコアを用いるホモ接合型光導波路素子の断面図である。
【図４】図３のIV-IV線に沿ったバンド図である。
【図５】図２のV-V線に沿ったバンド図である。
【図６】位相シフタ部の消費電力密度と第２半導体層のキャリア密度の関係を示す図である。
【図７】実施の形態１のＭＺ光スイッチの平面図である。
【図８】第１位相シフタ部および第２位相シフタ部の長さＬと、出力光（第１結合光）を消灯（ＯＦＦ）させる消費電力の関係を示す図である。
【図９】実施の形態１の変形例を示す図である。
【図１０】Ｓｉ基板上に成長したＳｉ１−ｘＧｅｘ層の入射光エネルギーと光吸収係数の関係を示す図である。
【図１１】実施の形態１のＭＺ光スイッチの製造方法を説明する工程断面図である。
【図１２】実施の形態１のＭＺ光スイッチの製造方法を説明する工程断面図である。
【図１３】実施の形態１のＭＺ光スイッチの製造方法を説明する工程断面図である。
【図１４】オーバエッチングにより形成される位相シフタ部の断面図である。
【図１５】位相シフタ部２の変形例を説明する断面図である。
【図１６】実施の形態２のゲート光スイッチの消費電力密度とコアの損失係数αの関係を示す図である。
【図１７】実施の形態２の位相シフタ部の消費電力密度と第２半導体層のキャリア密度の関係を示す図である。
【図１８】位相シフタ部の長さＬと、ＭＺ光スイッチを消灯させる消費電力の関係を示す図である。
【図１９】Ｓｉ／ＳｉＧｅ位相シフタ部の消費電力とそのコアの規格化等価屈折率の変化量絶対値の関係を示す図である。
【図２０】実施の形態４のＭＺ光スイッチの位相シフタ部の断面図である。
【図２１】位相シフタ部の消費電力密度と第２半導体層のキャリア密度の関係を示す図である。
【図２２】実施の形態４の位相シフタ部の長さＬと、ＭＺ光スイッチの出力光を消灯させる消費電力の関係を示す図である。
【図２３】実施の形態４の位相シフタ部の消費電力とそのコアの規格化等価屈折率の変化量絶対値の関係を示す図である。
【図２４】実施の形態４のＭＺ光スイッチの製造方法を説明する工程断面図である。
【図２５】実施の形態４のＭＺ光スイッチの変形例を説明する断面図である。
【図２６】実施の形態５のゲート光スイッチの消費電力密度とコアの損失係数αの関係を示す図である。
【図２７】実施の形態６のＭＺ光スイッチの位相シフタ部の断面図である。
【図２８】実施の形態６の光導波層の平面図である。
【図２９】図２７のXXX線に沿ったバンド図である。
【図３０】図２７のXXXI線に沿ったバンド図である。
【発明を実施するための形態】
【００１３】
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。尚、図面が異なっても対応する部分には同一の符号を付し、その説明を省略する。
【００１４】
（実施の形態１）
本実施の形態の半導体光素子は、マッハツエンダー光スイッチ（以下、ＭＺ光スイッチと呼ぶ）である。
【００１５】
（１）位相シフタ部
図１は、本実施の形態のＭＺ光スイッチの位相シフタ部２の平面図である。図２は、図１のII-II線に沿った断面図である。
【００１６】
位相シフタ部２は、図２に示すように、基板（例えば、ＳＯＩ基板のＳｉ基板）３上に設けられた第１クラッド層（例えば、ＳＯＩ基板のＳｉＯ２層）４と、第２クラッド層（例えば、ＳｉＯ２層）６を有している。尚、第１クラッド層および第２クラッド層４,６は、絶縁体である。
【００１７】
更に、位相シフタ部２は、第１クラッド層４と第２クラッド層６に挟まれた光導波層８を有している。光導波層８は、第１半導体層（例えば、ＳＯＩ基板の単結晶シリコン層）１０と、第１半導体層１０上に設けられ一方向１１に延在するｉ型の第２半導体層（例えば、単結晶シリコンゲルマニウム層）１２を有している。光導波層８は、更に、第２半導体層１２の上面（第１半導体層１０側の面に対向する面）１５を覆う第３半導体層（例えば、単結晶シリコン層）１３を有している。
【００１８】
第１半導体層１０は、第２半導体層１２の片側に設けられたｎ型領域１４と、第２半導体層１２の反対側に（第２半導体層１２を間にしてｎ型領域１４に向かい合って）設けられたｐ型領域１６とを有している。第１半導体層１０は、更にｎ型領域１４とｐ型領域１６の間に設けられたｉ型領域１８とを有している。
【００１９】
ｉ型領域１８は、キャリア濃度（不純物濃度）がｎ型領域１４およびｐ型領域１６より小さい領域である。ｎ型領域１４、ｐ型領域１６、およびｉ型領域１８は、ｐｉｎホモ接合を形成する。
【００２０】
そして、第２半導体層（例えば、ＳｉＧｅ層）１２は、第１半導体層（例えば、Ｓｉ層）１０および第３半導体層（例えば、Ｓｉ層）１３より狭いバンドギャップを有する半導体層である。
【００２１】
第１クラッド層４、第２クラッド層６、および光導波層８は、動作波長（例えば、１.５５μｍ）において透明である。光導波層８の屈折率は、第１クラッド層４および第２クラッド層６より高くなっている。従って、位相シフタ部２に入射した光は、光導波層８を伝搬する。
【００２２】
光導波層８は、図２に示すように、第３半導体層１３、第２半導体層１２、および第２半導体層１２の下側の第１半導体層１０とを有するコア１９を備えている。光導波層８を伝搬する光（伝搬光）は、このコア１９を伝搬する。
【００２３】
ところで、半導体の屈折率は、バンドギャップが狭くなるほど、高くなる傾向がある。例えば、Ｓｉ、Ｓｉ０．９Ｇｅ０．１、およびＳｉ０．７Ｇｅ０．３のバンドギャップは、それぞれ１．１２ｅＶ、１．０２ｅＶ、０．８８８ｅＶである。これらのバンドギャップに対して、Ｓｉ、Ｓｉ０．９Ｇｅ０．１、およびＳｉ０．７Ｇｅ０．３の屈折率は、それぞれ３．３６、３．４２、３．５５ある。従って、伝搬光は、コア１９のうちの最もバンドギャップの狭い第２半導体層１２を主に伝搬する。
【００２４】
また、位相シフタ部２は、図２に示すように、第２クラッド層６の上に設けられた第１外部電極２２ａと、第１外部電極２２ａとｎ型領域１４を接続する第１接続導体２４ａとを有している。
【００２５】
同様に、位相シフタ部２は、第２クラッド層６の上に設けられた第２外部電極２２ｂと、第２外部電極２２ｂとｐ型領域１６を接続する第２接続導体２４ｂとを有している。
【００２６】
ところで、図２に示すように、第２半導体１２とｎ型領域１４の間には隙間が設けられる。同様に、第２半導体１２とｐ型領域１６の間にも隙間が設けられる。これらの隙間により、ｎ型領域１４およびｐ型領域１６への伝搬光の侵入が抑制され、伝搬光の損失が低くなる。
【００２７】
―バンド構造―
図３は、シリコンコアを用いる位相シフタ部（以下、ホモ接合型位相シフタ部と呼ぶ）２ａの断面図である。図３に示すように、ホモ接合型位相シフタ部２ａの光導波層８ａは、一層の半導体（例えば、Ｓｉ層）により形成されている。光導波層８ａの中央部には、ｎ型領域１４とｐ型領域１６に挟まれたｉ型領域１８ａが設けられている。このｉ型領域１８ａの中央は、周囲の領域（スラブ部）より厚いコア１９ａになっている。
【００２８】
図４は、図３のIV-IV線に沿ったエネルギーバンド図である。図５は、図２のV-V線に沿ったエネルギーバンド図である。図４及び５のＥｃは、伝導帯端のエネルギーを示している。Ｅｖは、価電子帯端のエネルギーを示している。また、図４及び５の上部の符号は、それぞれ領域に対応する半導体層の符号を示している。
【００２９】
ホモ接合型位相シフタ部２ａは、図３のＡ−Ａ線に沿ったｐｉｎホモ接合を有している。このｐｉｎホモ接合に順方向電圧が印加されると、図４に示すように、キャリア（電子２６およびホール２８）がｉ型のコア１９ａに供給される。このキャリアによりコア１９ａの屈折率が変化して、伝搬光の位相が変化する。コア１９ａの屈折率変化は、キャリアのプラズマ効果により生じる。
【００３０】
ホモ接合型位相シフタ部２ａでは、図４に示すように、コア１９ａのバンド構造は平坦である。したがって、ホモ接合型位相シフタ部２ａのコアには、供給されたキャリアを留めおく障壁が存在しない。
【００３１】
このため、ホモ接合型位相シフタ部２ａで所望の位相変化を得るためには、大量のキャリアがｐｉｎ接合に注入される。或いは、位相シフタ部を長くすることで、所望の位相変化を得ている。従って、ホモ接合型位相シフタ部２ａを有するＭＺ光スイッチ（以下、ホモ接合型ＭＺ光スイッチと呼ぶ）には、消費電力が大きいか又は素子長が長いという問題がある。
【００３２】
本実施の形態の位相シフタ部２では、図５に示すように、第２半導体層１２のバンドギャップが、第１半導体層１０のバンドギャップより狭くなっている。このため位相シフタ部２では、第２半導体層１２の伝導帯端Ｅｃが第１半導体層１０の伝導帯端Ｅｃより低くなっている。同様に、第２半導体層１２の価電子帯端Ｅｖは、第１半導体層１０の価電子帯端Ｅｖより高くなっている。したがって、位相シフタ部２では、第２半導体層１２と第１半導体層１０の間に、伝導帯端のエネルギー差ΔＥｃおよび価電子帯端のエネルギー差ΔＥｖが発生している。
【００３３】
位相シフタ部２では、ｎ型領域１４からコア１９に供給された電子２６は、まず第１半導体層８のｉ型領域１８に移動する。次に、この電子は、ｉ型領域１８から第２半導体層１２に拡散する。第２半導体層１２に拡散した電子は、ΔＥｃによりｉ形領域１８への逆拡散が抑制される。このため第２半導体層１２に電子が蓄積されて、第２半導体層１２の電子密度が高くなる。同様に、コア１９に供給されたホール２８は第２半導体層１２に蓄積され、第２半導体層１２のホール密度が高くなる。
【００３４】
従って、本実施の形態のＭＺ光スイッチによれば、ホモ接合型ＭＺ光スイッチより、所望の位相変化を得るための消費電力（＝電流×電圧）が小さくなる。或いは、消費電力ではなく素子長により伝搬光の位相変化を調整する場合、本実施の形態のＭＺ光スイッチによれば、ホモ接合型ＭＺ光スイッチより、所望の位相変化を得るための素子長が短くなる。
【００３５】
図６は、位相シフタ部２の消費電力密度と第２半導体層１２のキャリア密度の関係を示す図である。横軸は、消費電力密度（＝電流×電圧/位相シフタ部の長さ）である。縦軸は、コア１９の主要部である第２半導体層１２のキャリア密度（＝電子密度＋ホール密度）である。キャリア密度は、半導体素子内のキャリア伝導を解析するシミュレーションプログラムにより求められる。
【００３６】
解析対象のシミュレーションモデルにおける第１半導体層１０は、厚さ５０ｎｍのＳｉ（シリコン）層である。第２半導体層１２は、厚さ１５０ｎｍ、幅４８０ｎｍのＳｉＧｅ（シリコンゲルマニウム）層である。第３半導体層１３は、厚さ５０ｎｍ、幅４８０ｎｍのＳｉ（シリコン）層である。
【００３７】
ｎ型領域１４およびｐ型領域１６のキャリア濃度は、１×１０１９ｃｍ−３である。少数キャリア・ライフタイムは、１ｎｓである。第１半導体層１０、第２半導体層１２、および第３半導体層１３の面方位は（１００）である。第２半導体１２とｎ型領域１４の間隔は、０．２７５μｍである。また、第２半導体１２とｐ型領域１６の間隔は、同じく０．２７５μｍである。
【００３８】
図６の第１曲線３０および第２曲線３２は、それぞれ第２半導体層１２がＳｉ０．７Ｇｅ０．３層およびＳｉ０．９Ｇｅ０．１層である場合の関係である。一方、曲線３４は、ホモ接合型位相シフタ部２ａに対する消費電力密度とコアのキャリア密度の関係である。ホモ接合型位相シフタ部２ａのパラメータ（コアのサイズ、第１半導体層１０のサイズ、ｎ型およびｐ型領域のキャリア濃度等）は、位相シフタ部２と同じである。
【００３９】
第２半導体層１２がＳｉ０．９Ｇｅ０．１層である場合、ΔＥｃおよびΔＥｖは、それぞれ０.０２ｅＶおよび０.０８３ｅＶである。また、第２半導体層１２がＳｉ０．７Ｇｅ０．３層である場合、ΔＥｃおよびΔＥｖは、それぞれ０.０３ｅＶおよび０.２０３ｅＶである。
【００４０】
図６に示すように、位相シフタ部２の第２半導体層１２（コア１９の主要部）のキャリア密度３０,３２は、ホモ接合型位相シフタ部２ａのコア１９ａのキャリア密度３４より大幅に高い。
【００４１】
第２半導体層１２がＳｉ０．９Ｇｅ０．１層の場合、そのキャリア密度は、消費電流密度が５０〜１００ｍＷ/ｍｍの領域で、ホモ接合型位相シフタ部２ａのコアのキャリア密度の約３倍になる。また、第２半導体層１２がＳｉ０．7Ｇｅ０．３層である場合には、第２半導体層１２のキャリア密度は、消費電流密度が５０〜１００ｍＷ/ｍｍの領域で、ホモ接合型位相シフタ部２ａのコアのキャリア密度の約５倍になる。
【００４２】
このため、位相シフタ部２の出力ポート５０における伝搬光の位相変化は、ホモ接合型位相シフタ部２ａの出力ポートにおける伝搬光の位相変化より大幅に大きくなる。
【００４３】
ところで、第１半導体層１０上の凸部２１（第２半導体層１２と第３半導体層１３の積層構造）の高さ及び幅が所定の範囲内にある場合に、伝搬光は単一モードになる。そこで、第１半導体層１０上の凸部の高さ及び幅は、この範囲内の所定の値に設定される。このため、第２半導体層１２の上面に第３半導体層１３を設けると、第２半導体層１２は薄くなる。
【００４４】
第２半導体層１２のバンドギャップは、上述したように第３半導体層１３のバンドギャップより狭い。したがって、コア１９に供給された電子およびホールは、第３半導体層１３の分薄くなった第２半導体層に蓄積される。このため、第２半導体層１２のキャリア密度は、第３半導体１３が設けられない場合のキャリア密度より高くなる。その結果、第２半導体層１２の屈折率変化が大きくなり、ＭＺ光スイッチの消費電力（出力光を消灯させる電力）が第３半導体１３を有さない位相シフタ部の消費電力より小さくなる。
【００４５】
（２）全体構造
図７は、本実施の形態のＭＺ光スイッチ３６の平面図である。ＭＺ光スイッチ３６は、図７に示すように、第１入力ポート３８ａと、第２入力ポート３８ｂと、第１入力ポート３８ａに入射した光を第１分岐光と第２分岐光に分岐する光分岐器４０を有している。光分岐器４０は、例えば２入力２出力の多モード干渉導波路(Multi Mode Interference Waveguide, MMI)である。
【００４６】
また、ＭＺ光スイッチ３６は、第１分岐光が入射する第１位相シフタ部４１ａと、第２分岐光が入射する第２位相シフタ部４１ｂを有している。第１位相シフタ部４１ａと第２位相シフタ部４１ｂの長さは、略同じである。
【００４７】
第１位相シフタ部４１ａおよび第２位相シフタ部４１ｂは、図２を参照して説明した位相シフタ部２である。すなわち、第１位相シフタ部４１ａおよび第２位相シフタ部４１ｂは、略同じ構造および略同じサイズを有している。他の実施の形態でも、同様である。
【００４８】
また、ＭＺ光スイッチ３６は、第１位相シフタ部４１ａから出射する第１分岐光と、第２位相シフタ部４１ｂから出射する第２分岐光とを結合して、第１結合光および第２結合光を生成する光結合器４２を有している。光結合器４２は、例えば２入力２出力の多モード干渉導波路である。
【００４９】
また、ＭＺ光スイッチ３６は、第１結合光を出力する第１出力ポート４４ａおよび第２結合光を出力する第２出力ポート４４ｂを有している。更に、ＭＺ光スイッチ３６は、光分岐器等の光学部材（光分岐器、位相シフタ部、光結合器）の間またはこれら光学部材と入力ポートまたは出力ポートの間を接続する光導波路４６ａ〜４６ｈを有している。
【００５０】
位相シフタ部以外の光学部材（光分岐器、光結合器、光導波路）の断面構造も、図２を参照して説明した位相シフタ部２と略同じである。但し、これらの光学部材は、ｎ型領域１４、ｐ型領域１６、第１外部電極２２ａ、第２外部電極２２ｂ、第１接続導体２４ａ、および第２接続導体２４ｂは有していない。また、各光学部材の第１半導体層１０上の凸部は、各光学部材の機能に応じた幅を有している。
【００５１】
第１位相シフタ部４１ａおよび第２位相シフタ部４１ｂの素子長は、例えば、０.１ｍｍである。
【００５２】
（３）動 作
次に、ＭＺ光スイッチ３６の動作を説明する。
【００５３】
まず、第１入力ポート３８ａに光が入射し、その後光導波路４６ａを伝搬して光分岐器４０に到達する。光分岐器４０に到達した光は、第１分岐光と第２分岐光に分岐される。
【００５４】
第１分岐光および第２分岐光は、それぞれ光導波路４６ｂ,４６ｃを伝搬して、第１位相シフタ部４１ａおよび第２位相シフタ部４１ｂの入力ポートに到達する。
【００５５】
第１分岐光は、第１位相シフタ部４１ａにより位相が変化させられ、第１位相シフタ部４１ａの出力ポートから出射する。第１分岐光の位相は、ｐ型領域１６とｎ型領域１４の間に印加される入力信号（電気信号）に応じて変化させられる。
【００５６】
一方、第２分岐光は、第２位相シフタ部４１ｂにより一定の位相変化が与えられ、第２位相シフタ部４１ｂの出力ポートから出射する。
【００５７】
入力信号に応じて位相が変化させられた第１分岐光および一定の位相変化が与えられた第２分岐光は、それぞれ光導波路４６ｄおよび光導波路４６ｅを伝搬して、光結合器４２に到達する。
【００５８】
光結合器４２に到達した、第１分岐光および第２分岐光は結合されて、第１結合光および第２結合光になる。第１結合光は、光導波路４６ｆを伝搬して、第１出力ポート４４ａから出射する。一方、第２結合光は、光導波路４６ｇを伝搬して、第２出力ポート４４ｂから出射する。
【００５９】
第１位相シフタ部４１ａのｐ型領域１６とｎ型領域１４の間に入力信号（電気信号）が印加されると、この入力信号の変化に応答して、コア１９のキャリア密度が変化する。その結果、コア１９の屈折率がプラズマ効果により変化して、第１分岐光の位相が入力信号に応じて変化する。
【００６０】
一方、第２位相シフタ部４１ｂのｐ型領域１６とｎ型領域１４の間に一定の電圧が印加されると、この電圧に応じてコア１９に一定の密度のキャリアが蓄積される。その結果、コア１９の屈折率がプラズマ効果により変化して、第２分岐光に一定の位相変化が与えられる。この位相変化により、第１分岐光の伝搬経路（第１位相シフタ部４１ａに入力信号が印加されない時の伝搬経路）の光学長と第２分岐光の伝搬経路の光学長の差が、略０（または、伝搬光の波長の整数倍）に略一致する。
【００６１】
したがって、第１結合光および第２結合光は、第１位相シフタ部４１ａに印加される電気信号の変化に応答して点滅（ＯＮ／ＯＦＦ）する。光結合器４２に入射する際の第１分岐光と第２分岐光の位相差が０ rad (または、π radの偶数倍)の場合、第１結合光が点灯する。第１分岐光と第２分岐光の位相差がπ rad (または、π radの奇数倍)の場合には、第２結合光が点灯する。
【００６２】
すなわち、第１入力ポート３８ａに入射した光は、第１位相シフタ部４１ａに印加される入力信号に応答して、第１出力ポート４４ａまたは第２出力ポート４４ｂから出力される。
【００６３】
上述したように、第１位相シフタ部４１ａおよび第２位相シフタ部４１ｂのキャリア密度は、ホモ接合型位相シフタ部２ａのキャリア密度より大幅に高い。したがって、本実施の形態のＭＺ光スイッチ３６の消費電力は、ホモ接合型ＭＺ光スイッチの消費電力より大幅に小さい。或いは、消費電力ではなく位相シフタ部の長さにより伝搬光の位相変化を調整する場合には、所望の位相差を得るための素子長が短くなる。
【００６４】
図８は、第１位相シフタ部４１ａおよび第２位相シフタ部４１ｂの長さＬと、出力光（例えば、第１結合光）を消灯（ＯＦＦ）させる消費電力の関係を示す図である。横軸は、第１位相シフタ部４１ａの長さＬである。縦軸は、出力光を消灯させる消費電力である。図８のデータは、図６のシミュレーションで得られるキャリア密度と式（１）に基づいて求められる。
【００６５】
【数１】
ここで、Δｎはプラズマ効果による屈折率の変化量である。ΔＮe及びΔＮｐは、それぞれ電子密度およびホール密度である。ｅは、素電荷である。ｃは、光速である。ε０は、真空の誘電率である。λは、波長である。ｎは、屈折率である。ｍ＊ｃｅおよびｍ＊ｃｈは、それぞれ電子およびホールの有効質量である。
【００６６】
図８の第１曲線５２および第２曲線５４は、それぞれ第２半導体層１２がＳｉ０．７Ｇｅ０．３層およびＳｉ０．９Ｇｅ０．１層である場合の関係である。一方、第３曲線５６は、ホモ接合型ＭＺ光スイッチに対する関係である。
【００６７】
図８に示すように、第１位相シフタ部４１ａの長さＬが同じ場合、本実施の形態のＭＺ光スイッチ３６の消費電力は、ホモ接合型ＭＺ光スイッチより大幅に小さくなる。
【００６８】
例えば、第１位相シフタ部４１ａの長さが０．１ｍｍの場合、シリコンコアを用いるホモ接合型ＭＺ光スイッチの消費電力は６.８ｍＷである。一方、第２半導体層１２がＳｉ０．７Ｇｅ０．３層であるＭＺ光スイッチ３６の消費電力は０．９ｍＷである。すなわち、本実施の形態のＭＺ光スイッチ３６によれば、消費電力が８５％減少する。第２半導体層１２がＳｉ０．９Ｇｅ０．１層で形成されたＭＺ光スイッチ３６の消費電力も、ホモ接合型素子より減少する。
【００６９】
図８に示すように、ホモ接合型ＭＺ光スイッチでは、位相シフタ部の長さＬが０.２ｍｍ以下になると消費電力が急激に増加する。従って、ホモ接合型ＭＺ光スイッチでは、位相シフタ部の長さＬを０.２ｍｍ以下にすることは好ましくない。一方、本実施の形態のＭＺ光スイッチ３６では、図８に示すように、位相シフタ部の長さＬが０．０２〜０.０４ｍｍ程度まで減少しても消費電力は略一定である。従って、本実施の形態によれば、ＭＺ光スイッチの素子長を短くすることができる。
【００７０】
図９は、本実施の形態の変形例を示す図である。図７のＭＺ光スイッチ３６は、位相シフタ部を２つ有している。しかし、図９に示すように、第２位相シフタ部４１ｂを省略して、第２分岐光の光路として光導波路４６ｉを設けてもよい。
【００７１】
この素子では、第１位相シフタ部４１ａに印加する入力信号に一定の電圧を重畳することで、第１分岐光と第２分岐光の伝搬経路の光学長の差を略０（または、伝搬光の波長の整数倍）にする。
【００７２】
ところで、位相シフタ部２で最もバンドギャプが狭い領域は、第２半導体層１２である。従って、位相シフタ部２の動作波長の下限は、第２半導体層１２のバンドギャップに対応する波長である。
【００７３】
図１０は、Ｓｉ基板上に成長したＳｉ１−ｘＧｅｘ層の入射光エネルギーと光吸収係数の関係を示す図である（非特許文献１）。横軸は、入射光エネルギー（フォトンエネルギー）である。縦軸は、光吸収係数である。図１０中のパラメータｘは、Ｇｅの組成比である。
【００７４】
本実施の形態のＭＺ光スイッチ３６は、例えば、光通信の送信機または受信機に応用できる。光通信で用いられる波長の上限は１６２０ｎｍ（Ｌバンドの上限波長）である。図１０に示すように、Ｓｉ１−ｘＧｅｘの吸収端は、Ｇｅの組成比ｘが０.３５以下の場合に、この上限波長１６２０ｎｍ（０.７５ｅＶ）より短くなる。従って、本実施の形態の光スイッチを光通信に用いる場合、第２半導体層１２のＧｅの組成比ｘは、（０より大きく）０.３５以下であることが好ましい。以下の実施の形態でも同じである。
【００７５】
図１０のＳｉＧｅ層のように、Ｓｉ層上に成長したＳｉＧｅ層は、圧縮応力を受けて歪んでいる。このようなＳｉＧｅ層のバンドギャップは、Ｓｉ層の面方位により変化する。但し、その変化量は僅かであり、図１０の関係は、Ｓｉ層の面方位によらず略一定である。したがって、第２半導体層１２のＧｅ組成比ｘの範囲は、第１半導体層１０の面方位によらず、（０より大きく）０.３５以下が好ましい。
【００７６】
但し、位相シフタ部２の消費電力は、第１半導体層１０の面方位によって変化する。ＳｉＧｅ層を（１１０）Ｓｉ層にエピタキシャル成長すると、伝導帯側のバンドオフセットΔＥｃが増加する(非特許文献２)。例えば、Ｓｉ層とＳｉ０．７Ｇｅ０．３層のΔＥｃは、Ｓｉ層（およびＳｉＧｅ層）の面方位が（１００）の場合には、０.０３ｅＶである。しかし、Ｓｉ層の面方位が（１１０）の場合、ΔＥｃは０.０7ｅＶである。このように、Ｓｉ層の面方位を（１００）から（１１０）に変えることで、ΔＥｃは約０．０４ｅＶ増加する。その結果、第２半導体層１２のキャリア密度が増加し、位相シフタ部２の消費電力は減少する。
【００７７】
尚、このような位相シフタ部２の第２半導体層（ＳｉＧｅ層）１２は、第１半導体層（Ｓｉ層）１０にエピタキシャル成長した半導体層である。したがって、第１半導体１０および第２半導体層１２の両方が、（１１０）面方位を有している。第３半導体層１３についても、同様である。
【００７８】
（３）製造方法
図１１乃至１３は、本実施の形態のＭＺ光スイッチ３６の製造方法を説明する工程断面図である。
【００７９】
まず、図１１（ａ）に示すように、ウエハ状のＳＯＩ（Silicon on Insulator）基板５８を準備する。
【００８０】
次に、図１１（ｂ）に示すように、ＳＯＩ基板５８のＳｉ層６０を覆う自然酸化膜６２を除去する。このＳｉ層６０の上に、図１１（ｃ）に示すように、ＳｉＧｅ層６４およびＳｉ層６６を、例えばＭＯＶＰＥ（metal organic vapor epitaxial growth）によりエピタキシャル成長する。
【００８１】
このエピタキシャル成長により、Ｓｉ層６０、ＳｉＧｅ層６４、およびＳｉ層６６を有する積層膜６５が形成される。この積層膜６５のＳｉ層６０は、第１半導体層１０になる。ＳｉＧｅ層６４は、第２半導体層１２になる。Ｓｉ層６６は、第３半導体層１３になる。
【００８２】
次に、図１２（ａ）に示すように、各光学部材（光分岐器４０、位相シフタ部４１ａ,４１ｂ、光結合器４２、光導波路４６ａ〜４６ｈ）の突出部(位相シフタ部の凸部等)に対応するフォトレジスト膜６８ａを、Ｓｉ層６６の上に形成する。その後、図１２（ｂ）に示すように、フォトレジスト膜６８ａをマスクをとして、Ｓｉ層６６およびＳｉＧｅ層６４をドライエッチングする。このドライエッチングにより、ストライプ状の第３半導体層１３（Ｓｉ層）およびストライプ状の第２半導体層１２（ＳｉＧｅ層）が形成される。
【００８３】
次に、図１２（ｃ）に示すように、ｎ型領域１４の形成位置に開口部を有するフォトレジスト膜６８ｂを形成する。その後、このフォトレジスト膜６８ｂをマスクとして、Ｓｉ層６０にｎ型ドーパント（例えば、燐）をイオン注入する。
【００８４】
次に、フォトレジスト膜６８ｂを除去し、図１３（ａ）に示すように、ｐ型領域１６の形成位置に開口部を有するフォトレジスト膜６８ｃを形成する。このフォトレジスト膜６８ｃをマスクとして、Ｓｉ層６０にｐ型ドーパント（例えば、ボロン）をイオン注入する。その後、フォトレジスト膜６８ｃを除去し、不純物を活性化する熱処理を行う。この熱処理によりイオン注入された不純物が活性化される。これにより、ｎ型領域１４およびｐ型領域１６が形成される。
【００８５】
次に、第１半導体層１０、第２半導体層１２、および第３半導体層１３を有す光導波層８の表面に、例えばＣＶＤ（Chemical Vapor Deposition）法によりＳｉＯ２膜７０を堆積する。ＳｉＯ２膜７０は、第２クラッド層６になる。
【００８６】
次に、接続導体２４ａ,２４ｂの形成位置でＳｉＯ２膜７０をエッチングして、コンタクトホールを形成する。このＳｉＯ２膜７０上に導体膜（例えば、金属膜）を堆積し、その後コンタクトホールの外側の導体膜を除去する。これにより、接続導体２４ａ,２４ｂが形成される。
【００８７】
このＳｉＯ２膜７０上に更に導体膜を堆積し、図１３（ｃ）に示すように第１外部電極２２ａおよび第２外部電極２２ｂを形成する。
【００８８】
その後、ＳＯＩ基板５８を分割して、チップ状のＭＺ光スイッチ３６を形成する。
【００８９】
ところで、以上の製造方法では、図１２（ｂ）に示すように、ＳｉＧｅ層６４のエッチング終了後直ちにドライエッチングを停止する。しかし、エッチングむらが生じないように、ＳｉＧｅ層６４のエッチング終了後、暫くの間エッチングを継続してもよい。図１４は、このようなオーバエッチングにより形成される位相シフタ部２ｂの断面図である。
【００９０】
この位相シフタ部２ｂでは、図１４に示すように、第１半導体層１０（Ｓｉ層）が、第２半導体層（ＳｉＧｅ層）１２の両側で第２半導体層１２に接する領域より薄くなっている。このような構造でも、図２の位相シフタ部２と同様、第２半導体層１２にキャリアが閉じ込められるので、ＭＺ光スイッチの消費電力が小さくなる。
【００９１】
（４）位相シフタ部の変形例
図１５は、位相シフタ部２の変形例２ｄを説明する断面図である。この位相シフタ部２ｄは、光導波層８ａのｉ型領域１８ａに設けられた溝７２を有している。この溝７２に第２半導体層１２が設けられ、少なくとも第２半導体層１２の側面の一部がｉ型領域１８ａに接している。
【００９２】
ｎ型領域１４およびｐ型領域１６から供給されるキャリアは、第２半導体層１２の側面からも注入される。このため、図２を参照して説明した位相シフタ部２より多くのキャリアが第２半導体層１２に蓄積される。したがって、図１５の位相シフタ部２ｄによれば、ＭＺ光スイッチ３６の消費電力を更に小さくすることができる。或いは、ＭＺ光スイッチ３６を、更に短くすることができる。
【００９３】
この位相シフタ部２ｄは、ＳＯＩ基板のＳｉ層に溝７２を予め形成しておくことで製造できる。このような基板を用いる点を除き、位相シフタ部２ｄの製造方法は、図１１乃至１３を参照して説明した製造方法と略同じである。
【００９４】
尚、第２半導体層１２の両側の第１半導体層１０を厚くして、第２半導体層１２の側面全体が、第１半導体層１０に接するようにしてもよい。このようにしても、第２半導体層１２は、第１半導体層１０より高い屈折率を有するので、入射光は第２半導体層１２を伝搬する。
【００９５】
ところで、位相シフタ部２では、図２に示すように、第２半導体層１２が、ｎ型領域１４およびｐ領域１６側から僅かに隔てられている。これにより、ｎ型領域１４およびｐ領域１６のキャリアによる伝搬光の減衰が抑制される。但し、このような減衰が問題にならない場合には、第２半導体層１２とｎ型領域１４は接していてもよい。同様に、第２半導体層１２とｐ型領域１６も接していてもよい。
【００９６】
図６及び８のシミュレーションに用いたｎ型領域１４およびｐ型領域１６のキャリア密度は１×１０１９ｃｍ−３である。しかし、ｎ型領域１４およびｐ型領域１６のキャリア密度は、このような値に限られない。例えば、ｎ型領域１４およびｐ型領域１６のキャリア密度は、１×１０１８ｃｍ−３乃至１×１０２１ｃｍ−３であってもよい。或いは、ｎ型領域１４およびｐ型領域１６のキャリア密度は、１×１０１９ｃｍ−３乃至１×１０２０ｃｍ−３であってもよい。
【００９７】
また、図６及び８のシミュレーションでは、ｉ型領域１８のキャリア密度は、真性キャリア密度であると仮定される。しかし、ｉ型領域１８は、伝搬光の減衰が問題にならない程度のキャリア密度を有していてもよい。例えば、ｉ型領域１８のキャリア密度は、１×１０１０ｃｍ−３乃至１×１０１７ｃｍ−３であってもよい。或いは、ｉ型領域１８のキャリア密度は、１×１０１２ｃｍ−３乃至１×１０１５ｃｍ−３であってもよい。
【００９８】
また、図６及び８のシミュレーションに用いた各半導体層のサイズは、一例である。したがって、各半導体層のサイズは、シミュレーションに用いたサイズと異なっていてもよい。素子長についても、同様である。但し、第２半導体層１２の厚さは、臨界膜厚以下であることが好ましい。臨界膜厚とはヘテロエピタキシャル成長を行う場合に、成長層に不整合転位が発生する膜厚をいい、臨界膜厚以下の膜厚では、不整合転位が発生する可能性は低くなる。例えば、第１半導体層１０がＳｉ層で第２半導体層１２がＳｉ１−ｘＧｅｘ層（０＜ｘ≦０.３）の場合、第２半導体層１２の厚さは４００ｎｍ以下が好ましい。
【００９９】
（実施の形態２）
本実施の形態の半導体光素子は、ゲート光スイッチである。
【０１００】
（１）構造
本実施の形態のゲート光スイッチの構造は、素子長が長いこと以外は実施の形態１の位相シフタ部２と略同じである。実施の形態１の位相シフタ部２の素子長は、例えば０.１ｍｍである。一方、本実施の形態のゲート光スイッチの素子長は、例えば１ｍｍである。本実施の形態２のゲート光スイッチの平面図および断面図は、それぞれ図１および図２と略同じである。
【０１０１】
図１６は、本実施の形態のゲート光スイッチの消費電力密度とコア１９の損失係数αの関係を示す図である。横軸は消費電力密度である。縦軸は、コアの損失係数である。
【０１０２】
損失係数αは、図６のシミュレーションで得られる各半導体層のキャリア密度と式（２）に基づいて求められる。
【０１０３】
【数２】
ここで、Δαはプラズマ効果による損失係数の増加分である。ΔＮｅは、キャリア注入による電子密度の増分である。ΔＮｐは、キャリア注入によるホール密度の増分である。λは、波長である。ｎは、屈折率である。ｅは、素電荷である。ｃは、光速度である。ε０は、真空の誘電率である。ｍ＊ｃｅおよびｍ＊ｃｈは、それぞれ電子およびホールの有効質量である。μｅは、電子の移動度である。μｈは、ホールの移動度である。
【０１０４】
本実施の形態のゲート光スイッチの導波路散乱損失は、高々数ｃｍ−１である。従って、図１６のシミュレーションでは、導波路散乱損失は無視されている。
【０１０５】
図１６には、第２半導体層１２のＧｅ組成が０．３のゲート光スイッチの損失係数（第１曲線７４ａ）および第２半導体層１２のＧｅ組成が０．１のゲート光スイッチの損失係数（第２曲線７４ｂ）が示されている。また、図１６には、シリコンコアを用いるゲート光スイッチ（以下、ホモ接合型ゲート光スイッチと呼ぶ）の損失係数（曲線７６）も示されている。図１６のシミュレーションに用いたモデルの寸法等は、素子長以外は図６のシミュレーションに用いたモデルの寸法等と同じである。
【０１０６】
図１６に示すように、本実施の形態のゲート光スイッチによれば、ホモ接合型ゲート光スイッチより、消費電力が大幅に低減する。例えば損失係数αが１５ｃｍ−１になる消費電力は、ホモ接合型ゲート光スイッチでは７５ｍＷである（曲線７６参照）。一方、本実施の形態のゲート光スイッチでは１０ｍＷ程度である（第１曲線７４ａおよび第２曲線７４ｂ参照）。すなわち、本実施の形態によれば、消費電力が８７％程度低くなる。
【０１０７】
このように、本実施の形態のゲート光スイッチの消費電力は、ホモ接合型ゲート光スイッチより大幅に小さい。或いは、消費電力ではなくゲート光スイッチの長さにより伝搬光の減衰量を調整する場合には、所望の位相差を得るための素子長が短くなる。
【０１０８】
（２）動 作
次に、本実施の形態のゲート光スイッチの動作を説明する。まず、信号光（情報に応じて変調された光）が入力ポート４８に入射し、コア１９を伝搬する（図１及び２参照）。この状態で入力信号（電気信号）が、外部電極２２ａ、２２ｂを介して、ｎ型領域１４、ｉ型領域１８、およびｐ型領域１６を有するｐｉｎ接合に印加される。
【０１０９】
これにより、ｎ型領域１４およびｐ型領域１６からコア１９にキャリアが供給される。供給されたキャリアは第２半導体層１２に蓄積され、プラズマ効果により伝搬光を吸収する。
【０１１０】
従って、入力信号がＯＮの期間は、信号光は出力ポート５０から殆ど出射されない。一方、入力信号がＯＦＦの期間は、信号光は殆ど減衰されずに出力ポート５０から出射する。すなわち、電気信号に応答して、ゲート光スイッチは信号光をＯＮ／ＯＦＦする。
【０１１１】
本実施の形態のゲート光スイッチは、信号光を通過させ又は遮断する半導体光素子である。しかし、本実施の形態のゲート光スイッチは、別の半導体光素子としても用いることができる。
【０１１２】
例えば、このゲート光スイッチに光強度が一定の光を入力し、所望の情報に対応する電気信号をｐ型領域１６とｎ型領域１４の間に印加する。すると、入力光の強度がこの電気信号に応答して変化する。
【０１１３】
すなわち、本実施の形態のゲート光スイッチは、光変調器としても用いることができる。或いは、本実施の形態のゲート光スイッチは、可変光減衰器として用いることもできる。他の実施の形態（実施の形態１も含む）の光スイッチについても、同様である。
【０１１４】
（実施の形態３）
本実施の形態の半導体光素子は、実施の形態１のＭＺ光スイッチと略同じ構造を有している。但し、本実施の形態の半導体光素子は、第２半導体層１２のバンドギャップおよび第３半導体層１３の厚さが好ましい値に設定されている。尚、実施の形態１と共通する部分については、説明を省略する。
【０１１５】
（１）第２半導体層のバンドギャップ
まず、第３半導体１３が、ＭＺ光スイッチの特性に与える影響を説明する。
【０１１６】
図１７は、本実施の形態の位相シフタ部（以下、Ｓｉ／ＳｉＧｅ位相シフタ部と呼ぶ）２の消費電力密度と第２半導体層１２のキャリア密度の関係（第１曲線７８）を示す図である。横軸は、消費電力密度である。縦軸は、キャリア密度である。
【０１１７】
第１曲線７８のシミュレーションに用いたＳｉ／ＳｉＧｅ位相シフタ部のモデルは、図６のシミュレーションに用いたモデルと略同じ構造を有している。第２半導体層１２のＧｅ組成は０.３である。
【０１１８】
図１７には、第３半導体層１３を有さない位相シフタ部（以下、ＳｉＧｅ位相シフタ部と呼ぶ）の消費電力密度とＳｉＧｅ層のキャリア密度の関係（第２曲線８０）も示されている。
【０１１９】
このＳｉＧｅ位相シフタ部のモデルのＳｉＧｅ層は、Ｓｉ／ＳｉＧｅ位相シフタ部のモデルが有する凸部（第２半導体１２と第３半導体層１３の積層構造）と同じサイズを有している。凸部以外は、ＳｉＧｅ位相シフタ部のモデルの構造とＳｉ／ＳｉＧｅ位相シフタ部のモデルの構造は同じである。
【０１２０】
図１７に示すように、Ｓｉ／ＳｉＧｅ位相シフタ部２のキャリア密度７８（第２半導体層１２のキャリア密度）は、ＳｉＧｅ位相シフタ部のキャリア密度８０（ＳｉＧｅ層のキャリア密度）の約１．３倍である。
【０１２１】
Ｓｉ／ＳｉＧｅ位相シフタ部２の第２半導体層（ＳｉＧｅ層）１２は、第３半導体層１３の分、ＳｉＧｅ位相シフタ部のＳｉＧｅ層より薄い。この薄い第２半導体層１２にキャリアが集中して、第２半導体層１２のキャリア密度が高くなる。
【０１２２】
その結果、Ｓｉ／ＳｉＧｅ位相シフタ部のキャリア密度７８（第２半導体層１２のキャリア密度）は、図１７に示すように、ＳｉＧｅ位相シフタ部のキャリア密度８０（ＳｉＧｅ層のキャリア密度）より高くなる。
【０１２３】
図１８は、位相シフタ部の長さＬと、ＭＺ光スイッチの出力光を消灯させる消費電力の関係を示す図である。横軸は、位相シフタ部の長さＬである。縦軸は、ＭＺ光スイッチの出力光を消灯させる消費電力である。
【０１２４】
第１曲線８２は、Ｓｉ／ＳｉＧｅ位相シフタ部２の長さＬと、Ｓｉ／ＳｉＧｅ位相シフタ部を有するＭＺ光スイッチ（以下、Ｓｉ／ＳｉＧｅ光スイッチと呼ぶ）の出力光を消灯させる消費電力の関係を示している。図１８には、ＳｉＧｅ位相シフタ部の長さＬと、ＳｉＧｅ位相シフタ部を有するＭＺ光スイッチ（以下、ＳｉＧｅ光スイッチと呼ぶ）の出力光を消灯させる消費電力の関係を示す曲線８４も示されている。シミュレーションモデルは、図１７のモデルと同じである。
【０１２５】
図１８に示すように、Ｓｉ／ＳｉＧｅ光スイッチの消費電力８２は、ＳｉＧｅ光スイッチの消費電力８４より１０％程度低い。これは、図１７に示すように、Ｓｉ／ＳｉＧｅ位相シフタ部２のキャリア密度が、ＳｉＧｅ位相シフタ部のキャリア密度より高いためである。
【０１２６】
位相シフタ部のコアにキャリアが注入されると、コアに蓄積したキャリアによりコアの等価屈折率が変化する。この等価屈折率の変化量（以下、等価屈折率変化量と呼ぶ）が所定の値に達した時に、ＭＺ光スイッチの出力光は消灯する。
【０１２７】
図１７に示すように、Ｓｉ／ＳｉＧｅ位相シフタ部２に蓄積されるキャリアの密度７８は、ＳｉＧｅ位相シフタ部に蓄積されるキャリアの密度８０より高い。このため、Ｓｉ／ＳｉＧｅ位相シフタ部２の等価屈折率変化量（＜０）の絶対値も、ＳｉＧｅ位相シフタ部の等価屈折率変化量の絶対値より大きくなる。したがって、Ｓｉ／ＳｉＧe光スイッチを消灯させる消費電力は、ＳｉＧe光スイッチを消灯させる消費電力より小さくなる。
【０１２８】
しかし、第２半導体層１２にキャリアが十分に蓄積されない場合、Ｓｉ／ＳｉＧe光スイッチを消灯させる消費電力が、第３半導体層１３を設けることで増加してしまうことがある。
【０１２９】
位相シフタ部２のコア１９の等価屈折率ｎｅｑは、式（３）で近似される。
【０１３０】
【数３】
ここで、ｎＳｉは、第１半導体層（Ｓｉ層）１０および第３半導体層（Ｓｉ層）１３の屈折率である。ΓＳｉは、第１半導体層１０および第３半導体層１３の光閉じ込め係数の和である。ｎＳｉＧｅは、第２半導体層（ＳｉＧｅ層）１２の屈折率である。ΓＳｉＧｅは、第２半導体層１２の光閉じ込め係数である。
【０１３１】
式（３）から明らかなように、キャリア注入（電流注入）による等価屈折率変化量Δｎｅｑは、式（４）で表される。
【０１３２】
【数４】
ここで、ΔｎＳｉ（＜０）は、キャリア注入による第１及び第３半導体層の屈折率の変化量である。ΔｎＳｉＧｅ（＜０）は、キャリア注入による第２半導体層１２の屈折率の変化量である。
【０１３３】
ところで、図１７に示すように、第２半導体層（ＳｉＧｅ層）１２のキャリアの密度は電流注入により、真正キャリア密度（１０１０ｃｍ−３程度）から１０１７〜１０１９ｃｍ−３に増加する。この時、第１及び第３半導体層（Ｓｉ層）１０,１３のキャリア密度は、１０１６〜１０１７ｃｍ−３に増加する。
【０１３４】
すなわち、第１半導体層（Ｓｉ層）１０及び第３半導体層（Ｓｉ層）１３の電流注入によるキャリア密度の変化量は、第２半導体層（ＳｉＧｅ層）１２のキャリア密度の変化量より一桁以上小さい。したがって、等価屈折率変化量Δｎｅｑは式（５）で近似される。同様に、ＳｉＧｅ位相シフタ部の等価屈折率変化量も式（５）で表される。
【０１３５】
【数５】
図１７を参照して説明したように、第３半導体層１３を設けると第２半導体層１２のキャリア密度は増加する。これにより、第３半導体層１３を設けることで第２半導体層１２の屈折率変化量ΔｎＳｉＧｅ（＜０）の絶対値は増加する。
【０１３６】
一方、第３半導体層１３を設けると、第２半導体層１２が薄くなった分、第２半導体層１２の光閉じ込め係数ΓＳｉＧｅは小さくなる。このように第２半導体層１２の屈折率変化量ΔｎＳｉＧｅと第２半導体層１２の光閉じ込め係数ΓＳｉＧｅは、トレードオフの関係になる。
【０１３７】
第１半導体層１０と第２半導体層１２のバンドギャップ差が十分に大きい場合には、第２半導体層１２にキャリアが十分に蓄積される。このため屈折率変化量ΔｎＳｉＧｅが光閉じ込め係数ΓＳｉＧｅの減少に勝って、Ｓｉ／ＳｉＧｅ位相シフタ部２の等価屈折率の変化量絶対値（変化量の絶対値）が、ＳｉＧｅ位相シフタ部の等価屈折率の変化量絶対値より大きくなる。
【０１３８】
しかし、第１半導体層１０のバンドギャップと第２半導体層１２のバンドギャップが接近している場合には、第３半導体層１３を設けることで逆に等価屈折率の変化量絶対値（−Δｎｅｑ）が小さくなることがある。例えば、第２半導体層１２がＳｉ０．１Ｇｅ０．９層の場合、Ｓｉ／ＳｉＧｅ位相シフタ部２の等価屈折率の変化量絶対値は、ＳｉＧｅ位相シフタ部の等価屈折率の変化量絶対値より小さくなる。
【０１３９】
そこで、本実施の形態では、第２半導体層１２のＧｅ組成を０.３にして、第２半導体層１２と第１半導体層１０のバンドギャップ差を大きくしている。
【０１４０】
すなわち、第２半導体層１２のバンドギャップは、キャリ注入によるコア１９の等価屈折率の変化量絶対値が、キャリア注入によるＳｉＧｅ位相シフタ部コアの等価屈折率の変化量絶対値より大きくなるように設定される。以下の実施の形態でも、同じである。
【０１４１】
ここで、コア１９は、図２に示すように第２半導体層１２、第３半導体層１３、および第２半導体層１２の下側の第１半導体層１０を有するリブ部（以下、三層リブ部と呼ぶ）である。一方、ＳｉＧｅ位相シフタ部コアは、第２の半導体層１２と第２半導体層１２の下側の第１半導体層１０とを有し三層リブ部と同じサイズを有するリブ部（以下、二層リブ部と呼ぶ）である。尚、三層リブ部と二層リブ部の第１半導体層１０の厚さは同じである。
【０１４２】
具体的には、第２半導体層（ＳｉＧｅ層）１２のバンドギャップは、Ｓｉ０．８３Ｇｅ０．１７のバンドギャップ以下に設定される。すなわち、第２半導体層（ＳｉＧｅ層）１２のＧｅ組成は、０.１７以上に設定される。但し、第１及び第３半導体層はＳｉ層とする。
【０１４３】
実施の形態１で説明したように、動作波長に基づく制約により、第２半導体層１２のＧｅ組成は０.３５以下が好ましい。したがって、本実施の形態では、第２半導体層１２のＧｅ組成は０.１７以上０.３５以下に設定される。
【０１４４】
尚、第２半導体層１２のＧｅ組成を大きくすることで、光閉じ込め係数ΓＳｉＧｅも大きくなる。このΓＳｉＧｅの増加も、コア１９における等価屈折率の変化量絶対値の増加に寄与している。
【０１４５】
（２）第３半導体層の厚さ
図１９は、Ｓｉ／ＳｉＧｅ位相シフタ部２の消費電力と規格化されたコア１９の等価屈折率（以下、規格化等価屈折率と呼ぶ）の変化量絶対値（−Δｎｅｑ／ｎｅｑ）の関係を示す図である。横軸は消費電力である。縦軸は、規格化等価屈折率の変化量絶対値である。
【０１４６】
図１９には、第３半導体層１３の厚さＨ（図２参照）が異なる複数のコア１９に対する規格等価屈折率の変化量絶対値が示されている。但し、コア１９のサイズ（厚さおよび幅）は一定である。シミュレーションモデルの構造は、第３半導体層１３の厚さＨ以外は、図１７及び１９のＳｉ/ＳｉＧｅ位相シフタ部のモデルと同じである。
【０１４７】
図１９に示すように、第３半導体層の厚さＨが３０〜１００ｎｍの範囲内にある場合、規格化等価屈折率の変化量絶対値は、Ｈが０ｎｍの場合の規格化等価屈折率の変化量絶対値より１０％程度大きくなる。
【０１４８】
この変化量絶対値の増加率は、図１９に示すように、第３半導体層１３の厚さＨが１０〜１００ｎｍの間で変化してもあまり変わらない。これは、第３半導体層１３の厚さＨの増加による第２半導体層１２の等価屈折率変化量ΔｎＳｉＧｅが、光閉じ込め係数ΓＳｉＧｅの減少により相殺されるためである。
【０１４９】
図１９に示す、０ｎｍ以外の第３半導体層１３の厚さ（Ｈ＝１０〜１００ｎｍ）は、第２半導体層１２の厚さと第３半導体層１３の厚さの和（２００ｎｍ）に対して、１５〜５０％の範囲内にある。この範囲内であれば、図１９に示すように、規格化等価屈折率の変化量絶対値は１０％程度増加する。したがって、第３半導体１３の厚さは、第２半導体層１２と第３半導体層１３を有する凸部２１の厚さの１５〜５０％が好ましい。この範囲を外れると、等価屈折率の変化量絶対値は除々に減少する。
【０１５０】
凸部２１全体の厚さとしては、基本モードの光が伝搬しやすい１００ｎｍ〜３００ｎｍが好ましく、１５０〜２５０ｎｍが更に好ましい。
【０１５１】
ところで、第２半導体層１２の上面ではなく、第１半導体層１０と第２半導体層１２の間に第３半導体層１３を設けることも考えられる。しかし、このような構造は、第２半導体層１２の光閉じ込め係数ΓＳｉＧｅが小さくなるので好ましくない。
【０１５２】
本実施の形態では、位相シフタ部２が有する第２半導体層１２のバンドギャップおよび厚さとして好ましい範囲を説明した。しかし、ゲート光スイッチの第２半導体層のバンドギャップとしても、同じ範囲が好ましい。
【０１５３】
（実施の形態４）
本実施の形態の半導体光素子は、実施の形態１と同様、ＭＺ光スイッチである。したがって、実施の形態１と共通する部分の説明は省略する。
【０１５４】
（１）構造および特性
図２０は、本実施の形態のＭＺ光スイッチの位相シフタ部２ｅの断面図である。図２０に示すように、本実施の形態の位相シフタ部２ｅは、実施の形態１の位相シフタ部２と略同じ構造を有している。但し、第３半導体層１３ａが、第２半導体１２の側面を覆っている。このため、第２半導体層１２のキャリア密度が実施の形態１より高くなり、その結果ＭＺ光スイッチの消費電力が実施の形態１のＭＺ光スイッチより小さくなる。
【０１５５】
図２１は、位相シフタ部２ｅの消費電力密度と第２半導体層１２のキャリア密度の関係を示す図である。横軸は、消費電力密度（＝電流×電圧/素子長）である。縦軸は、第２半導体層１２のキャリア密度（＝電子密度＋ホール密度）である。図２１のキャリア密度は、図６のキャリア密度と同様、シミュレーションにより求められる。
【０１５６】
シミュレーションに用いたモデルは、図６のモデルと略同じである。但し、第２半導体層１２の幅は、４００ｎｍである。第３半導体層１３を含むコア部１９ｂの幅は、実施の形態１のコア１９の幅（４８０ｎｍ）と同じである。したがって、第２半導体層１２の側面を覆う第３半導体層１３の厚さは、４０ｎｍである。少数キャリアのライフタイムは、実施の形態１より長い２ｎｓである。この値（２ｎｓ）は、キャリア・ライフタイムの実測値に基づいている。
【０１５７】
図２１の第１曲線８６および第２曲線８８は、それぞれ第２半導体層１２がＳｉ０．７Ｇｅ０．３層およびＳｉ０．９Ｇｅ０．１層である場合の関係である。第３曲線９０は、ホモ接合型位相シフタ部における消費電力密度とコアのキャリア密度の関係である。ホモ接合型位相シフタ部の構造パラメータ（コアの寸法、ｎ型及びｐ型領域の不純物濃度等）は、位相シフタ部２ｅと同じである。
【０１５８】
図２１に示すように、位相シフタ部２ｅのキャリア密度８６,８８は、ホモ接合型位相シフタ部のキャリア密度９０より大幅に高い。
【０１５９】
例えば、第２半導体層１２がＳｉ０．７Ｇｅ０．３層である場合、位相シフタ部２ｅのキャリア密度は、消費電流密度が４０ｍＷ/ｍｍの時、ホモ接合型位相シフタ部のキャリア密度の約９倍になる。
【０１６０】
上述したように、実施の形態１によるキャリア密度の増加率は５倍程度である。このように本実施の形態によれば、実施の形態１より第２半導体層１２のキャリア密度が増加する。これは、第３半導体層１３の分、第２半導体層１２の幅Ｗ２がコア１９の幅Ｗ１より狭くなるためである。尚、ホモ接合型位相シフタ部のキャリア密度（第３曲線９０）は、図６のホモ接合型位相シフタ部のキャリア密度（第３曲線３４）と僅かに異なっている。この相違は、シミュレーションに用いた少数キャリア・ライフタイムの違いに起因する。以下の説明においても、同じである。
【０１６１】
図２２は、位相シフタ部２ｅの長さＬと、ＭＺ光スイッチの出力光を消灯（ＯＦＦ）させる消費電力の関係を示す図である。横軸は、位相シフタ部２ｅの長さＬである。縦軸は、出力光を消灯させる消費電力である。シミュレーションに用いたモデルは、図２１のモデルと同じである。
【０１６２】
図２２の第１曲線９２および第２曲線９４は、それぞれ第２半導体層１２がＳｉ０．７Ｇｅ０．３層およびＳｉ０．９Ｇｅ０．１層である場合の関係である。一方、第３曲線９６は、ホモ接合型ＭＺ光スイッチの第１位相シフタ部の長さＬと、出力光が消灯する消費電力の関係である。
【０１６３】
図２２に示すように、位相シフタ部２ｅの長さＬが同じ場合、本実施の形態のＭＺ光スイッチの消費電力９２,９４は、ホモ接合型ＭＺ光スイッチの消費電力９６より大幅に小さくなる。例えば、位相シフタ部２ｅの長さが０．１ｍｍの場合、ホモ接合型ＭＺ光スイッチの消費電力９６は６.８ｍＷであるが、第２半導体層１２がＳｉ０．７Ｇｅ０．３層であるＭＺ光スイッチの消費電力９２は０．８ｍＷである。すなわち、本実施の形態のＭＺ光スイッチによれば、消費電力は８８％減少する。第２半導体層１２がＳｉ０．９Ｇｅ０．１層であるＭＺ光スイッチの消費電力も、ホモ接合を有するMZ光スイッチより小さくなる。
【０１６４】
同じ条件で比較した場合、実施の形態１のＭＺ光スイッチの消費電力の減少幅は８５％である。この減少率は、本実施の形態の減少率８８％には及ばない。すなわち、本実施の形態によれば、実施の形態１よりＭＺ光スイッチの消費電力が小さくなる。或いは、消費電力を変えずに、ＭＺ光スイッチの素子長を短くすることができる。
【０１６５】
図２３は、位相シフタ部２ｅの消費電力とそのコアの規格化等価屈折率の変化量絶対値（−Δｎｅｑ／ｎｅｑ）の関係を示す図である。横軸は消費電力である。縦軸は、規格化等価屈折率の変化量絶対値である。
【０１６６】
図２３の第１曲線９８は、本実施の形態の位相シフタ部２ｅの規格化等価屈折率の変化量絶対値である。第２曲線１００は、実施の形態３で説明したＳｉ／ＳｉＧｅ位相シフタ部の規格化等価屈折率の変化量絶対値である。第３曲線１０２は、実施の形態３で説明したＳｉＧｅ位相シフタ部の規格化等価屈折率の変化量絶対値である。
【０１６７】
Ｓｉ／ＳｉＧｅ位相シフタ部およびＳｉＧｅ位相シフタ部のモデルは、実施の形態３のモデルと同じである（すなわち、コアのサイズ等は、位相シフタ部２ｅと同じである。）。但し、少数キャリアライフは、位相シフタ部２ｅと同じ２ｎｓである。
【０１６８】
図２３に示すように、消費電力４０ｍＷ／ｍｍの近傍における位相シフタ部２ｅの規格化等価屈折率の変化量絶対値９８は、Ｓｉ／ＳｉＧｅ位相シフタ部およびＳｉＧｅ位相シフタ部の規格化等価屈折率の変化量絶対値より約１５％大きい。
【０１６９】
したがって、位相シフタ部２ｅの消費電力は、Ｓｉ／ＳｉＧｅ位相シフタ部およびＳｉＧｅ位相シフタ部の消費電力より小さくなる。これは、第３半導体層１３の分第２半導体層１２の幅Ｗ２が狭くなり、第２半導体層１２のキャリア濃度が高くなるためである。
【０１７０】
尚、第２半導体層１２のＧｅ組成として好ましい範囲は、実施の形態３と同様、０.１７以上０.３５以下である。また、第２半導体層１２は、実施の形態１と同様、第１半導体層１０のｉ型領域に形成された溝に設けられてよい。
【０１７１】
（２）製造方法
図２４は、本実施の形態のＭＺ光スイッチの製造方法を説明する工程断面図である。まず図２４（ａ）に示すように、ＳＯＩ基板５８の表面に、ＳｉＧｅ層（第２半導体層１２）とこのＳｉＧｅ層１２の上面を覆うＳｉ層１０４とを有するストライプ状の凸部１０６を形成する。凸部１０６の形成手順は、図１１（ａ）乃至図１２（ｂ）を参照して説明した実施の形態１の手順と同じである。
【０１７２】
次に、ＳＯＩ基板５８の表面にＳｉ層１０８を成長する。この時、Ｓｉ層１０８は、凸部１０６の上面、凸部１０６の側面、およびＳＩＯ基板５８の表面に成長する（図２４（ｂ）参照）。
【０１７３】
Ｓｉ層１０８のうちの凸部１０６の上面および側面に成長した部分は、ＳｉＧｅ層１２の上面を覆うＳｉ層１０４と一体化して、ＳｉＧｅ層１２の周囲を覆う第３半導体層１３になる。一方、Ｓｉ層１０８のうちのＳＩＯ基板５８の表面に成長した部分は、ＳＩＯ基板のＳｉ層６０と一体化して第１半導体層１０になる。
【０１７４】
その後、図１２（ｃ）乃至図１３（ｃ）を参照して説明した手順と略同じ工程にしたがって、ＭＺ光スイッチを形成する。
【０１７５】
図２５は、本実施の形態のＭＺ光スイッチの変形例を説明する断面図である。図２５に示すように、実施の形態１と同様、第２半導体層１２と第３半導体層１３ａを有する凸部１０８の両側（すなわち、第２半導体層１２の両側）の第１半導体層１０が、第２半導体層１２に接する領域より薄くなっている。
【０１７６】
（実施の形態５）
本実施の形態の半導体光素子は、実施の形態２と同様、ゲート光スイッチである。したがって、実施の形態２と共通する部分の説明は省略する。
【０１７７】
（１）構造および特性
本実施の形態のゲート光スイッチの構造は、素子長が長いこと以外は実施の形態４の位相シフタ部２ｅの構造と略同じである。実施の形態４の位相シフタ部２ｅの素子長は、例えば０.１ｍｍである。一方、本実施の形態のゲート光スイッチの素子長は、例えば１ｍｍである。本実施の形態のゲート光スイッチの平面図および断面図は、それぞれ図１および図２０と略同じである。
【０１７８】
図２６は、本実施の形態のゲート光スイッチの消費電力密度とコア１９の損失係数αの関係を示す図である。横軸は消費電力密度である。縦軸は、コアの損失係数である。シミュレーションに用いたモデルは、図２１のシミュレーションに用いたモデルと同じである。
【０１７９】
図２６には、第２半導体層１２のＧｅ組成が０．３のゲート光スイッチの損失係数（第１曲線１１２）および第２半導体層１２のＧｅ組成が０．１のゲート光スイッチの損失係数（第２曲線１１４）が示されている。また、図２６には、シリコンコアを用いるホモ接合型ゲート光スイッチの損失係数（第３曲線１１６）も示されている。
【０１８０】
図２６に示すように、本実施の形態のゲート光スイッチによれば、ホモ接合型ゲート光スイッチより、消費電力が大幅に減少する。例えば損失係数αが13ｃｍ−１になる消費電力は、ホモ接合型ゲート光スイッチでは60ｍＷである（第３曲線１１６参照）。一方、本実施の形態のゲート光スイッチで損失係数αが13ｃｍ−１になる消費電力は、第２半導体層１２のＧｅ組成が０.３の場合、4ｍＷ程度である。
【０１８１】
すなわち、本実施の形態のゲート光スイッチによれば、消費電力１１２が、ホモ接合型ゲート光スイッチの消費電力１１６より93％程度低くなる。この消費電力の減少率は、実施の形態２の消費電力の減少率より大きい。
【０１８２】
（実施の形態６）
本実施の形態の半導体光素子は、実施の形態１と同様、ＭＺ光スイッチである。したがって、実施の形態１と共通する部分の説明は省略する。
【０１８３】
図２７は、本実施の形態のＭＺ光スイッチの位相シフタ部２ｆの断面図である。位相シフタ部２ｆは、実施の形態１の位相シフタ部２と同様に、第１クラッド層（例えば、ＳＯＩ基板５８のＳｉＯ２層）４と、第２クラッド層（例えば、ＳｉＯ２層）６を有している。更に、位相シフタ部２ｆは、第１クラッド層４と第２クラッド層６に挟まれた光導波層８ａを有している。
【０１８４】
光導波層８ａは、図２７に示すように、第１半導体層（例えば、単結晶シリコン層）１０ａと、第１半導体層１０ａ上に設けられ一方向に延在するｉ型の第２半導体層（例えば、単結晶ＳｉＧｅ層）１２を有している。光導波層８ａは、更に、第２半導体層１２の上面（第１半導体層１０ａ側の面に対向する面１５）を覆う第３半導体層１３（例えば、単結晶Ｓｉ層）を有している。第３半導体層１３は、実施の形態４と同様、第２半導体層１２の側面を覆ってもよい。
【０１８５】
第１半導体層１０ａは、ｎ型領域１４ａと、ｎ型領域１４ａに接しｎ型領域１４ａとの境界１１０が一方向に延在するｐ型領域１６ａを有している。ｎ型領域１４ａとｐ型領域１６ａは、ｐｎ接合を形成している。
【０１８６】
図２８は、光導波層８ａの平面図である。第２半導体層１２は、図２８に示すように境界１１０上に設けられ、第１半導体層１０ａおよび第３半導体層１３より狭いバンドギャップを有している。
【０１８７】
図２９は、図２７のXXX線に沿ったバンド図である。図３０は、図２７のXXXI線に沿ったバンド図である。図２９および図３０には、ｐ型領域１６ａとｎ型領域１４ａの間のｐｎ接合に順方向電圧が印加された状態が示されている。
【０１８８】
このｐｎ接合に順方向電圧が印加されると、図２９に示すように、ｎ型領域１４ａにホール２８が供給され、第２半導体層１２に拡散する。第２半導体層１２に拡散したホール２８ａはΔＥｖにより、第２半導体層１２に蓄積される。このため、第２半導体層１２のホール密度は高くなる。
【０１８９】
更に、ｐ型領域１６ａとｎ型領域１４ａの間のｐｎ接合に順方向電圧が印加されると、図３０に示すように示すように、ｐ型領域１６ａに電子２６が供給される。この電子２６は第２半導体層１２に拡散し、ΔＥｃにより第２半導体層１２に蓄積される。このため、第２半導体層１２の電子密度は高くなる。
【０１９０】
このように、本実施の形態の位相シフタ部２ｆによれば、第２半導体層１２のキャリア密度が高くなる。その結果、ＭＺ光スイッチを消灯させる消費電力が小さくなる。或いは、消費電力を変えない場合には、ＭＺ光スイッチの素子長が短くなる。
【０１９１】
尚、本実施の形態の位相シフタ部２ｆでは、第２半導体層１２がｎ型領域１４ａおよびｐ型領域１６ａの上に設けられるので、これらの領域に元々存在するキャリアによって伝搬光は、ある程度減衰させられる。従って、位相シフタ部２ｆは、このような減衰が問題にならない用途に用いることが好ましい。
【０１９２】
以上の実施の形態では、第１半導体層１０および第３半導体層１３は単結晶Ｓｉ層である。しかし、第１半導体層１０および第３半導体層１３は、他の半導体層、例えば、単結晶ＧａＡｓ層や単結晶ＩｎＰ層であってもよい。同様に、第２半導体層１２は、単結晶ＳｉＧｅ層以外の半導体層、例えば単結晶ＩｎＧａＡｓや単結晶ＩｎＧａＡｓＰ層であってもよい。
【０１９３】
また、以上の実施の形態では、第１半導体層１０は、ＳＯＩ基板のシリコン層である。しかし、第１半導体層１０は、他の半導体層、例えば石英基板の表面に設けられたシリコン層であってもよい。
【０１９４】
また、以上の実施の形態では、第１のクラッド層４および第２のクラッド層６は、ＳｉＯ２である。しかし、第１のクラッド層４および第２のクラッド層６は、他の絶縁体層、例えば酸化窒化シリコン層（ＳｉＮＯ層）や窒化シリコン層（ＳｉＮ層）であってもよい。
【０１９５】
また、以上の実施の形態では、ＳＯＩ基板には、光学部材だけが設けられている。しかし、ＳＯＩ基板には、電子回路（例えば、光スイッチの駆動回路等）が設けられてもよい。
【符号の説明】
【０１９６】
２・・・位相シフタ部
４・・・第１クラッド層
６・・・第２クラッド層
８・・・光導波層
１０・・・第１半導体層
１２・・・第２半導体層
１３・・・第３半導体層
１４・・・ｎ型領域
１６・・・ｐ型領域
１８・・・ｉ型領域
１９・・・コア（リブ部）
３６・・・ＭＺ光スイッチ
７２・・・溝
【技術分野】
【０００１】
本発明は、半導体光素子に関する。
【背景技術】
【０００２】
近年、ＳＯＩ（Silicon on Insulator）基板に形成された半導体光素子が注目されている。この半導体光素子は、第１クラッドと、第２クラッドと、第１クラッドと第２クラッドの間に挟まれた光導波層とを有している。この光導波層は、i型コアと、このコアより薄くその片側に設けられたｎ型スラブ部と、コアより薄くｎ型スラブ層の反対側に設けられたｐ型スラブ部とを有している。
【０００３】
このように、ＳＯＩ基板に形成される半導体光素子は、ｐｉｎホモ接合を有する光導波路素子（以下、ホモ接合型光導波路素子と呼ぶ）である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−３２５９１４号公報
【非特許文献】
【０００５】
【非特許文献１】L. Naval, R. Jalali, L. Gomelsky, and J. M. Liu, "Optimization of Si1-xGex/Si Waveguide Photodetectors Operating at λ=1.3 μm", Journal of Lightwave Technology, Vol.14, pp.787-797, 1996.
【非特許文献２】Chris G. Van de Walle and Richard M. Martin, "Theoretical calculations of heterojunction discontinuities in the Si/Ge system", Vol. 34, pp.5621-5633, 1986.
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ホモ接合型光導波路素子のｐ型スラブ部とｎ型スラブ部の間に電圧が印加されると、ｉ型コアにキャリアが注入される。すると、コアの屈折率および損失係数が変化する。従って、ｐ型スラブ部とｎ型スラブ部の間に印加される電圧を変化させることで、コアを伝搬する光（以下、伝搬光と呼ぶ）の位相および強度を変化させることができる。
【０００７】
しかし、ｐｉｎホモ接合には、注入されたキャリアを接合部に留めおく障壁が存在しない。このため、接合部のキャリア密度は高くなり難くい。そこで、ホモ接合型光導波路素子では、大量の電流をｐｉｎホモ接合に注入することで、伝搬光の位相または強度を所望の値に変化させる。或いは、素子長を長くして、伝搬光の位相または強度を所望の値に変化させる。このため、ホモ接合型光導波路素子には、消費電力が大きいか又は素子長が長いという問題がある。
【０００８】
そこで、本発明の目的は、このような問題を解決することである。
【課題を解決するための手段】
【０００９】
上記の目的を達成するために、本素子の一観点によれば、第１クラッド層と第２クラッド層と前記第１クラッド層と前記第２クラッド層に挟まれた光導波層とを有し、前記光導波層は第１半導体層と前記第１半導体層上に設けられ一方向に延在する第２半導体層と前記第２半導体層の上面を覆う第３半導体層とを有し、前記第１半導体層は前記第２半導体層の片側に設けられたｎ型領域と前記第２半導体層の反対側に設けられたｐ型領域と前記ｎ型領域と前記ｐ型領域の間に設けられたｉ型領域とを有し、前記第２半導体層は前記第１半導体層および前記第３半導体層より狭いバンドギャップを有する半導体光素子が提供される。
【００１０】
本素子の別の観点によれば、第１クラッド層と第２クラッド層と前記第１クラッド層と前記第２クラッド層に挟まれた光導波層とを有し、前記光導波層は第１半導体層と前記第１半導体層上に設けられ一方向に延在する第２半導体層と前記第２半導体層の上面を覆う第３半導体層とを有し、前記第１半導体層はｎ型領域と前記ｎ型領域に接し前記ｎ型領域との境界が前記一方向に延在するｐ型領域を有し、前記第２半導体層は前記境界上に設けられ前記第１半導体層および前記第３半導体層より狭いバンドギャップを有する半導体光素子が提供される。
【発明の効果】
【００１１】
本実施の形態の半導体光素子によれば、その消費電力を小さくしまたは素子長を短くすることができる。
【図面の簡単な説明】
【００１２】
【図１】位相シフタ部の平面図である。
【図２】図１のII-II線に沿った断面図である。
【図３】シリコンコアを用いるホモ接合型光導波路素子の断面図である。
【図４】図３のIV-IV線に沿ったバンド図である。
【図５】図２のV-V線に沿ったバンド図である。
【図６】位相シフタ部の消費電力密度と第２半導体層のキャリア密度の関係を示す図である。
【図７】実施の形態１のＭＺ光スイッチの平面図である。
【図８】第１位相シフタ部および第２位相シフタ部の長さＬと、出力光（第１結合光）を消灯（ＯＦＦ）させる消費電力の関係を示す図である。
【図９】実施の形態１の変形例を示す図である。
【図１０】Ｓｉ基板上に成長したＳｉ１−ｘＧｅｘ層の入射光エネルギーと光吸収係数の関係を示す図である。
【図１１】実施の形態１のＭＺ光スイッチの製造方法を説明する工程断面図である。
【図１２】実施の形態１のＭＺ光スイッチの製造方法を説明する工程断面図である。
【図１３】実施の形態１のＭＺ光スイッチの製造方法を説明する工程断面図である。
【図１４】オーバエッチングにより形成される位相シフタ部の断面図である。
【図１５】位相シフタ部２の変形例を説明する断面図である。
【図１６】実施の形態２のゲート光スイッチの消費電力密度とコアの損失係数αの関係を示す図である。
【図１７】実施の形態２の位相シフタ部の消費電力密度と第２半導体層のキャリア密度の関係を示す図である。
【図１８】位相シフタ部の長さＬと、ＭＺ光スイッチを消灯させる消費電力の関係を示す図である。
【図１９】Ｓｉ／ＳｉＧｅ位相シフタ部の消費電力とそのコアの規格化等価屈折率の変化量絶対値の関係を示す図である。
【図２０】実施の形態４のＭＺ光スイッチの位相シフタ部の断面図である。
【図２１】位相シフタ部の消費電力密度と第２半導体層のキャリア密度の関係を示す図である。
【図２２】実施の形態４の位相シフタ部の長さＬと、ＭＺ光スイッチの出力光を消灯させる消費電力の関係を示す図である。
【図２３】実施の形態４の位相シフタ部の消費電力とそのコアの規格化等価屈折率の変化量絶対値の関係を示す図である。
【図２４】実施の形態４のＭＺ光スイッチの製造方法を説明する工程断面図である。
【図２５】実施の形態４のＭＺ光スイッチの変形例を説明する断面図である。
【図２６】実施の形態５のゲート光スイッチの消費電力密度とコアの損失係数αの関係を示す図である。
【図２７】実施の形態６のＭＺ光スイッチの位相シフタ部の断面図である。
【図２８】実施の形態６の光導波層の平面図である。
【図２９】図２７のXXX線に沿ったバンド図である。
【図３０】図２７のXXXI線に沿ったバンド図である。
【発明を実施するための形態】
【００１３】
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。尚、図面が異なっても対応する部分には同一の符号を付し、その説明を省略する。
【００１４】
（実施の形態１）
本実施の形態の半導体光素子は、マッハツエンダー光スイッチ（以下、ＭＺ光スイッチと呼ぶ）である。
【００１５】
（１）位相シフタ部
図１は、本実施の形態のＭＺ光スイッチの位相シフタ部２の平面図である。図２は、図１のII-II線に沿った断面図である。
【００１６】
位相シフタ部２は、図２に示すように、基板（例えば、ＳＯＩ基板のＳｉ基板）３上に設けられた第１クラッド層（例えば、ＳＯＩ基板のＳｉＯ２層）４と、第２クラッド層（例えば、ＳｉＯ２層）６を有している。尚、第１クラッド層および第２クラッド層４,６は、絶縁体である。
【００１７】
更に、位相シフタ部２は、第１クラッド層４と第２クラッド層６に挟まれた光導波層８を有している。光導波層８は、第１半導体層（例えば、ＳＯＩ基板の単結晶シリコン層）１０と、第１半導体層１０上に設けられ一方向１１に延在するｉ型の第２半導体層（例えば、単結晶シリコンゲルマニウム層）１２を有している。光導波層８は、更に、第２半導体層１２の上面（第１半導体層１０側の面に対向する面）１５を覆う第３半導体層（例えば、単結晶シリコン層）１３を有している。
【００１８】
第１半導体層１０は、第２半導体層１２の片側に設けられたｎ型領域１４と、第２半導体層１２の反対側に（第２半導体層１２を間にしてｎ型領域１４に向かい合って）設けられたｐ型領域１６とを有している。第１半導体層１０は、更にｎ型領域１４とｐ型領域１６の間に設けられたｉ型領域１８とを有している。
【００１９】
ｉ型領域１８は、キャリア濃度（不純物濃度）がｎ型領域１４およびｐ型領域１６より小さい領域である。ｎ型領域１４、ｐ型領域１６、およびｉ型領域１８は、ｐｉｎホモ接合を形成する。
【００２０】
そして、第２半導体層（例えば、ＳｉＧｅ層）１２は、第１半導体層（例えば、Ｓｉ層）１０および第３半導体層（例えば、Ｓｉ層）１３より狭いバンドギャップを有する半導体層である。
【００２１】
第１クラッド層４、第２クラッド層６、および光導波層８は、動作波長（例えば、１.５５μｍ）において透明である。光導波層８の屈折率は、第１クラッド層４および第２クラッド層６より高くなっている。従って、位相シフタ部２に入射した光は、光導波層８を伝搬する。
【００２２】
光導波層８は、図２に示すように、第３半導体層１３、第２半導体層１２、および第２半導体層１２の下側の第１半導体層１０とを有するコア１９を備えている。光導波層８を伝搬する光（伝搬光）は、このコア１９を伝搬する。
【００２３】
ところで、半導体の屈折率は、バンドギャップが狭くなるほど、高くなる傾向がある。例えば、Ｓｉ、Ｓｉ０．９Ｇｅ０．１、およびＳｉ０．７Ｇｅ０．３のバンドギャップは、それぞれ１．１２ｅＶ、１．０２ｅＶ、０．８８８ｅＶである。これらのバンドギャップに対して、Ｓｉ、Ｓｉ０．９Ｇｅ０．１、およびＳｉ０．７Ｇｅ０．３の屈折率は、それぞれ３．３６、３．４２、３．５５ある。従って、伝搬光は、コア１９のうちの最もバンドギャップの狭い第２半導体層１２を主に伝搬する。
【００２４】
また、位相シフタ部２は、図２に示すように、第２クラッド層６の上に設けられた第１外部電極２２ａと、第１外部電極２２ａとｎ型領域１４を接続する第１接続導体２４ａとを有している。
【００２５】
同様に、位相シフタ部２は、第２クラッド層６の上に設けられた第２外部電極２２ｂと、第２外部電極２２ｂとｐ型領域１６を接続する第２接続導体２４ｂとを有している。
【００２６】
ところで、図２に示すように、第２半導体１２とｎ型領域１４の間には隙間が設けられる。同様に、第２半導体１２とｐ型領域１６の間にも隙間が設けられる。これらの隙間により、ｎ型領域１４およびｐ型領域１６への伝搬光の侵入が抑制され、伝搬光の損失が低くなる。
【００２７】
―バンド構造―
図３は、シリコンコアを用いる位相シフタ部（以下、ホモ接合型位相シフタ部と呼ぶ）２ａの断面図である。図３に示すように、ホモ接合型位相シフタ部２ａの光導波層８ａは、一層の半導体（例えば、Ｓｉ層）により形成されている。光導波層８ａの中央部には、ｎ型領域１４とｐ型領域１６に挟まれたｉ型領域１８ａが設けられている。このｉ型領域１８ａの中央は、周囲の領域（スラブ部）より厚いコア１９ａになっている。
【００２８】
図４は、図３のIV-IV線に沿ったエネルギーバンド図である。図５は、図２のV-V線に沿ったエネルギーバンド図である。図４及び５のＥｃは、伝導帯端のエネルギーを示している。Ｅｖは、価電子帯端のエネルギーを示している。また、図４及び５の上部の符号は、それぞれ領域に対応する半導体層の符号を示している。
【００２９】
ホモ接合型位相シフタ部２ａは、図３のＡ−Ａ線に沿ったｐｉｎホモ接合を有している。このｐｉｎホモ接合に順方向電圧が印加されると、図４に示すように、キャリア（電子２６およびホール２８）がｉ型のコア１９ａに供給される。このキャリアによりコア１９ａの屈折率が変化して、伝搬光の位相が変化する。コア１９ａの屈折率変化は、キャリアのプラズマ効果により生じる。
【００３０】
ホモ接合型位相シフタ部２ａでは、図４に示すように、コア１９ａのバンド構造は平坦である。したがって、ホモ接合型位相シフタ部２ａのコアには、供給されたキャリアを留めおく障壁が存在しない。
【００３１】
このため、ホモ接合型位相シフタ部２ａで所望の位相変化を得るためには、大量のキャリアがｐｉｎ接合に注入される。或いは、位相シフタ部を長くすることで、所望の位相変化を得ている。従って、ホモ接合型位相シフタ部２ａを有するＭＺ光スイッチ（以下、ホモ接合型ＭＺ光スイッチと呼ぶ）には、消費電力が大きいか又は素子長が長いという問題がある。
【００３２】
本実施の形態の位相シフタ部２では、図５に示すように、第２半導体層１２のバンドギャップが、第１半導体層１０のバンドギャップより狭くなっている。このため位相シフタ部２では、第２半導体層１２の伝導帯端Ｅｃが第１半導体層１０の伝導帯端Ｅｃより低くなっている。同様に、第２半導体層１２の価電子帯端Ｅｖは、第１半導体層１０の価電子帯端Ｅｖより高くなっている。したがって、位相シフタ部２では、第２半導体層１２と第１半導体層１０の間に、伝導帯端のエネルギー差ΔＥｃおよび価電子帯端のエネルギー差ΔＥｖが発生している。
【００３３】
位相シフタ部２では、ｎ型領域１４からコア１９に供給された電子２６は、まず第１半導体層８のｉ型領域１８に移動する。次に、この電子は、ｉ型領域１８から第２半導体層１２に拡散する。第２半導体層１２に拡散した電子は、ΔＥｃによりｉ形領域１８への逆拡散が抑制される。このため第２半導体層１２に電子が蓄積されて、第２半導体層１２の電子密度が高くなる。同様に、コア１９に供給されたホール２８は第２半導体層１２に蓄積され、第２半導体層１２のホール密度が高くなる。
【００３４】
従って、本実施の形態のＭＺ光スイッチによれば、ホモ接合型ＭＺ光スイッチより、所望の位相変化を得るための消費電力（＝電流×電圧）が小さくなる。或いは、消費電力ではなく素子長により伝搬光の位相変化を調整する場合、本実施の形態のＭＺ光スイッチによれば、ホモ接合型ＭＺ光スイッチより、所望の位相変化を得るための素子長が短くなる。
【００３５】
図６は、位相シフタ部２の消費電力密度と第２半導体層１２のキャリア密度の関係を示す図である。横軸は、消費電力密度（＝電流×電圧/位相シフタ部の長さ）である。縦軸は、コア１９の主要部である第２半導体層１２のキャリア密度（＝電子密度＋ホール密度）である。キャリア密度は、半導体素子内のキャリア伝導を解析するシミュレーションプログラムにより求められる。
【００３６】
解析対象のシミュレーションモデルにおける第１半導体層１０は、厚さ５０ｎｍのＳｉ（シリコン）層である。第２半導体層１２は、厚さ１５０ｎｍ、幅４８０ｎｍのＳｉＧｅ（シリコンゲルマニウム）層である。第３半導体層１３は、厚さ５０ｎｍ、幅４８０ｎｍのＳｉ（シリコン）層である。
【００３７】
ｎ型領域１４およびｐ型領域１６のキャリア濃度は、１×１０１９ｃｍ−３である。少数キャリア・ライフタイムは、１ｎｓである。第１半導体層１０、第２半導体層１２、および第３半導体層１３の面方位は（１００）である。第２半導体１２とｎ型領域１４の間隔は、０．２７５μｍである。また、第２半導体１２とｐ型領域１６の間隔は、同じく０．２７５μｍである。
【００３８】
図６の第１曲線３０および第２曲線３２は、それぞれ第２半導体層１２がＳｉ０．７Ｇｅ０．３層およびＳｉ０．９Ｇｅ０．１層である場合の関係である。一方、曲線３４は、ホモ接合型位相シフタ部２ａに対する消費電力密度とコアのキャリア密度の関係である。ホモ接合型位相シフタ部２ａのパラメータ（コアのサイズ、第１半導体層１０のサイズ、ｎ型およびｐ型領域のキャリア濃度等）は、位相シフタ部２と同じである。
【００３９】
第２半導体層１２がＳｉ０．９Ｇｅ０．１層である場合、ΔＥｃおよびΔＥｖは、それぞれ０.０２ｅＶおよび０.０８３ｅＶである。また、第２半導体層１２がＳｉ０．７Ｇｅ０．３層である場合、ΔＥｃおよびΔＥｖは、それぞれ０.０３ｅＶおよび０.２０３ｅＶである。
【００４０】
図６に示すように、位相シフタ部２の第２半導体層１２（コア１９の主要部）のキャリア密度３０,３２は、ホモ接合型位相シフタ部２ａのコア１９ａのキャリア密度３４より大幅に高い。
【００４１】
第２半導体層１２がＳｉ０．９Ｇｅ０．１層の場合、そのキャリア密度は、消費電流密度が５０〜１００ｍＷ/ｍｍの領域で、ホモ接合型位相シフタ部２ａのコアのキャリア密度の約３倍になる。また、第２半導体層１２がＳｉ０．7Ｇｅ０．３層である場合には、第２半導体層１２のキャリア密度は、消費電流密度が５０〜１００ｍＷ/ｍｍの領域で、ホモ接合型位相シフタ部２ａのコアのキャリア密度の約５倍になる。
【００４２】
このため、位相シフタ部２の出力ポート５０における伝搬光の位相変化は、ホモ接合型位相シフタ部２ａの出力ポートにおける伝搬光の位相変化より大幅に大きくなる。
【００４３】
ところで、第１半導体層１０上の凸部２１（第２半導体層１２と第３半導体層１３の積層構造）の高さ及び幅が所定の範囲内にある場合に、伝搬光は単一モードになる。そこで、第１半導体層１０上の凸部の高さ及び幅は、この範囲内の所定の値に設定される。このため、第２半導体層１２の上面に第３半導体層１３を設けると、第２半導体層１２は薄くなる。
【００４４】
第２半導体層１２のバンドギャップは、上述したように第３半導体層１３のバンドギャップより狭い。したがって、コア１９に供給された電子およびホールは、第３半導体層１３の分薄くなった第２半導体層に蓄積される。このため、第２半導体層１２のキャリア密度は、第３半導体１３が設けられない場合のキャリア密度より高くなる。その結果、第２半導体層１２の屈折率変化が大きくなり、ＭＺ光スイッチの消費電力（出力光を消灯させる電力）が第３半導体１３を有さない位相シフタ部の消費電力より小さくなる。
【００４５】
（２）全体構造
図７は、本実施の形態のＭＺ光スイッチ３６の平面図である。ＭＺ光スイッチ３６は、図７に示すように、第１入力ポート３８ａと、第２入力ポート３８ｂと、第１入力ポート３８ａに入射した光を第１分岐光と第２分岐光に分岐する光分岐器４０を有している。光分岐器４０は、例えば２入力２出力の多モード干渉導波路(Multi Mode Interference Waveguide, MMI)である。
【００４６】
また、ＭＺ光スイッチ３６は、第１分岐光が入射する第１位相シフタ部４１ａと、第２分岐光が入射する第２位相シフタ部４１ｂを有している。第１位相シフタ部４１ａと第２位相シフタ部４１ｂの長さは、略同じである。
【００４７】
第１位相シフタ部４１ａおよび第２位相シフタ部４１ｂは、図２を参照して説明した位相シフタ部２である。すなわち、第１位相シフタ部４１ａおよび第２位相シフタ部４１ｂは、略同じ構造および略同じサイズを有している。他の実施の形態でも、同様である。
【００４８】
また、ＭＺ光スイッチ３６は、第１位相シフタ部４１ａから出射する第１分岐光と、第２位相シフタ部４１ｂから出射する第２分岐光とを結合して、第１結合光および第２結合光を生成する光結合器４２を有している。光結合器４２は、例えば２入力２出力の多モード干渉導波路である。
【００４９】
また、ＭＺ光スイッチ３６は、第１結合光を出力する第１出力ポート４４ａおよび第２結合光を出力する第２出力ポート４４ｂを有している。更に、ＭＺ光スイッチ３６は、光分岐器等の光学部材（光分岐器、位相シフタ部、光結合器）の間またはこれら光学部材と入力ポートまたは出力ポートの間を接続する光導波路４６ａ〜４６ｈを有している。
【００５０】
位相シフタ部以外の光学部材（光分岐器、光結合器、光導波路）の断面構造も、図２を参照して説明した位相シフタ部２と略同じである。但し、これらの光学部材は、ｎ型領域１４、ｐ型領域１６、第１外部電極２２ａ、第２外部電極２２ｂ、第１接続導体２４ａ、および第２接続導体２４ｂは有していない。また、各光学部材の第１半導体層１０上の凸部は、各光学部材の機能に応じた幅を有している。
【００５１】
第１位相シフタ部４１ａおよび第２位相シフタ部４１ｂの素子長は、例えば、０.１ｍｍである。
【００５２】
（３）動 作
次に、ＭＺ光スイッチ３６の動作を説明する。
【００５３】
まず、第１入力ポート３８ａに光が入射し、その後光導波路４６ａを伝搬して光分岐器４０に到達する。光分岐器４０に到達した光は、第１分岐光と第２分岐光に分岐される。
【００５４】
第１分岐光および第２分岐光は、それぞれ光導波路４６ｂ,４６ｃを伝搬して、第１位相シフタ部４１ａおよび第２位相シフタ部４１ｂの入力ポートに到達する。
【００５５】
第１分岐光は、第１位相シフタ部４１ａにより位相が変化させられ、第１位相シフタ部４１ａの出力ポートから出射する。第１分岐光の位相は、ｐ型領域１６とｎ型領域１４の間に印加される入力信号（電気信号）に応じて変化させられる。
【００５６】
一方、第２分岐光は、第２位相シフタ部４１ｂにより一定の位相変化が与えられ、第２位相シフタ部４１ｂの出力ポートから出射する。
【００５７】
入力信号に応じて位相が変化させられた第１分岐光および一定の位相変化が与えられた第２分岐光は、それぞれ光導波路４６ｄおよび光導波路４６ｅを伝搬して、光結合器４２に到達する。
【００５８】
光結合器４２に到達した、第１分岐光および第２分岐光は結合されて、第１結合光および第２結合光になる。第１結合光は、光導波路４６ｆを伝搬して、第１出力ポート４４ａから出射する。一方、第２結合光は、光導波路４６ｇを伝搬して、第２出力ポート４４ｂから出射する。
【００５９】
第１位相シフタ部４１ａのｐ型領域１６とｎ型領域１４の間に入力信号（電気信号）が印加されると、この入力信号の変化に応答して、コア１９のキャリア密度が変化する。その結果、コア１９の屈折率がプラズマ効果により変化して、第１分岐光の位相が入力信号に応じて変化する。
【００６０】
一方、第２位相シフタ部４１ｂのｐ型領域１６とｎ型領域１４の間に一定の電圧が印加されると、この電圧に応じてコア１９に一定の密度のキャリアが蓄積される。その結果、コア１９の屈折率がプラズマ効果により変化して、第２分岐光に一定の位相変化が与えられる。この位相変化により、第１分岐光の伝搬経路（第１位相シフタ部４１ａに入力信号が印加されない時の伝搬経路）の光学長と第２分岐光の伝搬経路の光学長の差が、略０（または、伝搬光の波長の整数倍）に略一致する。
【００６１】
したがって、第１結合光および第２結合光は、第１位相シフタ部４１ａに印加される電気信号の変化に応答して点滅（ＯＮ／ＯＦＦ）する。光結合器４２に入射する際の第１分岐光と第２分岐光の位相差が０ rad (または、π radの偶数倍)の場合、第１結合光が点灯する。第１分岐光と第２分岐光の位相差がπ rad (または、π radの奇数倍)の場合には、第２結合光が点灯する。
【００６２】
すなわち、第１入力ポート３８ａに入射した光は、第１位相シフタ部４１ａに印加される入力信号に応答して、第１出力ポート４４ａまたは第２出力ポート４４ｂから出力される。
【００６３】
上述したように、第１位相シフタ部４１ａおよび第２位相シフタ部４１ｂのキャリア密度は、ホモ接合型位相シフタ部２ａのキャリア密度より大幅に高い。したがって、本実施の形態のＭＺ光スイッチ３６の消費電力は、ホモ接合型ＭＺ光スイッチの消費電力より大幅に小さい。或いは、消費電力ではなく位相シフタ部の長さにより伝搬光の位相変化を調整する場合には、所望の位相差を得るための素子長が短くなる。
【００６４】
図８は、第１位相シフタ部４１ａおよび第２位相シフタ部４１ｂの長さＬと、出力光（例えば、第１結合光）を消灯（ＯＦＦ）させる消費電力の関係を示す図である。横軸は、第１位相シフタ部４１ａの長さＬである。縦軸は、出力光を消灯させる消費電力である。図８のデータは、図６のシミュレーションで得られるキャリア密度と式（１）に基づいて求められる。
【００６５】
【数１】
ここで、Δｎはプラズマ効果による屈折率の変化量である。ΔＮe及びΔＮｐは、それぞれ電子密度およびホール密度である。ｅは、素電荷である。ｃは、光速である。ε０は、真空の誘電率である。λは、波長である。ｎは、屈折率である。ｍ＊ｃｅおよびｍ＊ｃｈは、それぞれ電子およびホールの有効質量である。
【００６６】
図８の第１曲線５２および第２曲線５４は、それぞれ第２半導体層１２がＳｉ０．７Ｇｅ０．３層およびＳｉ０．９Ｇｅ０．１層である場合の関係である。一方、第３曲線５６は、ホモ接合型ＭＺ光スイッチに対する関係である。
【００６７】
図８に示すように、第１位相シフタ部４１ａの長さＬが同じ場合、本実施の形態のＭＺ光スイッチ３６の消費電力は、ホモ接合型ＭＺ光スイッチより大幅に小さくなる。
【００６８】
例えば、第１位相シフタ部４１ａの長さが０．１ｍｍの場合、シリコンコアを用いるホモ接合型ＭＺ光スイッチの消費電力は６.８ｍＷである。一方、第２半導体層１２がＳｉ０．７Ｇｅ０．３層であるＭＺ光スイッチ３６の消費電力は０．９ｍＷである。すなわち、本実施の形態のＭＺ光スイッチ３６によれば、消費電力が８５％減少する。第２半導体層１２がＳｉ０．９Ｇｅ０．１層で形成されたＭＺ光スイッチ３６の消費電力も、ホモ接合型素子より減少する。
【００６９】
図８に示すように、ホモ接合型ＭＺ光スイッチでは、位相シフタ部の長さＬが０.２ｍｍ以下になると消費電力が急激に増加する。従って、ホモ接合型ＭＺ光スイッチでは、位相シフタ部の長さＬを０.２ｍｍ以下にすることは好ましくない。一方、本実施の形態のＭＺ光スイッチ３６では、図８に示すように、位相シフタ部の長さＬが０．０２〜０.０４ｍｍ程度まで減少しても消費電力は略一定である。従って、本実施の形態によれば、ＭＺ光スイッチの素子長を短くすることができる。
【００７０】
図９は、本実施の形態の変形例を示す図である。図７のＭＺ光スイッチ３６は、位相シフタ部を２つ有している。しかし、図９に示すように、第２位相シフタ部４１ｂを省略して、第２分岐光の光路として光導波路４６ｉを設けてもよい。
【００７１】
この素子では、第１位相シフタ部４１ａに印加する入力信号に一定の電圧を重畳することで、第１分岐光と第２分岐光の伝搬経路の光学長の差を略０（または、伝搬光の波長の整数倍）にする。
【００７２】
ところで、位相シフタ部２で最もバンドギャプが狭い領域は、第２半導体層１２である。従って、位相シフタ部２の動作波長の下限は、第２半導体層１２のバンドギャップに対応する波長である。
【００７３】
図１０は、Ｓｉ基板上に成長したＳｉ１−ｘＧｅｘ層の入射光エネルギーと光吸収係数の関係を示す図である（非特許文献１）。横軸は、入射光エネルギー（フォトンエネルギー）である。縦軸は、光吸収係数である。図１０中のパラメータｘは、Ｇｅの組成比である。
【００７４】
本実施の形態のＭＺ光スイッチ３６は、例えば、光通信の送信機または受信機に応用できる。光通信で用いられる波長の上限は１６２０ｎｍ（Ｌバンドの上限波長）である。図１０に示すように、Ｓｉ１−ｘＧｅｘの吸収端は、Ｇｅの組成比ｘが０.３５以下の場合に、この上限波長１６２０ｎｍ（０.７５ｅＶ）より短くなる。従って、本実施の形態の光スイッチを光通信に用いる場合、第２半導体層１２のＧｅの組成比ｘは、（０より大きく）０.３５以下であることが好ましい。以下の実施の形態でも同じである。
【００７５】
図１０のＳｉＧｅ層のように、Ｓｉ層上に成長したＳｉＧｅ層は、圧縮応力を受けて歪んでいる。このようなＳｉＧｅ層のバンドギャップは、Ｓｉ層の面方位により変化する。但し、その変化量は僅かであり、図１０の関係は、Ｓｉ層の面方位によらず略一定である。したがって、第２半導体層１２のＧｅ組成比ｘの範囲は、第１半導体層１０の面方位によらず、（０より大きく）０.３５以下が好ましい。
【００７６】
但し、位相シフタ部２の消費電力は、第１半導体層１０の面方位によって変化する。ＳｉＧｅ層を（１１０）Ｓｉ層にエピタキシャル成長すると、伝導帯側のバンドオフセットΔＥｃが増加する(非特許文献２)。例えば、Ｓｉ層とＳｉ０．７Ｇｅ０．３層のΔＥｃは、Ｓｉ層（およびＳｉＧｅ層）の面方位が（１００）の場合には、０.０３ｅＶである。しかし、Ｓｉ層の面方位が（１１０）の場合、ΔＥｃは０.０7ｅＶである。このように、Ｓｉ層の面方位を（１００）から（１１０）に変えることで、ΔＥｃは約０．０４ｅＶ増加する。その結果、第２半導体層１２のキャリア密度が増加し、位相シフタ部２の消費電力は減少する。
【００７７】
尚、このような位相シフタ部２の第２半導体層（ＳｉＧｅ層）１２は、第１半導体層（Ｓｉ層）１０にエピタキシャル成長した半導体層である。したがって、第１半導体１０および第２半導体層１２の両方が、（１１０）面方位を有している。第３半導体層１３についても、同様である。
【００７８】
（３）製造方法
図１１乃至１３は、本実施の形態のＭＺ光スイッチ３６の製造方法を説明する工程断面図である。
【００７９】
まず、図１１（ａ）に示すように、ウエハ状のＳＯＩ（Silicon on Insulator）基板５８を準備する。
【００８０】
次に、図１１（ｂ）に示すように、ＳＯＩ基板５８のＳｉ層６０を覆う自然酸化膜６２を除去する。このＳｉ層６０の上に、図１１（ｃ）に示すように、ＳｉＧｅ層６４およびＳｉ層６６を、例えばＭＯＶＰＥ（metal organic vapor epitaxial growth）によりエピタキシャル成長する。
【００８１】
このエピタキシャル成長により、Ｓｉ層６０、ＳｉＧｅ層６４、およびＳｉ層６６を有する積層膜６５が形成される。この積層膜６５のＳｉ層６０は、第１半導体層１０になる。ＳｉＧｅ層６４は、第２半導体層１２になる。Ｓｉ層６６は、第３半導体層１３になる。
【００８２】
次に、図１２（ａ）に示すように、各光学部材（光分岐器４０、位相シフタ部４１ａ,４１ｂ、光結合器４２、光導波路４６ａ〜４６ｈ）の突出部(位相シフタ部の凸部等)に対応するフォトレジスト膜６８ａを、Ｓｉ層６６の上に形成する。その後、図１２（ｂ）に示すように、フォトレジスト膜６８ａをマスクをとして、Ｓｉ層６６およびＳｉＧｅ層６４をドライエッチングする。このドライエッチングにより、ストライプ状の第３半導体層１３（Ｓｉ層）およびストライプ状の第２半導体層１２（ＳｉＧｅ層）が形成される。
【００８３】
次に、図１２（ｃ）に示すように、ｎ型領域１４の形成位置に開口部を有するフォトレジスト膜６８ｂを形成する。その後、このフォトレジスト膜６８ｂをマスクとして、Ｓｉ層６０にｎ型ドーパント（例えば、燐）をイオン注入する。
【００８４】
次に、フォトレジスト膜６８ｂを除去し、図１３（ａ）に示すように、ｐ型領域１６の形成位置に開口部を有するフォトレジスト膜６８ｃを形成する。このフォトレジスト膜６８ｃをマスクとして、Ｓｉ層６０にｐ型ドーパント（例えば、ボロン）をイオン注入する。その後、フォトレジスト膜６８ｃを除去し、不純物を活性化する熱処理を行う。この熱処理によりイオン注入された不純物が活性化される。これにより、ｎ型領域１４およびｐ型領域１６が形成される。
【００８５】
次に、第１半導体層１０、第２半導体層１２、および第３半導体層１３を有す光導波層８の表面に、例えばＣＶＤ（Chemical Vapor Deposition）法によりＳｉＯ２膜７０を堆積する。ＳｉＯ２膜７０は、第２クラッド層６になる。
【００８６】
次に、接続導体２４ａ,２４ｂの形成位置でＳｉＯ２膜７０をエッチングして、コンタクトホールを形成する。このＳｉＯ２膜７０上に導体膜（例えば、金属膜）を堆積し、その後コンタクトホールの外側の導体膜を除去する。これにより、接続導体２４ａ,２４ｂが形成される。
【００８７】
このＳｉＯ２膜７０上に更に導体膜を堆積し、図１３（ｃ）に示すように第１外部電極２２ａおよび第２外部電極２２ｂを形成する。
【００８８】
その後、ＳＯＩ基板５８を分割して、チップ状のＭＺ光スイッチ３６を形成する。
【００８９】
ところで、以上の製造方法では、図１２（ｂ）に示すように、ＳｉＧｅ層６４のエッチング終了後直ちにドライエッチングを停止する。しかし、エッチングむらが生じないように、ＳｉＧｅ層６４のエッチング終了後、暫くの間エッチングを継続してもよい。図１４は、このようなオーバエッチングにより形成される位相シフタ部２ｂの断面図である。
【００９０】
この位相シフタ部２ｂでは、図１４に示すように、第１半導体層１０（Ｓｉ層）が、第２半導体層（ＳｉＧｅ層）１２の両側で第２半導体層１２に接する領域より薄くなっている。このような構造でも、図２の位相シフタ部２と同様、第２半導体層１２にキャリアが閉じ込められるので、ＭＺ光スイッチの消費電力が小さくなる。
【００９１】
（４）位相シフタ部の変形例
図１５は、位相シフタ部２の変形例２ｄを説明する断面図である。この位相シフタ部２ｄは、光導波層８ａのｉ型領域１８ａに設けられた溝７２を有している。この溝７２に第２半導体層１２が設けられ、少なくとも第２半導体層１２の側面の一部がｉ型領域１８ａに接している。
【００９２】
ｎ型領域１４およびｐ型領域１６から供給されるキャリアは、第２半導体層１２の側面からも注入される。このため、図２を参照して説明した位相シフタ部２より多くのキャリアが第２半導体層１２に蓄積される。したがって、図１５の位相シフタ部２ｄによれば、ＭＺ光スイッチ３６の消費電力を更に小さくすることができる。或いは、ＭＺ光スイッチ３６を、更に短くすることができる。
【００９３】
この位相シフタ部２ｄは、ＳＯＩ基板のＳｉ層に溝７２を予め形成しておくことで製造できる。このような基板を用いる点を除き、位相シフタ部２ｄの製造方法は、図１１乃至１３を参照して説明した製造方法と略同じである。
【００９４】
尚、第２半導体層１２の両側の第１半導体層１０を厚くして、第２半導体層１２の側面全体が、第１半導体層１０に接するようにしてもよい。このようにしても、第２半導体層１２は、第１半導体層１０より高い屈折率を有するので、入射光は第２半導体層１２を伝搬する。
【００９５】
ところで、位相シフタ部２では、図２に示すように、第２半導体層１２が、ｎ型領域１４およびｐ領域１６側から僅かに隔てられている。これにより、ｎ型領域１４およびｐ領域１６のキャリアによる伝搬光の減衰が抑制される。但し、このような減衰が問題にならない場合には、第２半導体層１２とｎ型領域１４は接していてもよい。同様に、第２半導体層１２とｐ型領域１６も接していてもよい。
【００９６】
図６及び８のシミュレーションに用いたｎ型領域１４およびｐ型領域１６のキャリア密度は１×１０１９ｃｍ−３である。しかし、ｎ型領域１４およびｐ型領域１６のキャリア密度は、このような値に限られない。例えば、ｎ型領域１４およびｐ型領域１６のキャリア密度は、１×１０１８ｃｍ−３乃至１×１０２１ｃｍ−３であってもよい。或いは、ｎ型領域１４およびｐ型領域１６のキャリア密度は、１×１０１９ｃｍ−３乃至１×１０２０ｃｍ−３であってもよい。
【００９７】
また、図６及び８のシミュレーションでは、ｉ型領域１８のキャリア密度は、真性キャリア密度であると仮定される。しかし、ｉ型領域１８は、伝搬光の減衰が問題にならない程度のキャリア密度を有していてもよい。例えば、ｉ型領域１８のキャリア密度は、１×１０１０ｃｍ−３乃至１×１０１７ｃｍ−３であってもよい。或いは、ｉ型領域１８のキャリア密度は、１×１０１２ｃｍ−３乃至１×１０１５ｃｍ−３であってもよい。
【００９８】
また、図６及び８のシミュレーションに用いた各半導体層のサイズは、一例である。したがって、各半導体層のサイズは、シミュレーションに用いたサイズと異なっていてもよい。素子長についても、同様である。但し、第２半導体層１２の厚さは、臨界膜厚以下であることが好ましい。臨界膜厚とはヘテロエピタキシャル成長を行う場合に、成長層に不整合転位が発生する膜厚をいい、臨界膜厚以下の膜厚では、不整合転位が発生する可能性は低くなる。例えば、第１半導体層１０がＳｉ層で第２半導体層１２がＳｉ１−ｘＧｅｘ層（０＜ｘ≦０.３）の場合、第２半導体層１２の厚さは４００ｎｍ以下が好ましい。
【００９９】
（実施の形態２）
本実施の形態の半導体光素子は、ゲート光スイッチである。
【０１００】
（１）構造
本実施の形態のゲート光スイッチの構造は、素子長が長いこと以外は実施の形態１の位相シフタ部２と略同じである。実施の形態１の位相シフタ部２の素子長は、例えば０.１ｍｍである。一方、本実施の形態のゲート光スイッチの素子長は、例えば１ｍｍである。本実施の形態２のゲート光スイッチの平面図および断面図は、それぞれ図１および図２と略同じである。
【０１０１】
図１６は、本実施の形態のゲート光スイッチの消費電力密度とコア１９の損失係数αの関係を示す図である。横軸は消費電力密度である。縦軸は、コアの損失係数である。
【０１０２】
損失係数αは、図６のシミュレーションで得られる各半導体層のキャリア密度と式（２）に基づいて求められる。
【０１０３】
【数２】
ここで、Δαはプラズマ効果による損失係数の増加分である。ΔＮｅは、キャリア注入による電子密度の増分である。ΔＮｐは、キャリア注入によるホール密度の増分である。λは、波長である。ｎは、屈折率である。ｅは、素電荷である。ｃは、光速度である。ε０は、真空の誘電率である。ｍ＊ｃｅおよびｍ＊ｃｈは、それぞれ電子およびホールの有効質量である。μｅは、電子の移動度である。μｈは、ホールの移動度である。
【０１０４】
本実施の形態のゲート光スイッチの導波路散乱損失は、高々数ｃｍ−１である。従って、図１６のシミュレーションでは、導波路散乱損失は無視されている。
【０１０５】
図１６には、第２半導体層１２のＧｅ組成が０．３のゲート光スイッチの損失係数（第１曲線７４ａ）および第２半導体層１２のＧｅ組成が０．１のゲート光スイッチの損失係数（第２曲線７４ｂ）が示されている。また、図１６には、シリコンコアを用いるゲート光スイッチ（以下、ホモ接合型ゲート光スイッチと呼ぶ）の損失係数（曲線７６）も示されている。図１６のシミュレーションに用いたモデルの寸法等は、素子長以外は図６のシミュレーションに用いたモデルの寸法等と同じである。
【０１０６】
図１６に示すように、本実施の形態のゲート光スイッチによれば、ホモ接合型ゲート光スイッチより、消費電力が大幅に低減する。例えば損失係数αが１５ｃｍ−１になる消費電力は、ホモ接合型ゲート光スイッチでは７５ｍＷである（曲線７６参照）。一方、本実施の形態のゲート光スイッチでは１０ｍＷ程度である（第１曲線７４ａおよび第２曲線７４ｂ参照）。すなわち、本実施の形態によれば、消費電力が８７％程度低くなる。
【０１０７】
このように、本実施の形態のゲート光スイッチの消費電力は、ホモ接合型ゲート光スイッチより大幅に小さい。或いは、消費電力ではなくゲート光スイッチの長さにより伝搬光の減衰量を調整する場合には、所望の位相差を得るための素子長が短くなる。
【０１０８】
（２）動 作
次に、本実施の形態のゲート光スイッチの動作を説明する。まず、信号光（情報に応じて変調された光）が入力ポート４８に入射し、コア１９を伝搬する（図１及び２参照）。この状態で入力信号（電気信号）が、外部電極２２ａ、２２ｂを介して、ｎ型領域１４、ｉ型領域１８、およびｐ型領域１６を有するｐｉｎ接合に印加される。
【０１０９】
これにより、ｎ型領域１４およびｐ型領域１６からコア１９にキャリアが供給される。供給されたキャリアは第２半導体層１２に蓄積され、プラズマ効果により伝搬光を吸収する。
【０１１０】
従って、入力信号がＯＮの期間は、信号光は出力ポート５０から殆ど出射されない。一方、入力信号がＯＦＦの期間は、信号光は殆ど減衰されずに出力ポート５０から出射する。すなわち、電気信号に応答して、ゲート光スイッチは信号光をＯＮ／ＯＦＦする。
【０１１１】
本実施の形態のゲート光スイッチは、信号光を通過させ又は遮断する半導体光素子である。しかし、本実施の形態のゲート光スイッチは、別の半導体光素子としても用いることができる。
【０１１２】
例えば、このゲート光スイッチに光強度が一定の光を入力し、所望の情報に対応する電気信号をｐ型領域１６とｎ型領域１４の間に印加する。すると、入力光の強度がこの電気信号に応答して変化する。
【０１１３】
すなわち、本実施の形態のゲート光スイッチは、光変調器としても用いることができる。或いは、本実施の形態のゲート光スイッチは、可変光減衰器として用いることもできる。他の実施の形態（実施の形態１も含む）の光スイッチについても、同様である。
【０１１４】
（実施の形態３）
本実施の形態の半導体光素子は、実施の形態１のＭＺ光スイッチと略同じ構造を有している。但し、本実施の形態の半導体光素子は、第２半導体層１２のバンドギャップおよび第３半導体層１３の厚さが好ましい値に設定されている。尚、実施の形態１と共通する部分については、説明を省略する。
【０１１５】
（１）第２半導体層のバンドギャップ
まず、第３半導体１３が、ＭＺ光スイッチの特性に与える影響を説明する。
【０１１６】
図１７は、本実施の形態の位相シフタ部（以下、Ｓｉ／ＳｉＧｅ位相シフタ部と呼ぶ）２の消費電力密度と第２半導体層１２のキャリア密度の関係（第１曲線７８）を示す図である。横軸は、消費電力密度である。縦軸は、キャリア密度である。
【０１１７】
第１曲線７８のシミュレーションに用いたＳｉ／ＳｉＧｅ位相シフタ部のモデルは、図６のシミュレーションに用いたモデルと略同じ構造を有している。第２半導体層１２のＧｅ組成は０.３である。
【０１１８】
図１７には、第３半導体層１３を有さない位相シフタ部（以下、ＳｉＧｅ位相シフタ部と呼ぶ）の消費電力密度とＳｉＧｅ層のキャリア密度の関係（第２曲線８０）も示されている。
【０１１９】
このＳｉＧｅ位相シフタ部のモデルのＳｉＧｅ層は、Ｓｉ／ＳｉＧｅ位相シフタ部のモデルが有する凸部（第２半導体１２と第３半導体層１３の積層構造）と同じサイズを有している。凸部以外は、ＳｉＧｅ位相シフタ部のモデルの構造とＳｉ／ＳｉＧｅ位相シフタ部のモデルの構造は同じである。
【０１２０】
図１７に示すように、Ｓｉ／ＳｉＧｅ位相シフタ部２のキャリア密度７８（第２半導体層１２のキャリア密度）は、ＳｉＧｅ位相シフタ部のキャリア密度８０（ＳｉＧｅ層のキャリア密度）の約１．３倍である。
【０１２１】
Ｓｉ／ＳｉＧｅ位相シフタ部２の第２半導体層（ＳｉＧｅ層）１２は、第３半導体層１３の分、ＳｉＧｅ位相シフタ部のＳｉＧｅ層より薄い。この薄い第２半導体層１２にキャリアが集中して、第２半導体層１２のキャリア密度が高くなる。
【０１２２】
その結果、Ｓｉ／ＳｉＧｅ位相シフタ部のキャリア密度７８（第２半導体層１２のキャリア密度）は、図１７に示すように、ＳｉＧｅ位相シフタ部のキャリア密度８０（ＳｉＧｅ層のキャリア密度）より高くなる。
【０１２３】
図１８は、位相シフタ部の長さＬと、ＭＺ光スイッチの出力光を消灯させる消費電力の関係を示す図である。横軸は、位相シフタ部の長さＬである。縦軸は、ＭＺ光スイッチの出力光を消灯させる消費電力である。
【０１２４】
第１曲線８２は、Ｓｉ／ＳｉＧｅ位相シフタ部２の長さＬと、Ｓｉ／ＳｉＧｅ位相シフタ部を有するＭＺ光スイッチ（以下、Ｓｉ／ＳｉＧｅ光スイッチと呼ぶ）の出力光を消灯させる消費電力の関係を示している。図１８には、ＳｉＧｅ位相シフタ部の長さＬと、ＳｉＧｅ位相シフタ部を有するＭＺ光スイッチ（以下、ＳｉＧｅ光スイッチと呼ぶ）の出力光を消灯させる消費電力の関係を示す曲線８４も示されている。シミュレーションモデルは、図１７のモデルと同じである。
【０１２５】
図１８に示すように、Ｓｉ／ＳｉＧｅ光スイッチの消費電力８２は、ＳｉＧｅ光スイッチの消費電力８４より１０％程度低い。これは、図１７に示すように、Ｓｉ／ＳｉＧｅ位相シフタ部２のキャリア密度が、ＳｉＧｅ位相シフタ部のキャリア密度より高いためである。
【０１２６】
位相シフタ部のコアにキャリアが注入されると、コアに蓄積したキャリアによりコアの等価屈折率が変化する。この等価屈折率の変化量（以下、等価屈折率変化量と呼ぶ）が所定の値に達した時に、ＭＺ光スイッチの出力光は消灯する。
【０１２７】
図１７に示すように、Ｓｉ／ＳｉＧｅ位相シフタ部２に蓄積されるキャリアの密度７８は、ＳｉＧｅ位相シフタ部に蓄積されるキャリアの密度８０より高い。このため、Ｓｉ／ＳｉＧｅ位相シフタ部２の等価屈折率変化量（＜０）の絶対値も、ＳｉＧｅ位相シフタ部の等価屈折率変化量の絶対値より大きくなる。したがって、Ｓｉ／ＳｉＧe光スイッチを消灯させる消費電力は、ＳｉＧe光スイッチを消灯させる消費電力より小さくなる。
【０１２８】
しかし、第２半導体層１２にキャリアが十分に蓄積されない場合、Ｓｉ／ＳｉＧe光スイッチを消灯させる消費電力が、第３半導体層１３を設けることで増加してしまうことがある。
【０１２９】
位相シフタ部２のコア１９の等価屈折率ｎｅｑは、式（３）で近似される。
【０１３０】
【数３】
ここで、ｎＳｉは、第１半導体層（Ｓｉ層）１０および第３半導体層（Ｓｉ層）１３の屈折率である。ΓＳｉは、第１半導体層１０および第３半導体層１３の光閉じ込め係数の和である。ｎＳｉＧｅは、第２半導体層（ＳｉＧｅ層）１２の屈折率である。ΓＳｉＧｅは、第２半導体層１２の光閉じ込め係数である。
【０１３１】
式（３）から明らかなように、キャリア注入（電流注入）による等価屈折率変化量Δｎｅｑは、式（４）で表される。
【０１３２】
【数４】
ここで、ΔｎＳｉ（＜０）は、キャリア注入による第１及び第３半導体層の屈折率の変化量である。ΔｎＳｉＧｅ（＜０）は、キャリア注入による第２半導体層１２の屈折率の変化量である。
【０１３３】
ところで、図１７に示すように、第２半導体層（ＳｉＧｅ層）１２のキャリアの密度は電流注入により、真正キャリア密度（１０１０ｃｍ−３程度）から１０１７〜１０１９ｃｍ−３に増加する。この時、第１及び第３半導体層（Ｓｉ層）１０,１３のキャリア密度は、１０１６〜１０１７ｃｍ−３に増加する。
【０１３４】
すなわち、第１半導体層（Ｓｉ層）１０及び第３半導体層（Ｓｉ層）１３の電流注入によるキャリア密度の変化量は、第２半導体層（ＳｉＧｅ層）１２のキャリア密度の変化量より一桁以上小さい。したがって、等価屈折率変化量Δｎｅｑは式（５）で近似される。同様に、ＳｉＧｅ位相シフタ部の等価屈折率変化量も式（５）で表される。
【０１３５】
【数５】
図１７を参照して説明したように、第３半導体層１３を設けると第２半導体層１２のキャリア密度は増加する。これにより、第３半導体層１３を設けることで第２半導体層１２の屈折率変化量ΔｎＳｉＧｅ（＜０）の絶対値は増加する。
【０１３６】
一方、第３半導体層１３を設けると、第２半導体層１２が薄くなった分、第２半導体層１２の光閉じ込め係数ΓＳｉＧｅは小さくなる。このように第２半導体層１２の屈折率変化量ΔｎＳｉＧｅと第２半導体層１２の光閉じ込め係数ΓＳｉＧｅは、トレードオフの関係になる。
【０１３７】
第１半導体層１０と第２半導体層１２のバンドギャップ差が十分に大きい場合には、第２半導体層１２にキャリアが十分に蓄積される。このため屈折率変化量ΔｎＳｉＧｅが光閉じ込め係数ΓＳｉＧｅの減少に勝って、Ｓｉ／ＳｉＧｅ位相シフタ部２の等価屈折率の変化量絶対値（変化量の絶対値）が、ＳｉＧｅ位相シフタ部の等価屈折率の変化量絶対値より大きくなる。
【０１３８】
しかし、第１半導体層１０のバンドギャップと第２半導体層１２のバンドギャップが接近している場合には、第３半導体層１３を設けることで逆に等価屈折率の変化量絶対値（−Δｎｅｑ）が小さくなることがある。例えば、第２半導体層１２がＳｉ０．１Ｇｅ０．９層の場合、Ｓｉ／ＳｉＧｅ位相シフタ部２の等価屈折率の変化量絶対値は、ＳｉＧｅ位相シフタ部の等価屈折率の変化量絶対値より小さくなる。
【０１３９】
そこで、本実施の形態では、第２半導体層１２のＧｅ組成を０.３にして、第２半導体層１２と第１半導体層１０のバンドギャップ差を大きくしている。
【０１４０】
すなわち、第２半導体層１２のバンドギャップは、キャリ注入によるコア１９の等価屈折率の変化量絶対値が、キャリア注入によるＳｉＧｅ位相シフタ部コアの等価屈折率の変化量絶対値より大きくなるように設定される。以下の実施の形態でも、同じである。
【０１４１】
ここで、コア１９は、図２に示すように第２半導体層１２、第３半導体層１３、および第２半導体層１２の下側の第１半導体層１０を有するリブ部（以下、三層リブ部と呼ぶ）である。一方、ＳｉＧｅ位相シフタ部コアは、第２の半導体層１２と第２半導体層１２の下側の第１半導体層１０とを有し三層リブ部と同じサイズを有するリブ部（以下、二層リブ部と呼ぶ）である。尚、三層リブ部と二層リブ部の第１半導体層１０の厚さは同じである。
【０１４２】
具体的には、第２半導体層（ＳｉＧｅ層）１２のバンドギャップは、Ｓｉ０．８３Ｇｅ０．１７のバンドギャップ以下に設定される。すなわち、第２半導体層（ＳｉＧｅ層）１２のＧｅ組成は、０.１７以上に設定される。但し、第１及び第３半導体層はＳｉ層とする。
【０１４３】
実施の形態１で説明したように、動作波長に基づく制約により、第２半導体層１２のＧｅ組成は０.３５以下が好ましい。したがって、本実施の形態では、第２半導体層１２のＧｅ組成は０.１７以上０.３５以下に設定される。
【０１４４】
尚、第２半導体層１２のＧｅ組成を大きくすることで、光閉じ込め係数ΓＳｉＧｅも大きくなる。このΓＳｉＧｅの増加も、コア１９における等価屈折率の変化量絶対値の増加に寄与している。
【０１４５】
（２）第３半導体層の厚さ
図１９は、Ｓｉ／ＳｉＧｅ位相シフタ部２の消費電力と規格化されたコア１９の等価屈折率（以下、規格化等価屈折率と呼ぶ）の変化量絶対値（−Δｎｅｑ／ｎｅｑ）の関係を示す図である。横軸は消費電力である。縦軸は、規格化等価屈折率の変化量絶対値である。
【０１４６】
図１９には、第３半導体層１３の厚さＨ（図２参照）が異なる複数のコア１９に対する規格等価屈折率の変化量絶対値が示されている。但し、コア１９のサイズ（厚さおよび幅）は一定である。シミュレーションモデルの構造は、第３半導体層１３の厚さＨ以外は、図１７及び１９のＳｉ/ＳｉＧｅ位相シフタ部のモデルと同じである。
【０１４７】
図１９に示すように、第３半導体層の厚さＨが３０〜１００ｎｍの範囲内にある場合、規格化等価屈折率の変化量絶対値は、Ｈが０ｎｍの場合の規格化等価屈折率の変化量絶対値より１０％程度大きくなる。
【０１４８】
この変化量絶対値の増加率は、図１９に示すように、第３半導体層１３の厚さＨが１０〜１００ｎｍの間で変化してもあまり変わらない。これは、第３半導体層１３の厚さＨの増加による第２半導体層１２の等価屈折率変化量ΔｎＳｉＧｅが、光閉じ込め係数ΓＳｉＧｅの減少により相殺されるためである。
【０１４９】
図１９に示す、０ｎｍ以外の第３半導体層１３の厚さ（Ｈ＝１０〜１００ｎｍ）は、第２半導体層１２の厚さと第３半導体層１３の厚さの和（２００ｎｍ）に対して、１５〜５０％の範囲内にある。この範囲内であれば、図１９に示すように、規格化等価屈折率の変化量絶対値は１０％程度増加する。したがって、第３半導体１３の厚さは、第２半導体層１２と第３半導体層１３を有する凸部２１の厚さの１５〜５０％が好ましい。この範囲を外れると、等価屈折率の変化量絶対値は除々に減少する。
【０１５０】
凸部２１全体の厚さとしては、基本モードの光が伝搬しやすい１００ｎｍ〜３００ｎｍが好ましく、１５０〜２５０ｎｍが更に好ましい。
【０１５１】
ところで、第２半導体層１２の上面ではなく、第１半導体層１０と第２半導体層１２の間に第３半導体層１３を設けることも考えられる。しかし、このような構造は、第２半導体層１２の光閉じ込め係数ΓＳｉＧｅが小さくなるので好ましくない。
【０１５２】
本実施の形態では、位相シフタ部２が有する第２半導体層１２のバンドギャップおよび厚さとして好ましい範囲を説明した。しかし、ゲート光スイッチの第２半導体層のバンドギャップとしても、同じ範囲が好ましい。
【０１５３】
（実施の形態４）
本実施の形態の半導体光素子は、実施の形態１と同様、ＭＺ光スイッチである。したがって、実施の形態１と共通する部分の説明は省略する。
【０１５４】
（１）構造および特性
図２０は、本実施の形態のＭＺ光スイッチの位相シフタ部２ｅの断面図である。図２０に示すように、本実施の形態の位相シフタ部２ｅは、実施の形態１の位相シフタ部２と略同じ構造を有している。但し、第３半導体層１３ａが、第２半導体１２の側面を覆っている。このため、第２半導体層１２のキャリア密度が実施の形態１より高くなり、その結果ＭＺ光スイッチの消費電力が実施の形態１のＭＺ光スイッチより小さくなる。
【０１５５】
図２１は、位相シフタ部２ｅの消費電力密度と第２半導体層１２のキャリア密度の関係を示す図である。横軸は、消費電力密度（＝電流×電圧/素子長）である。縦軸は、第２半導体層１２のキャリア密度（＝電子密度＋ホール密度）である。図２１のキャリア密度は、図６のキャリア密度と同様、シミュレーションにより求められる。
【０１５６】
シミュレーションに用いたモデルは、図６のモデルと略同じである。但し、第２半導体層１２の幅は、４００ｎｍである。第３半導体層１３を含むコア部１９ｂの幅は、実施の形態１のコア１９の幅（４８０ｎｍ）と同じである。したがって、第２半導体層１２の側面を覆う第３半導体層１３の厚さは、４０ｎｍである。少数キャリアのライフタイムは、実施の形態１より長い２ｎｓである。この値（２ｎｓ）は、キャリア・ライフタイムの実測値に基づいている。
【０１５７】
図２１の第１曲線８６および第２曲線８８は、それぞれ第２半導体層１２がＳｉ０．７Ｇｅ０．３層およびＳｉ０．９Ｇｅ０．１層である場合の関係である。第３曲線９０は、ホモ接合型位相シフタ部における消費電力密度とコアのキャリア密度の関係である。ホモ接合型位相シフタ部の構造パラメータ（コアの寸法、ｎ型及びｐ型領域の不純物濃度等）は、位相シフタ部２ｅと同じである。
【０１５８】
図２１に示すように、位相シフタ部２ｅのキャリア密度８６,８８は、ホモ接合型位相シフタ部のキャリア密度９０より大幅に高い。
【０１５９】
例えば、第２半導体層１２がＳｉ０．７Ｇｅ０．３層である場合、位相シフタ部２ｅのキャリア密度は、消費電流密度が４０ｍＷ/ｍｍの時、ホモ接合型位相シフタ部のキャリア密度の約９倍になる。
【０１６０】
上述したように、実施の形態１によるキャリア密度の増加率は５倍程度である。このように本実施の形態によれば、実施の形態１より第２半導体層１２のキャリア密度が増加する。これは、第３半導体層１３の分、第２半導体層１２の幅Ｗ２がコア１９の幅Ｗ１より狭くなるためである。尚、ホモ接合型位相シフタ部のキャリア密度（第３曲線９０）は、図６のホモ接合型位相シフタ部のキャリア密度（第３曲線３４）と僅かに異なっている。この相違は、シミュレーションに用いた少数キャリア・ライフタイムの違いに起因する。以下の説明においても、同じである。
【０１６１】
図２２は、位相シフタ部２ｅの長さＬと、ＭＺ光スイッチの出力光を消灯（ＯＦＦ）させる消費電力の関係を示す図である。横軸は、位相シフタ部２ｅの長さＬである。縦軸は、出力光を消灯させる消費電力である。シミュレーションに用いたモデルは、図２１のモデルと同じである。
【０１６２】
図２２の第１曲線９２および第２曲線９４は、それぞれ第２半導体層１２がＳｉ０．７Ｇｅ０．３層およびＳｉ０．９Ｇｅ０．１層である場合の関係である。一方、第３曲線９６は、ホモ接合型ＭＺ光スイッチの第１位相シフタ部の長さＬと、出力光が消灯する消費電力の関係である。
【０１６３】
図２２に示すように、位相シフタ部２ｅの長さＬが同じ場合、本実施の形態のＭＺ光スイッチの消費電力９２,９４は、ホモ接合型ＭＺ光スイッチの消費電力９６より大幅に小さくなる。例えば、位相シフタ部２ｅの長さが０．１ｍｍの場合、ホモ接合型ＭＺ光スイッチの消費電力９６は６.８ｍＷであるが、第２半導体層１２がＳｉ０．７Ｇｅ０．３層であるＭＺ光スイッチの消費電力９２は０．８ｍＷである。すなわち、本実施の形態のＭＺ光スイッチによれば、消費電力は８８％減少する。第２半導体層１２がＳｉ０．９Ｇｅ０．１層であるＭＺ光スイッチの消費電力も、ホモ接合を有するMZ光スイッチより小さくなる。
【０１６４】
同じ条件で比較した場合、実施の形態１のＭＺ光スイッチの消費電力の減少幅は８５％である。この減少率は、本実施の形態の減少率８８％には及ばない。すなわち、本実施の形態によれば、実施の形態１よりＭＺ光スイッチの消費電力が小さくなる。或いは、消費電力を変えずに、ＭＺ光スイッチの素子長を短くすることができる。
【０１６５】
図２３は、位相シフタ部２ｅの消費電力とそのコアの規格化等価屈折率の変化量絶対値（−Δｎｅｑ／ｎｅｑ）の関係を示す図である。横軸は消費電力である。縦軸は、規格化等価屈折率の変化量絶対値である。
【０１６６】
図２３の第１曲線９８は、本実施の形態の位相シフタ部２ｅの規格化等価屈折率の変化量絶対値である。第２曲線１００は、実施の形態３で説明したＳｉ／ＳｉＧｅ位相シフタ部の規格化等価屈折率の変化量絶対値である。第３曲線１０２は、実施の形態３で説明したＳｉＧｅ位相シフタ部の規格化等価屈折率の変化量絶対値である。
【０１６７】
Ｓｉ／ＳｉＧｅ位相シフタ部およびＳｉＧｅ位相シフタ部のモデルは、実施の形態３のモデルと同じである（すなわち、コアのサイズ等は、位相シフタ部２ｅと同じである。）。但し、少数キャリアライフは、位相シフタ部２ｅと同じ２ｎｓである。
【０１６８】
図２３に示すように、消費電力４０ｍＷ／ｍｍの近傍における位相シフタ部２ｅの規格化等価屈折率の変化量絶対値９８は、Ｓｉ／ＳｉＧｅ位相シフタ部およびＳｉＧｅ位相シフタ部の規格化等価屈折率の変化量絶対値より約１５％大きい。
【０１６９】
したがって、位相シフタ部２ｅの消費電力は、Ｓｉ／ＳｉＧｅ位相シフタ部およびＳｉＧｅ位相シフタ部の消費電力より小さくなる。これは、第３半導体層１３の分第２半導体層１２の幅Ｗ２が狭くなり、第２半導体層１２のキャリア濃度が高くなるためである。
【０１７０】
尚、第２半導体層１２のＧｅ組成として好ましい範囲は、実施の形態３と同様、０.１７以上０.３５以下である。また、第２半導体層１２は、実施の形態１と同様、第１半導体層１０のｉ型領域に形成された溝に設けられてよい。
【０１７１】
（２）製造方法
図２４は、本実施の形態のＭＺ光スイッチの製造方法を説明する工程断面図である。まず図２４（ａ）に示すように、ＳＯＩ基板５８の表面に、ＳｉＧｅ層（第２半導体層１２）とこのＳｉＧｅ層１２の上面を覆うＳｉ層１０４とを有するストライプ状の凸部１０６を形成する。凸部１０６の形成手順は、図１１（ａ）乃至図１２（ｂ）を参照して説明した実施の形態１の手順と同じである。
【０１７２】
次に、ＳＯＩ基板５８の表面にＳｉ層１０８を成長する。この時、Ｓｉ層１０８は、凸部１０６の上面、凸部１０６の側面、およびＳＩＯ基板５８の表面に成長する（図２４（ｂ）参照）。
【０１７３】
Ｓｉ層１０８のうちの凸部１０６の上面および側面に成長した部分は、ＳｉＧｅ層１２の上面を覆うＳｉ層１０４と一体化して、ＳｉＧｅ層１２の周囲を覆う第３半導体層１３になる。一方、Ｓｉ層１０８のうちのＳＩＯ基板５８の表面に成長した部分は、ＳＩＯ基板のＳｉ層６０と一体化して第１半導体層１０になる。
【０１７４】
その後、図１２（ｃ）乃至図１３（ｃ）を参照して説明した手順と略同じ工程にしたがって、ＭＺ光スイッチを形成する。
【０１７５】
図２５は、本実施の形態のＭＺ光スイッチの変形例を説明する断面図である。図２５に示すように、実施の形態１と同様、第２半導体層１２と第３半導体層１３ａを有する凸部１０８の両側（すなわち、第２半導体層１２の両側）の第１半導体層１０が、第２半導体層１２に接する領域より薄くなっている。
【０１７６】
（実施の形態５）
本実施の形態の半導体光素子は、実施の形態２と同様、ゲート光スイッチである。したがって、実施の形態２と共通する部分の説明は省略する。
【０１７７】
（１）構造および特性
本実施の形態のゲート光スイッチの構造は、素子長が長いこと以外は実施の形態４の位相シフタ部２ｅの構造と略同じである。実施の形態４の位相シフタ部２ｅの素子長は、例えば０.１ｍｍである。一方、本実施の形態のゲート光スイッチの素子長は、例えば１ｍｍである。本実施の形態のゲート光スイッチの平面図および断面図は、それぞれ図１および図２０と略同じである。
【０１７８】
図２６は、本実施の形態のゲート光スイッチの消費電力密度とコア１９の損失係数αの関係を示す図である。横軸は消費電力密度である。縦軸は、コアの損失係数である。シミュレーションに用いたモデルは、図２１のシミュレーションに用いたモデルと同じである。
【０１７９】
図２６には、第２半導体層１２のＧｅ組成が０．３のゲート光スイッチの損失係数（第１曲線１１２）および第２半導体層１２のＧｅ組成が０．１のゲート光スイッチの損失係数（第２曲線１１４）が示されている。また、図２６には、シリコンコアを用いるホモ接合型ゲート光スイッチの損失係数（第３曲線１１６）も示されている。
【０１８０】
図２６に示すように、本実施の形態のゲート光スイッチによれば、ホモ接合型ゲート光スイッチより、消費電力が大幅に減少する。例えば損失係数αが13ｃｍ−１になる消費電力は、ホモ接合型ゲート光スイッチでは60ｍＷである（第３曲線１１６参照）。一方、本実施の形態のゲート光スイッチで損失係数αが13ｃｍ−１になる消費電力は、第２半導体層１２のＧｅ組成が０.３の場合、4ｍＷ程度である。
【０１８１】
すなわち、本実施の形態のゲート光スイッチによれば、消費電力１１２が、ホモ接合型ゲート光スイッチの消費電力１１６より93％程度低くなる。この消費電力の減少率は、実施の形態２の消費電力の減少率より大きい。
【０１８２】
（実施の形態６）
本実施の形態の半導体光素子は、実施の形態１と同様、ＭＺ光スイッチである。したがって、実施の形態１と共通する部分の説明は省略する。
【０１８３】
図２７は、本実施の形態のＭＺ光スイッチの位相シフタ部２ｆの断面図である。位相シフタ部２ｆは、実施の形態１の位相シフタ部２と同様に、第１クラッド層（例えば、ＳＯＩ基板５８のＳｉＯ２層）４と、第２クラッド層（例えば、ＳｉＯ２層）６を有している。更に、位相シフタ部２ｆは、第１クラッド層４と第２クラッド層６に挟まれた光導波層８ａを有している。
【０１８４】
光導波層８ａは、図２７に示すように、第１半導体層（例えば、単結晶シリコン層）１０ａと、第１半導体層１０ａ上に設けられ一方向に延在するｉ型の第２半導体層（例えば、単結晶ＳｉＧｅ層）１２を有している。光導波層８ａは、更に、第２半導体層１２の上面（第１半導体層１０ａ側の面に対向する面１５）を覆う第３半導体層１３（例えば、単結晶Ｓｉ層）を有している。第３半導体層１３は、実施の形態４と同様、第２半導体層１２の側面を覆ってもよい。
【０１８５】
第１半導体層１０ａは、ｎ型領域１４ａと、ｎ型領域１４ａに接しｎ型領域１４ａとの境界１１０が一方向に延在するｐ型領域１６ａを有している。ｎ型領域１４ａとｐ型領域１６ａは、ｐｎ接合を形成している。
【０１８６】
図２８は、光導波層８ａの平面図である。第２半導体層１２は、図２８に示すように境界１１０上に設けられ、第１半導体層１０ａおよび第３半導体層１３より狭いバンドギャップを有している。
【０１８７】
図２９は、図２７のXXX線に沿ったバンド図である。図３０は、図２７のXXXI線に沿ったバンド図である。図２９および図３０には、ｐ型領域１６ａとｎ型領域１４ａの間のｐｎ接合に順方向電圧が印加された状態が示されている。
【０１８８】
このｐｎ接合に順方向電圧が印加されると、図２９に示すように、ｎ型領域１４ａにホール２８が供給され、第２半導体層１２に拡散する。第２半導体層１２に拡散したホール２８ａはΔＥｖにより、第２半導体層１２に蓄積される。このため、第２半導体層１２のホール密度は高くなる。
【０１８９】
更に、ｐ型領域１６ａとｎ型領域１４ａの間のｐｎ接合に順方向電圧が印加されると、図３０に示すように示すように、ｐ型領域１６ａに電子２６が供給される。この電子２６は第２半導体層１２に拡散し、ΔＥｃにより第２半導体層１２に蓄積される。このため、第２半導体層１２の電子密度は高くなる。
【０１９０】
このように、本実施の形態の位相シフタ部２ｆによれば、第２半導体層１２のキャリア密度が高くなる。その結果、ＭＺ光スイッチを消灯させる消費電力が小さくなる。或いは、消費電力を変えない場合には、ＭＺ光スイッチの素子長が短くなる。
【０１９１】
尚、本実施の形態の位相シフタ部２ｆでは、第２半導体層１２がｎ型領域１４ａおよびｐ型領域１６ａの上に設けられるので、これらの領域に元々存在するキャリアによって伝搬光は、ある程度減衰させられる。従って、位相シフタ部２ｆは、このような減衰が問題にならない用途に用いることが好ましい。
【０１９２】
以上の実施の形態では、第１半導体層１０および第３半導体層１３は単結晶Ｓｉ層である。しかし、第１半導体層１０および第３半導体層１３は、他の半導体層、例えば、単結晶ＧａＡｓ層や単結晶ＩｎＰ層であってもよい。同様に、第２半導体層１２は、単結晶ＳｉＧｅ層以外の半導体層、例えば単結晶ＩｎＧａＡｓや単結晶ＩｎＧａＡｓＰ層であってもよい。
【０１９３】
また、以上の実施の形態では、第１半導体層１０は、ＳＯＩ基板のシリコン層である。しかし、第１半導体層１０は、他の半導体層、例えば石英基板の表面に設けられたシリコン層であってもよい。
【０１９４】
また、以上の実施の形態では、第１のクラッド層４および第２のクラッド層６は、ＳｉＯ２である。しかし、第１のクラッド層４および第２のクラッド層６は、他の絶縁体層、例えば酸化窒化シリコン層（ＳｉＮＯ層）や窒化シリコン層（ＳｉＮ層）であってもよい。
【０１９５】
また、以上の実施の形態では、ＳＯＩ基板には、光学部材だけが設けられている。しかし、ＳＯＩ基板には、電子回路（例えば、光スイッチの駆動回路等）が設けられてもよい。
【符号の説明】
【０１９６】
２・・・位相シフタ部
４・・・第１クラッド層
６・・・第２クラッド層
８・・・光導波層
１０・・・第１半導体層
１２・・・第２半導体層
１３・・・第３半導体層
１４・・・ｎ型領域
１６・・・ｐ型領域
１８・・・ｉ型領域
１９・・・コア（リブ部）
３６・・・ＭＺ光スイッチ
７２・・・溝
【特許請求の範囲】
【請求項１】
第１クラッド層と、第２クラッド層と、前記第１クラッド層と前記第２クラッド層に挟まれた光導波層とを有し、
前記光導波層は、第１半導体層と、前記第１半導体層上に設けられ一方向に延在する第２半導体層と、前記第２半導体層の上面を覆う第３半導体層とを有し、
前記第１半導体層は、前記第２半導体層の片側に設けられたｎ型領域と、前記第２半導体層の反対側に設けられたｐ型領域と、前記ｎ型領域と前記ｐ型領域の間に設けられたｉ型領域とを有し、
前記第２半導体層は、前記第１半導体層および第３半導体層より狭いバンドギャップを有する
半導体光素子。
【請求項２】
請求項１に記載の半導体光素子において、
前記第３半導体層は、更に前記第２半導体層の側面を覆うことを
特徴とする半導体装置。
【請求項３】
請求項１または２に記載の半導体光素子において、
前記第２半導体層のバンドギャップは、
前記第２半導体層、前記第３半導体層、および前記第２半導体層の下側の前記第１半導体層を有する三層リブ部へのキャリア注入による当該リブ部の等価屈折率の変化量の絶対値が、前記第２の半導体層と前記第２半導体層の下側の前記第１半導体層とを有し前記三層リブ部と同じサイズを有する二層リブ部へのキャリア注入による当該二層リブ部の等価屈折率の変化量の絶対値より大きくなるように設定されていることを
特徴とする半導体光素子。
【請求項４】
請求項１乃至３のいずれか１項に記載の半導体光素子において、
更に、前記ｉ型領域に設けられた溝を有し、
前記第２半導体層は、前記溝に設けられ、少なくてもその側面の一部が前記ｉ型領域に接していることを
特徴とする半導体光素子。
【請求項５】
請求項１乃至４のいずれか１項に記載の半導体光素子において、
前記第１半導体層は、前記第２半導体層の両側で前記第２半導体層に接する領域より薄くなっていることを
特徴とする半導体光素子。
【請求項６】
請求項１乃至５のいずれか１項に記載の半導体光素子において、
前記第１半導体層および前記第３半導体層は、単結晶シリコン層であり
前記第２半導体層は、単結晶シリコンゲルマニウム層であることを
特徴とする半導体光素子。
【請求項７】
請求項６に記載の半導体光素子において、
前記第２半導体層のゲルマニウムの組成比が、０より大きく０.３５以下であることを
特徴とする半導体光素子。
【請求項８】
請求項６または７に記載の半導体光素子において、
前記第１半導体層、第２半導体層、および第３半導体層は、（１１０）面方位を有することを
特徴とする半導体光素子。
【請求項９】
第１クラッド層と、第２クラッド層と、前記第１クラッド層と前記第２クラッド層に挟まれた光導波層とを有し、
前記光導波層は、第１半導体層と、前記第１半導体層上に設けられ一方向に延在する第２半導体層と、前記第２半導体層の上面を覆う第３半導体層とを有し、
前記第１半導体層は、ｎ型領域と、前記ｎ型領域に接し前記ｎ型領域との境界が前記一方向に延在するｐ型領域を有し、
前記第２半導体層は、前記境界上に設けられ、前記第１半導体層および前記第３半導体層より狭いバンドギャップを有する
半導体光素子。
【請求項１０】
請求項９に記載の半導体光素子において、
前記第１半導体層および前記第３半導体層は、単結晶シリコン層であり
前記第２半導体層は、単結晶シリコンゲルマニウム層であることを
特徴とする半導体光素子。
【請求項１１】
請求項９に記載の半導体光素子において、
前記第１半導体層、第２半導体層および第３半導体層は、（１１０）面方位
を有することを
特徴とする半導体光素子。
【請求項１】
第１クラッド層と、第２クラッド層と、前記第１クラッド層と前記第２クラッド層に挟まれた光導波層とを有し、
前記光導波層は、第１半導体層と、前記第１半導体層上に設けられ一方向に延在する第２半導体層と、前記第２半導体層の上面を覆う第３半導体層とを有し、
前記第１半導体層は、前記第２半導体層の片側に設けられたｎ型領域と、前記第２半導体層の反対側に設けられたｐ型領域と、前記ｎ型領域と前記ｐ型領域の間に設けられたｉ型領域とを有し、
前記第２半導体層は、前記第１半導体層および第３半導体層より狭いバンドギャップを有する
半導体光素子。
【請求項２】
請求項１に記載の半導体光素子において、
前記第３半導体層は、更に前記第２半導体層の側面を覆うことを
特徴とする半導体装置。
【請求項３】
請求項１または２に記載の半導体光素子において、
前記第２半導体層のバンドギャップは、
前記第２半導体層、前記第３半導体層、および前記第２半導体層の下側の前記第１半導体層を有する三層リブ部へのキャリア注入による当該リブ部の等価屈折率の変化量の絶対値が、前記第２の半導体層と前記第２半導体層の下側の前記第１半導体層とを有し前記三層リブ部と同じサイズを有する二層リブ部へのキャリア注入による当該二層リブ部の等価屈折率の変化量の絶対値より大きくなるように設定されていることを
特徴とする半導体光素子。
【請求項４】
請求項１乃至３のいずれか１項に記載の半導体光素子において、
更に、前記ｉ型領域に設けられた溝を有し、
前記第２半導体層は、前記溝に設けられ、少なくてもその側面の一部が前記ｉ型領域に接していることを
特徴とする半導体光素子。
【請求項５】
請求項１乃至４のいずれか１項に記載の半導体光素子において、
前記第１半導体層は、前記第２半導体層の両側で前記第２半導体層に接する領域より薄くなっていることを
特徴とする半導体光素子。
【請求項６】
請求項１乃至５のいずれか１項に記載の半導体光素子において、
前記第１半導体層および前記第３半導体層は、単結晶シリコン層であり
前記第２半導体層は、単結晶シリコンゲルマニウム層であることを
特徴とする半導体光素子。
【請求項７】
請求項６に記載の半導体光素子において、
前記第２半導体層のゲルマニウムの組成比が、０より大きく０.３５以下であることを
特徴とする半導体光素子。
【請求項８】
請求項６または７に記載の半導体光素子において、
前記第１半導体層、第２半導体層、および第３半導体層は、（１１０）面方位を有することを
特徴とする半導体光素子。
【請求項９】
第１クラッド層と、第２クラッド層と、前記第１クラッド層と前記第２クラッド層に挟まれた光導波層とを有し、
前記光導波層は、第１半導体層と、前記第１半導体層上に設けられ一方向に延在する第２半導体層と、前記第２半導体層の上面を覆う第３半導体層とを有し、
前記第１半導体層は、ｎ型領域と、前記ｎ型領域に接し前記ｎ型領域との境界が前記一方向に延在するｐ型領域を有し、
前記第２半導体層は、前記境界上に設けられ、前記第１半導体層および前記第３半導体層より狭いバンドギャップを有する
半導体光素子。
【請求項１０】
請求項９に記載の半導体光素子において、
前記第１半導体層および前記第３半導体層は、単結晶シリコン層であり
前記第２半導体層は、単結晶シリコンゲルマニウム層であることを
特徴とする半導体光素子。
【請求項１１】
請求項９に記載の半導体光素子において、
前記第１半導体層、第２半導体層および第３半導体層は、（１１０）面方位
を有することを
特徴とする半導体光素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【公開番号】特開２０１３−１０９１７０（Ｐ２０１３−１０９１７０Ａ）
【公開日】平成２５年６月６日（２０１３．６．６）
【国際特許分類】
【出願番号】特願２０１１−２５４４４５（Ｐ２０１１−２５４４４５）
【出願日】平成２３年１１月２１日（２０１１．１１．２１）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２５年６月６日（２０１３．６．６）
【国際特許分類】
【出願日】平成２３年１１月２１日（２０１１．１１．２１）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]