半導体基板、電子デバイス及びその製造方法
【課題】シリコン基板、半導体回路素子または絶縁層にクラックが発生することのない高信頼度のTSVを有する半導体基板、電子デバイス及びその製造方法を提供する。
【解決手段】貫通電極を囲む環状の溝に形成された絶縁層3は、シリカ微粒子311と、シリカ微粒子311−311間に生じる隙間に浸透してこれを埋めるナノ結晶またはナノアモルファスのシリカ320とからなるナノコンポジット構造である。
【解決手段】貫通電極を囲む環状の溝に形成された絶縁層3は、シリカ微粒子311と、シリカ微粒子311−311間に生じる隙間に浸透してこれを埋めるナノ結晶またはナノアモルファスのシリカ320とからなるナノコンポジット構造である。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体基板、電子デバイス及びその製造方法に関する。
【背景技術】
【0002】
近年、回路基板に多数の貫通電極を設けておき、この回路基板を積層するTSV(Through-Silicon-Via)技術が提案されている。TSV技術を使えば、大量の機能を小さな占有面積の中に詰め込めるようになるし、また、素子同士の重要な電気経路が劇的に短く出来るために、処理の高速化が導かれる。
【0003】
TSV技術の適用した場合、貫通電極をシリコン基板から電気絶縁しなければならない。電気絶縁の手段として、特許文献1は、シリコン基板を貫通する貫通電極を取り囲むように、シリコン基板を貫通するリング状の分離溝を設け、分離溝の底面及び側面上に直接シリコン膜を形成し、次に分離溝内に残された隙間を埋めるように、シリコン膜上に絶縁膜を形成し、分離溝の内周側面及び外周側面とそれぞれ接するシリコン膜の表面を熱酸化して、シリコン熱酸化膜とする技術を開示している。
【0004】
しかし、分離溝の底面及び側面上に直接、シリコン膜を形成する工程、シリコン膜形成後に、分離溝内に残された隙間を埋めるようにシリコン膜上に絶縁膜を形成する工程、更に、シリコン膜の表面を熱酸化する工程が必要であり、工程が複雑で、長くならざるを得ない。従来の平面的配置技術をTSV技術によって置き換える際に、工業的量産上、重要視されるのは、コスト・パフォーマンスであり、上述した先行技術では、この要請に充分には応えることができない。
【0005】
しかも、貫通電極とシリコン基板とをシリコン熱酸化膜によって電気絶縁する構造であるから、十分に厚い絶縁膜を形成することが困難であり、貫通電極に対する静電容量を低減することが困難であり、信号伝送特性の改善及び消費電力の低減に限界を生じる。
【0006】
更に、十分に厚い絶縁膜を形成することが困難であるので、貫通電極近傍に発生する応力を絶縁膜によって緩和するといった作用を殆ど期待することができない。このため、半導体回路素子を、貫通電極から話して配置せざるを得ず、面積効率が低下する。
【0007】
次に、特許文献2は、MOSトランジスタやバイポーラトランジスタ等のためのトレンチ分離溝を形成する技術の詳細を開示している。その開示内容は、おおよそ、次のとおりである。
【0008】
(a)シリカ微粒子等でなる絶縁粒子を、有機溶剤などの分散媒中に分散させた懸濁液を、シリコン基板のトレンチが形成された面に、スピンコートによって塗布し、その後、この塗膜から分散媒を除去することにより、トレンチを絶縁粒子で埋め込む。絶縁粒子は、互いに結合しておらず、トレンチの側壁及び底面とも結合していない。そこで、この後、トレンチの上部をリフロー性誘電体層によって閉じ、絶縁粒子がトレンチから放出されるのを防止する。
【0009】
(b)上記(a)と同じ手法で、絶縁粒子をトレンチに埋め込んだ後、絶縁粒子同士を、絶縁バインダによって結合させ、絶縁粒子と絶縁バインダとにより、網目構造を形成した粒状絶縁層を開示している。絶縁バインダの材料としては、シラノールを有機溶剤に溶解させてなる無機SOG及び有機SOGを使用する旨記載されている。無機SOG及び有機SOGに使用するシラノールにおいて、Si原子に結合している−OH基及び−O−基の一部を−H基に置換してもよいこと、有機SOGに使用するシラノールにおいて、−CH3基は−C2H5基などの他のアルキル基に置換してもよいこと、さらに、有機SOGに使用するシラノールにおいて、Si原子に結合している−OH基及び−O−基の一部を、−CH3基や−C2H5基などのアルキル基に置換してもよいこと、等が記載されている。
【0010】
(c)バインダは含有していない第1粒状絶縁層と、バインダを含有する第2粒状絶縁層とによって、絶縁層を形成する。バインダを含んでいない第1粒状絶縁層の上面は、絶縁バインダを含有した第2粒状絶縁層で被覆されている。
【0011】
(d)絶縁層を構成する粒状絶縁層が、均一混合された第1絶縁粒子及び第2絶縁粒子と、それらを架橋する絶縁バインダとを含んでいる。
【0012】
しかし、特許文献2では、シリカ微粒子等でなる絶縁粒子は、互いに結合しておらず、トレンチの側壁及び底面とも結合していないから、リフロー誘電体層でトレンチ上部を閉じたり(上記a)、バインダを用いて絶縁粒子を結合する(上記b〜d)等の手法を採らなければならず、絶縁構造及び工程の複雑化を招く。
【0013】
しかも、上述の手法(a)の場合には、シリコン基板に対して、密着強度の高い絶縁層を形成することができない。手法(b)の場合には、絶縁粒子と絶縁バインダとにより、網目構造を形成した粒状絶縁層となるので、やはり、シリコン基板に対する絶縁層の密着強度が十分でない。また、有機SOG等のバインダを用いた場合は、絶縁層は炭素を含むことになるから、高絶縁抵抗の要求される絶縁層としては、本来好ましいものではない。手法(c)、(d)は、第1絶縁粒子及び第2絶縁粒子を含んでいるので、やはり、密着強度に問題を残す。
【0014】
更に、貫通電極等を構成する縦導体を絶縁する場合、絶縁層自体に縦導体を埋め込む場合もあり、特許文献2に記載された技術では、このような絶縁構造に対応することができない。
【先行技術文献】
【特許文献】
【0015】
【特許文献1】特開2008−251964号公報
【特許文献2】特開2004−31923号公報
【発明の開示】
【発明が解決しようとする課題】
【0016】
本発明の課題は、半導体基板に対する密着強度の高い絶縁層を有する高信頼度の半導体基板、電子デバイス及びその製造方法を提供することである。
【0017】
本発明のもう一つの課題は、シリコン基板、半導体回路素子または絶縁層にクラック等の欠陥が発生することのない高信頼度の半導体基板、電子デバイス及びその製造方法を提供することである。
【0018】
本発明の更にもう一つの課題は、コストの安価な絶縁構造を有する半導体基板、電子デバイス及びその製造方法を提供することである。
【0019】
本発明の更にもう一つの課題は、十分に厚い絶縁膜を有し、縦導体と基板との間の静電容量が低く、信号伝送特性の改善及び消費電力の低減に寄与し得る絶縁構造を有する半導体基板、電子デバイス及びその製造方法を提供することである。
【0020】
本発明の更にもう一つの課題は、貫通電極近傍に発生する応力を緩和し、半導体回路素子形成の面積効率を向上させた半導体基板、電子デバイス及びその製造方法を提供することである。
【課題を解決するための手段】
【0021】
上述した課題を解決するため、本発明に係る半導体基板は、縦導体と、絶縁層とを含む。前記縦導体は、ナノコンポジット結晶構造の金属/合金成分を含み、前記半導体基板の厚み方向に設けられた縦孔内に充填されている。前記絶縁層は、前記縦導体の周りに環状に形成されており、nmサイズのシリカ微粒子と、前記シリカ微粒子の間の隙間を埋め、前記シリカ微粒子とともに、ナノコンポジット構造を構成するナノ結晶またはナノアモルファスのシリカとを含む。
【0022】
本発明において、「nmサイズ」及び「ナノ」とは、1μm以下の範囲をいう。また、絶縁層に含まれるナノコンポジット構造は、少なくとも2種の組成分が一体となって複合体を構成し、それらの組成分が、nmサイズの微粒子、または、ナノ結晶もしくはナノアモルファスの相となっているものをいう。
【0023】
上述したように、本発明に係る半導体基板では、縦導体は、ナノコンポジット結晶構造の金属/合金成分を含み、半導体基板の厚み方向に設けられた縦孔内に充填されている。縦孔は、周囲が壁面によって閉じられているから、その内部に充填されている縦導体に発生する応力が、そのまま縦孔の内壁面にストレスとして加わり、内壁面に亀裂や、クラックが発生することが懸念される。本発明では、縦導体は、ナノコンポジット結晶構造の金属/合金成分を有するので、応力が小さくなる。しかも、ナノコンポジット結晶構造には、柱状ヒートシンクの等軸晶化を促進する働きがあるため、より応力低減効果を奏することができる。このため縦導体から縦孔の内壁面に加わるストレスが緩和され、内壁面に亀裂やクラックが発生するのを回避することができる。
【0024】
また、本発明においては、前記縦導体の周りに環状に絶縁層が形成されているから、縦導体に流れる電流が半導体基板に漏洩するのを、絶縁層によって遮断することができる。
【0025】
絶縁層は、nmサイズのシリカ微粒子と、シリカ微粒子間を隙間なく埋め、シリカ微粒子とともに、ナノコンポジット構造を構成するナノ結晶またはナノアモルファスのシリカとを含むから、クラックや、空洞等の欠陥のない高信頼度の絶縁層が得られる。
【0026】
本発明において、絶縁層は、シリカ微粒子間に液体シリカまたは液体Si化合物を浸透させて得られたもので、ナノ結晶領域とナノアモルファス領域とを含むナノコンポジット構造となる。そのため、ナノコンポジット構造の特有の作用として、応力が小さくなるから、半導体回路素子と絶縁層との間の間隔を詰め、半導体回路素子形成の面積効率を向上させることができる。
【0027】
絶縁層は、縦導体の周りに環状に形成されているから、縦導体に発生する応力が、絶縁層に対するストレスとなり、ストレスが大きければ、絶縁層に亀裂やクラックが発生することもありえる。絶縁層に亀裂やクラックが発生すると、絶縁層の本来の役割に破綻が生じ、縦導体から半導体基板に電流漏洩が生じてしまう。この問題に対して、本発明では、縦導体は、上述したように、ナノコンポジット結晶構造の金属/合金成分を有するので、応力が小さくなる。しかも、ナノコンポジット結晶構造には、柱状ヒートシンクの等軸晶化を促進する働きがあるため、より応力低減効果を奏することができる。このため、縦導体から縦孔の内壁面、及び、絶縁層に加わるストレスが緩和され、内壁面及び絶縁層に亀裂やクラックが発生するのを回避することができる。
【0028】
本発明に係る絶縁層は、TSV技術への適用において、シリコン基板の厚み方向に延びている縦導体を、他の縦導体及びシリコン基板に形成された半導体回路素子から電気的に絶縁するために用いることができる。
【0029】
絶縁層は、シリコン基板の厚み方向に、リング状または孔状に設け、その内部に絶縁物を充填することによって形成する。こうして形成された絶縁層は、コストが安価であるし、リング状または孔の内径に見合う十分な厚みを有することとなる。このため、縦導体とシリコン基板との間の静電容量が低く、信号伝送特性の改善及び消費電力の低減に寄与し得る絶縁構造となる。
【0030】
また、絶縁層は、リング状または孔の内径に見合う大きな厚みを有することとなるから、貫通電極近傍に発生する応力を緩和し、半導体回路素子形成の面積効率を向上させることができる。
【0031】
具体的な形態として、絶縁層は、縦導体を取り囲んで前記シリコン基板に設けられた環状溝を埋めている態様、即ち、環状絶縁層の態様を採ることができる。
【0032】
環状絶縁層は、環状溝の内壁面に絶縁層を有していてもよい。この絶縁層は、好ましくは酸化層、更に好ましくは窒化層を含んでいる。酸化層及び窒化層は、単層であってもよいし、複数層であってもよい。また、酸化層及び窒化層は、環状溝の内面に成膜されたものであってもよいし、環状溝のない面に現れるシリコン基板の面を、酸化または窒化したものであってもよい。
【0033】
別の形態として、絶縁層が、シリコン基板の厚み方向に設けられた孔を埋めていて、縦導体が、この絶縁層に開けられた孔を埋めている態様を採ることもできる。孔も、環状溝の場合と同様に、その内壁面に酸化層、または窒化層を含んでいてもよる。
【0034】
本発明に係る半導体基板は、具体的にはインターポーザとしての形態をとることができる。そのほか、シリコン基板の内部に半導体素子を有する半導体ウエハ又は半導体装置の形態をとることもできる。
【0035】
更に、本発明に係る基板の複数枚を積層して、電子デバイスとして実現してもよい。
【0036】
本発明は、更に、上述した半導体基板の製造方法についても開示する。この製造方法は、絶縁層形成工程と縦導体形成工程を含む。絶縁層形成工程は、前記半導体基板に、その厚み方向に向かう孔または溝を形成し、前記孔または溝内に、揮発性有機溶媒中にシリカ微粉末を分散させた懸濁液を流し込み、次に、前記孔または溝内に、液体シリカ又は液体Si化合物を流し込んで前記シリカ微粒子の間の隙間に浸透させ、更に、熱処理によって、浸透させた前記液体シリカ又は前記液体Si化合物を、シリカへの転化を促進する工程を含む。前記熱処理工程は、前記孔または溝内の内容物を加圧しながら加熱し、その後、加圧しながら冷却する工程を含む。
【0037】
縦導体形成工程は、前記絶縁層によって囲まれた領域内に、前記半導体基板の厚み方向に向かう縦孔を形成し、前記縦孔内にナノコンポジット結晶構造の金属/合金成分を含む導体を形成する工程を含む。
【0038】
上述した製造方法によれば、本発明に係る半導体基板及び電子デバイスを、低コストで量産することができる。
【0039】
本発明に係る製造方法において、液体シリカとしては、シリカゾル等を用いることができる。液体Si化合物としては、Si−N結合を持つものを用いることができる。そのようなSi化合物の具体例は、Si−N結合を基本ユニットとする無機ポリマー、代表的には、ペルヒドロポリシラザン(PHPS)である。そのほか、一般式R3SiO-(R2SiO)n-SiR3であらわされるシロキサンや、一般式(R3Si-OH)で表わされるシラノールを用いることもできる。これらのSi化合物の有機溶媒溶液を調製し、これを孔または溝内に流し込む。
【0040】
液体Si化合物を用いた場合、Si化合物をシリカに転化させる工程では、前記シリカ微粒子の表面に残留する前記揮発性有機溶媒の水酸基を利用することができる。
【0041】
前記孔または溝内に、前記懸濁液を注入する工程は、真空チャンバ内において、減圧下で行われる。この工程により、懸濁液中の揮発性有機溶媒が殆ど蒸発するが、揮発性有機溶媒の水酸基は、シリカ微粒子の表面に残留する。この残留した水酸基を利用して、Si化合物をシリカに転化させることができる。
【0042】
前記孔または溝内に、液体シリカ又は液体Si化合物を流し込む工程も、真空チャンバ内において、減圧下で行われることが好ましい。減圧下であれば、液体シリカ又は液体Si化合物を、シリカ微粒子間に確実に浸透させることができるからである。
【0043】
前記孔または溝内に、液体シリカ又は液体Si化合物を流し込んだ後、熱処理する工程を含むことが好ましい。これによって、シリカ転化を促進するとともに、有機物を熱分解し、ガスとして排出することができる。
【0044】
更に、熱処理工程は、前記孔または溝内の内容物を加圧しながら加熱し、その後、加圧しながら冷却する工程を含むことが好ましい。この工程により、有機物熱分解を更に推し進めるとともに、絶縁層を緻密化し、半導体基板に対する密着力を高めることができる。
【発明の効果】
【0045】
上述したように、本発明によれば、次のような効果を得ることができる。
(a)半導体基板に対する密着強度の高い絶縁層を有する高信頼度の半導体基板、電子デバイス及びその製造方法を提供することができる。
(b)クラック等の欠陥のない高信頼度の半導体基板、電子デバイス及びその製造方法を提供することができる。
(c)十分に厚い絶縁膜を有し、信号伝送特性の改善及び消費電力の低減に寄与し得る絶縁構造を有する半導体基板、電子デバイス及びその製造方法を提供することができる。
(d)絶縁層に発生する応力を緩和し、半導体回路素子形成の面積効率を向上させた半導体基板、電子デバイス及びその製造方法を提供することができる。
(e)コストの安価な絶縁構造を有する半導体基板、電子デバイス及びその製造方法を提供することができる。
【0046】
本発明の他の目的、構成及び利点については、添付図面を参照し、更に詳しく説明する。但し、添付図面は、単なる例示に過ぎない。
【図面の簡単な説明】
【0047】
【図1】本発明に係る半導体基板の一部を示す断面図である。
【図2】図1に示した半導体基板の絶縁層の構造を、拡大して模式的に示す図ある。
【図3】本発明に係る半導体基板の一部を示す平面図である。
【図4】図3の4−4線断面図ある。
【図5】本発明に係るナノコンポジット結晶構造の金属/合金成分を含む複合材料を模式的に示す図である。
【図6】本発明に係るナノコンポジット結晶構造の金属/合金成分を含む複合材料を模式的に示す図である。
【図7】本発明に係るナノコンポジット結晶構造の金属/合金成分を含む複合材料を模式的に示す図である。
【図8】本発明に係るナノコンポジット結晶構造の金属/合金成分を含む複合材料を模式的に示す図である。
【図9】本発明に係る半導体基板の別の実施形態を示す平面図である。
【図10】図9の10−10線断面図である。
【図11】本発明に係る半導体基板の製造工程の全体を示す図である。
【図12】図11に示した製造工程の一部を示す図である。
【図13】図12に示した工程の後の工程を示す図である。
【図14】図13に示した工程の後の工程を示す図である。
【図15】図14に示した工程の後の工程を示す図である。
【図16】図15に示した工程の後の工程を示す図である。
【図17】図16に示した工程の後の工程を示す図である。
【図18】図17に示した工程の後の工程を示す図である。
【図19】図18に示した工程の後の工程を示す図である。
【図20】図19に示した工程の後の工程を示す図である。
【図21】本発明に係る半導体基板の別の実施形態を示す断面図である。
【図22】本発明に係る半導体基板を用いた電子デバイスの例を示す断面図である。
【発明を実施するための最良の形態】
【0048】
図1及び図2を参照すると、本発明に係る半導体基板1は、厚み方向に向かう絶縁層3を有している。図1及び図2は、絶縁層と縦導体とを有する半導体基板において、絶縁層と縦導体のうち、絶縁層3だけを取り出して示してある。絶縁層3は、半導体基板1を構成する例えばシリコン基板の厚み方向に設けられた孔または溝(以下、ビアと称する)30に充填されている。溝は直線状、曲線状又は環状等、任意の形態を採ることができる。孔の場合、その孔形は、円形状、角形状又は楕円形状等、任意の形状を採ることができる。
【0049】
絶縁層3は、nmサイズのシリカ微粒子311と、シリカ微粒子311−311間を埋め、シリカ微粒子311とともに、ナノコンポジット構造を構成するナノ結晶またはナノアモルファスのシリカ320とを含む。nmサイズ及びナノコンポジット構造の定義については、既に述べたとおりである。具体的には、絶縁層3は、シリカ微粒子311−311の間の隙間を液体シリカまたは液体Si化合物で埋めて得られたもので、ナノ結晶領域とナノアモルファス領域とを含むナノコンポジット構造となる。
【0050】
シリカ微粒子311は、粒子としての形状を持っているが、シリカ320は、シリカ微粒子311の間を埋めるという意味で、不定形である。したがって、シリカ微粒子311とシリカ320は、成分としては、殆ど同じSiO2であっても、その微視的形態が異なるので、両者の差別はつく。
【0051】
シリカ微粒子311は、nmサイズ(1μm以下)の粒径を有する。原則的には、ビア30の溝幅の1/10以下の粒径であることが好ましい。ビア30の孔径又は溝幅が、前述の10μm以下、例えば、数μmに選定された場合には、シリカ微粒子311の粒径は、1μm以下、例えば数百nm程度になる。シリカ微粒子311は、図2では、球形状として示されているが、その外形形状は任意であり、球形に限定されるものではない。また、シリカ微粒子311は、その粒径が均一である必要はなく、上述したnmサイズの領域内で、異なる粒径のものを含むことができる。シリカ微粒子311の周りを埋めるシリカ320は、腐食原因となるNaは含まない。
【0052】
上述したように、本発明に係る半導体基板1では、絶縁層3は、nmサイズのシリカ微粒子311と、シリカ微粒子311−311の間の隙間を埋め、シリカ微粒子311とともに、ナノコンポジット構造を構成するナノ結晶またはナノアモルファスのシリカ320とを含むから、クラックや、空洞等の欠陥のない高信頼度の絶縁層3が得られる。
【0053】
更に詳しく述べると、シリカ微粒子311だけによって、絶縁層3を形成した場合には、シリカ微粒子311−311間に微小空隙や空洞等が発生する危険性があり、それらが原因となって、絶縁層3にクラックが発生したり、そのクラックが半導体基板1、例えばシリコン基板にも及び、シリコン基板やその内部に形成された半導体回路素子にダメージを与える危険性がある。
【0054】
シリカ微粒子311を含まないシリカ320だけの場合、例えば、200nm以上の大きさになると、クラックが発生し、絶縁の信頼性が低下させる。
【0055】
これに対して、本発明では、絶縁層3は、シリカ微粒子311と、シリカ微粒子311の周りを埋めるナノ結晶またはナノアモルファスのシリカ320とからなるから、シリカ微粒子311−311間の微小空隙や空洞等がシリカ320によって埋められる。このため、絶縁層3にクラックが発生することがなくなり、シリコン基板及びその内部に形成された半導体回路素子に、クラック等によるダメージが残るのを回避することができる。
【0056】
また、nmサイズのシリカ微粒子311と、シリカ微粒子311の周りを、隙間なく埋めるナノ結晶またはナノアモルファスのシリカ320とからなるナノコンポジット構造は、ナノコンポジット構造の特有の作用として、応力が小さくなるから、半導体回路素子と絶縁層3との間の距離を詰め、半導体回路素子形成の面積効率を向上させることにも寄与する。
【0057】
更に、特許文献2との対比では、次のような相違点がある。
(a)本発明に係る絶縁層3は、半導体基板1に対して密着するから、特許文献2に記載された技術と異なって、トレンチの上部をリフロー性誘電体層によって閉じる必要がない。
(b)本発明に係る絶縁層3では、nmサイズのシリカ微粒子311の周りを、ナノ結晶またはナノアモルファスのシリカ320によって、隙間なく埋めるのであるから、無機SOG又は有機SOGを用いて、網目構造の絶縁層を形成する特許文献2の技術と異なる。この構造上の違いから、本発明に係る絶縁層3は、特許文献2に記載された技術と対比して、電気絶縁性に優れ、しかも半導体基板に対して高い密着強度を有することとなる。特許文献2では、網目構造によって、応力緩和を図っているのに対して、本発明では、ナノコンポジット構造によって応力緩和を図っている点でも、異なる。
(c)本発明に係る絶縁層3は、特許文献2と異なって、炭素を含まない。この構造上の違いから、本発明に係る絶縁層3は、高絶縁抵抗の絶縁層となる。
(d)本発明に係る絶縁層3は、微粒子としては、シリカ微粒子311を含むだけであるから、第1絶縁粒子及び第2絶縁粒子を含む特許文献2に記載された技術と異なる。その構造の違いから、本発明に係る絶縁層3は、特許文献2の絶縁層よりも高い密着強度を呈する。
【0058】
次に、図3及び図4を参照すると、本発明に係る半導体基板1の一例として、絶縁層3とともに、縦導体2とを有するインターポーザが図示されている。図において、図1及び図2に現れた構成部分と対応する部分については、同一の参照符号を付し、重複説明は、これを省略する。図3及び図4に示したインターポーザは、半導体基板1と、縦導体2と、絶縁層3とを含む。半導体基板1は、例えば、厚みT1のシリコン基板であり、ウエハ、又は、ウエハから切り出されたチップの形態を有する。厚みT1は、限定するものではないが、50〜700μm程度である。
【0059】
絶縁層3は、環状であって、縦導体2を取り囲んで半導体基板1に設けられた環状溝30内に設けられている。従って、半導体基板1は、絶縁層3によって、その内側のリング状部分11と、外側領域とに分離される。これにより、縦導体2が、半導体基板1及び他の縦導体2から電気的に絶縁されることになる。
【0060】
環状溝30は、CVD法、レーザ穿孔法など、公知の技術によって形成することができる。環状溝30は、半導体基板1に対して、その厚み方向に設けられ、縦導体2が設けられている縦孔20の外径D1よりも大きな第1内径D2を持っている。従って、縦孔20の内周面と、第1内径D2を持つ環状溝30の内周面との間には、径差分(D2−D1)だけ、半導体基板1が、リング状部分11として、島状に存在することになる。環状溝30は、第1内径D2から溝幅だけ離れた第2内径D3を有している。即ち、環状溝30は、溝幅(D3−D2)となっている。限定するものではないが、環状溝30の溝幅は、10μm以下、例えば、数μmである。
【0061】
絶縁層3については、図1及び図2を参照して既に説明したとおりであるが、絶縁領域に、更に、絶縁層31、32を含んでいてもよい。絶縁層31、32は、好ましくは酸化層、更に好ましくは窒化層を含んでいる。酸化層及び窒化層は、単層であってもよいし、複数層であってもよいし、或いはこれらの組み合わせであってもよい。さらに、酸化層、窒化層は、環状溝30の内面に成膜されたものであってもよいし、環状溝30の内面に現れる半導体基板1の面を、酸化または窒化したものであってもよい。このような絶縁構造によれば、半導体基板1に対する絶縁層3の悪影響を、絶縁層31、32によって遮断し得る。
【0062】
実施の形態に示す絶縁層31、32は、環状溝30の内壁面を酸化又は窒化して得られたものである。即ち、環状溝30の内側面が絶縁層31、32によって覆われており、絶縁層3は絶縁層31、32によって囲まれた環状溝30の内部に充填されている。
【0063】
半導体基板1として、一般的なシリコン基板を例に採ると、酸化層はシリコン酸化層となり、窒化層はシリコン窒化層となる。シリコン酸化層やシリコン窒化層は、既に知られている技術を適用して形成することができる。例えば、シリコン基板を表面から酸化又は窒化する方法や、化学気相堆積法(CVD法)によって絶縁層3を成膜する方法が知られており、何れの方法も採用することができる。絶縁層31、32の酸化や窒化の深度、即ち、実質的な層厚は、実際に要求される伝送特性に照らし合わせて定めることが好ましい。
【0064】
絶縁層3は、単層であってもよいし、間隔をおいて同軸状に配置された多層構造であってもよい。また、その形状は、図示の円形状ではなく、四角形状などの角形状であってもよい。更に、縦導体2も、図示の円形状、円柱状であることは必須ではない。角柱状であってもよい。
【0065】
縦導体2は、半導体基板1の厚み方向に延びている縦孔20の内部に充填されている。縦導体2は、基板面に対して整列して分布されている。このような縦導体2は、溶融金属充填法、導電ペースト充填法又は金属/合金分散系充填法などの適用によって形成することができる。実施の形態に示す縦導体2は、半導体基板1を貫通する貫通電極である。
【0066】
縦導体2は、図3に示すように、基板面に想定されるXY平面でみて、X方向及びY方向に所定の配置ピッチDx、Dyをもって配置される。縦導体2のディメンションは、一例として例示すると、配置ピッチDx、Dy、が4〜100μmの範囲、最大部の径D1が0.5〜25μmの範囲である。もっとも、配置ピッチDx、Dyは、一定寸法である必要はないし、径D1も上述した値に限定されるものではない。
【0067】
縦導体2は、ナノコンポジット結晶構造を持つ。ナノコンポジット結晶構造の縦導体2は、ナノコンポジット結晶構造の持つ作用効果により、柱状結晶の成長が抑制されており、等軸晶化が進んでいるので、応力が小さくなる。
【0068】
図5〜図8は、ナノコンポジット結晶構造についての一般的理解を模式的に示す図である。図5に示す形態は、第1結晶組織40の内部に、ナノサイズである第2結晶組織41を分散させたものである。このほか、第1結晶組織40の粒界に、ナノサイズである第2結晶組織41を分散させたもの(図6)、これとは逆に、第2結晶組織41の粒界に、ナノサイズである第1結晶組織40を分散させたもの、第1結晶組織40の内部に、ナノサイズである第2結晶組織41を分散させるとともに、第1結晶組織40の粒界に、ナノサイズである第2結晶組織41を分散させたもの(図7)、第1結晶組織40及び第2結晶組織41の両者がナノサイズであるもの(図8)などの形態をとることができる。図示は省略するけれども、図5〜図8の形態を組み合せたものであってもよい。さらに、上述した第1結晶組織40及び第2結晶組織41によるナノコンポジット結晶構造とは、異なる他種のナノコンポジット結晶構造を形成させてもよい。
【0069】
第1結晶組織40及び第2結晶組織41は、金属成分が部分的に重なっていてもよいし、全く異なっていてもよい。第1結晶組織40及び第2結晶組織41の別は、含まれている金属元素の融点の違いや、共晶化や合金化の有無などによって生まれる。また、このナノコンポジット結晶構造は、ナノ金属/合金粒子の溶融充填方法や、スパッタ併用めっき法などによって実現することができる。
【0070】
第1結晶組織40及び第2結晶組織41の代表的な例は、非共晶組織と共晶組織の組み合わせである。共晶は、合金などの結晶組織の1つであって、たとえば2種類の金属Aと金属Bを溶解して合金をつくる場合、金属Aと金属Bの比率が金属Aに対する金属Bの固溶限(固溶体をつくる限界)までの範囲や、金属Bに対する金属Aの固溶限までの範囲にないと、合金は、それぞれ違った成分比の固溶体の結晶がまじりあったものになり、共晶組織を構成する。金属Aと金属Bとが、上記条件を満たさない場合や、溶解温度が共晶点まで達しなかった場合には、本来、共晶となりえる金属A,Bであっても、非共晶組織となる。非共晶組織は、共晶化のための金属元素とは異なる第3の金属元素を添加することによっても得られる。
【0071】
第1結晶組織40を非共晶組織とした場合、第2結晶組織41は共晶組織である。この組み合わせを前提としたナノコンポジット結晶構造には、図5〜図8を参照すると明らかなように、
(a)非共晶組織の内部に共晶組織でなるナノ粒子を分散させたもの、
(b)非共晶組織の粒界に共晶組織でなるナノ粒子を分散させたもの、
(c)共晶組織の粒界に非共晶組織でなるナノ粒子を分散させたもの、
(d)非共晶組織の内部に共晶組織でなるナノ粒子を分散させるとともに、非共晶組織の粒界に共晶組織でなるナノ粒子を分散させたもの、
(e)共晶組織及び非共晶組織が、共にナノサイズであるもの
などが含まれる。
【0072】
縦導体2の材質特性を決定づける重要な因子として、柱状晶と等軸晶とがある。柱状晶は、もともと大きく粒成長するものである。そのため、容易に亀裂の伝播経路となり、周りに形成される絶縁層の破損、クラックなどを招く。これに対して、等軸晶は粒成長が等方的で粒径自体も小さいから、基板に発生する応力も小さくなる。
【0073】
また、縦導体2が、製造工程における熱工程を経ている場合、金属一般が持つ正の体積変化率により、一般には、縦導体2を膨張させる方向に働き、その後、収縮する。この熱膨張・収縮に伴い、基板に応力が発生する。等軸晶は、この金属膨張による応力発生に対しても抑制効果を奏する。
【0074】
本発明では、上述したように、縦導体2は、ナノコンポジット結晶構造を有するので、柱状晶化を抑制し、等軸晶化を促進する。よって、半導体1基板に加わる応力、ストレス、又は、特性・劣化を抑制する。
【0075】
しかも、ナノコンポジット結晶構造には、縦導体2の等軸晶化を促進する働きがある。上述したナノコンポジット結晶構造の有する特有の特性により、特に、半導体基板1において、半導体回路の特性劣化が抑制される。
【0076】
また、絶縁層3に亀裂・クラックが入るのを抑制することもできる。絶縁層3は、縦導体2の周りに環状に形成されているから、縦導体2に発生する応力が、絶縁層3に対するストレスとなる。このストレスが大きければ、絶縁層3に亀裂やクラックが発生する。絶縁層3に亀裂やクラックが発生すると、絶縁層3の本来の役割に破綻が生じ、縦導体2から半導体基板1に電流漏洩が生じてしまう。本発明では、縦導体2は、ナノコンポジット結晶構造の金属/合金成分を有するので、応力が小さくなる。しかも、ナノコンポジット結晶構造には、等軸晶化を促進する働きがあるため、より応力低減効果を奏することができる。このため、縦導体2から縦孔の内壁面を構成する半導体基板1、及び、その外側に位置する絶縁層3に加わるストレスが緩和され、縦孔の内壁面及び絶縁層3に亀裂やクラックが発生するのを回避することができる。
【0077】
図9及び図10は、更に別の形態を示している。この実施の形態では、絶縁層3は、半導体基板1の厚み方向に設けられた第1の孔30を埋めており、縦導体2は、絶縁層3に開けられた第2の孔20を埋めている。この実施の形態においても、絶縁層3は、図3に拡大して示したように、シリカ微粒子311と、シリカ微粒子311の周りを埋めるシリカ320とからなり、縦導体2を、半導体基板1及び他の縦導体2から電気絶縁する。
【0078】
図3〜図10に示したインターポーザでも、絶縁層3は、シリカ微粒子311と、シリカ微粒子311の周りを埋めるシリカ320とからなるから、図1及び図2を参照して説明した作用効果が得られる。
【0079】
nmサイズのシリカ微粒子311と、シリカ微粒子311の周りを埋めるナノ結晶またはナノアモルファスのシリカ320との組合せからなるナノコンポジット構造は、貫通電極近傍に発生する応力を緩和する働きも齎すから、貫通電極を構成する縦導体2と半導体回路素子との間の距離を詰め半導体回路素子形成の面積効率を向上させることにも寄与する。
【0080】
また、絶縁層3は、半導体基板1の厚み方向に延びている縦導体2を、半導体基板1から絶縁するから、半導体基板1及び貫通電極等で代表される縦導体2が、絶縁層3よって、他の縦導体2及び半導体基板1に形成された半導体回路素子から電気的に絶縁される。
【0081】
しかも、絶縁層3は、半導体基板1の厚み方向に、リング状または孔状に設け、その内部に絶縁物を充填することによって形成することができる。こうして形成された絶縁層3は、コストが安価であるし、リング状または孔30の内径に見合う十分に大きな厚みを有することとなる。このため、縦導体2と半導体基板1との間の静電容量が低く、信号伝送特性の改善及び消費電力の低減に寄与し得る絶縁構造となる。
【0082】
また、絶縁層3は、リング状または孔30の内径に見合う大きな厚みを有することとなるから、縦導体2の近傍に発生する応力を緩和し、半導体回路素子形成の面積効率を向上させることができる。
【0083】
次に、図11〜図20を参照して、図1〜図6に図示した半導体基板1の製造方法について説明する。図11は、製造工程全体を示す図である。図12〜図16は、図11に図示された工程の一部を個別的に説明する図である。以下の説明において、特に指摘がない場合でも、図7を参照しているものとする。
【0084】
まず、図11及び図12に図示するように、半導体基板1に、その厚み方向に向かうビア30を形成する。このようなビア30は、CVD法、レーザ穿孔法など、公知の技術によって形成することができる。ビア30は、半導体基板1に半導体回路を形成した後に形成(ビア・ラスト)してもよいし、半導体回路を形成する前に形成(ビア・ファースト)してもよい。半導体基板処理の全体の工程からみて、ビア・ラスト工程が好ましい。また、ビア30は、貫通孔であってもよいし、盲孔であってもよい。ビア30の開口端で見た最小幅(または孔径)は、10μm以下、例えば、数μm程度である。
【0085】
次に、図11及び図13に図示するように、ビア30を形成した半導体基板1を、真空チャンバ5内にセットする。半導体基板1は、ビア30の開口部が上側となるようにして、適当な支持台7の上にセットする。セットした後、真空チャンバ5を真空引きし、大気圧よりも低い内圧に減圧する。
【0086】
次に、図11及び図14に図示するように、減圧された真空チャンバ内で、ビア30内に、揮発性有機溶媒312中にシリカ微粉末311を分散させた懸濁液310Aを流し込む。揮発性有機溶媒312は、後工程のシリカ転化工程において、シリカ転化に寄与するものを用いる。その代表例は、水酸基(OH)を有するアルコール類である。シリカ微粉末311は、nmサイズのシリカ微粒子でなる。注入された懸濁液310Aのうち、ビア30からあふれた懸濁液を拭き取り、その状態で、減圧処理を進めることが好ましい。
【0087】
ビア30の内部に注入された懸濁液310Aに含まれる揮発性有機溶媒312は、真空チャンバ5内の減圧雰囲気では、そのほとんどが蒸発するので、シリカ微粒子311の間に隙間G1が生じる。ただし、有機溶剤に含まれていたOH基313は、SiO2との結合力により、図11に例示するように、シリカ微粒子311の表面に付着する。揮発性有機溶媒312を蒸発させた後、シリカ微粒子311の集合体を加圧F1してもよい。
【0088】
次に、図11及び図16に図示するように、ビア30の内部に、液体シリカ又は液体Si化合物320Bを流し込む。液体シリカ又は液体Si化合物320Bは、シリカ微粒子311の周りの隙間G1に浸透してゆく。この場合も、引き続き、真空チャンバ5内の減圧雰囲気で処理する。減圧処理の後、真空チャンバ5の内圧を増圧する差圧充填方式を採用してもよい。この差圧充填によれば、液体シリカ又は液体Si化合物320Bを、シリカ微粒子の周りに十分に浸透させることができる。
【0089】
液体シリカを用いた場合は、その有機溶媒が蒸発し、シリカ転化が起こる。液体Si化合物を用いた場合、Si化合物を、シリカ微粒子311の表面に付着しているOH基313と反応させ、シリカ320に転化させる。
【0090】
液体Si化合物320Bの例としては、シラザン、シロキサン、シラノール等があることは、既に述べたとおりである。ここでは、シラザンの無機ポリマーであるポリシラザン(PHPS)を用いた場合を例にとって説明する。ポリシラザンは、水分や酸素と反応し、シリカ320に転化する。有機溶媒としては、キシレン、ミネラルターベン又は高沸点芳香族系溶媒等が用いられる。
【0091】
本発明では、図15に図示したように、シリカ微粒子311の表面にOH基313を残し、図16に図示するように、ポリシラザンを、このOH基313と反応させることにより、シリカ320に転化させる。こうして得られたシリカ320は、通常は、アモルファスとなる。
【0092】
シリカ転化を促進するために、図17に図示するように、プレス板9などを用いて加圧し、加熱することが好ましい。加熱温度は、ポリシラザンの種類によって異なるが、一般には、室温〜450℃の範囲で選択される。この加熱処理工程において、有機溶媒の分解ガスが排出される。
【0093】
上述した工程の後、シリカ転化のさらなる促進、及び、分解ガス排出のために、例えば、1000℃前後で焼成することが好ましい。これにより、図1〜図6に示し、更に図18に示した半導体基板1が得られる。
【0094】
図3〜図6に示した半導体基板を得るには、この後、縦導体2を形成することになる。絶縁層3が、図3、図4に示したようなリング状の場合には、絶縁層3を形成する工程と縦導体2を形成する工程との間には、どちらを先に形成しなければならないという先後関係は特に生じないが、図5、図6に示す構造の場合には、図11〜図18に示す工程を経ることになる。そして、図19に図示するように、絶縁層3に第2の孔20を開け、図20に示すように、縦導体2を形成することになる。
【0095】
縦導体2は、めっき成膜法によって形成してもよいが、第2の孔20を鋳型として溶融金属を鋳込む溶融金属充填法、または、金属/合金微粉末を分散媒に分散させた分散系を鋳込む金属/合金分散系充填法で形成することが好ましい。大幅な両者コスト・ダウンが達成できるからである。溶融金属充填法や金属/合金分散系充填法を適用した場合は、半導体基板1を、真空チャンバ5内に配置して、真空引きを実行して減圧し、充填物を第2の孔20の内に流し込んだ後、真空チャンバ5の内圧を増圧する差圧充填法を採用することができる。
【0096】
この後、第2の孔20内の充填物に対して、プレス板等を用いて加圧し、加圧しながら冷却して、硬化させる。これにより、柱状結晶の生成が抑制され、縦導体2がナノコンポジット結晶構造を持つようになる。上述したようなナノコンポジット結晶構造の作用効果により、柱状結晶の成長が抑制されており、等軸晶化が進んでいるので、応力が小さくなる。
【0097】
縦導体2及び絶縁層3の厚み及び断面径は、縦導体2に要求される電流容量に応じて変化させる。その一例を図21に示す。図21は、インターポーザの一例を示し、半導体基板101の表面には、保護膜103が付着されている。
【0098】
半導体基板101に形成された2種の縦導体211,212のうち、縦導体211を信号経路とし、縦導体212を、例えば電源供給経路とした場合、電源供給経路となる縦導体212は、信号経路となる縦導体211よりも、断面径を大きくする。
【0099】
一方、絶縁構造に関しては、信号経路となる縦導体211では、絶縁層331の厚みを大きくして、静電容量、浮遊容量を低下させ、高周波特性を改善し、信号伝送に関与しない縦導体212では、絶縁層332を、要求される電気絶縁を満たす程度の薄い厚みにすることができる。
【0100】
本発明に係る半導体基板1は、インターポーザとしての形態のほか、半導体基板1の内部に半導体素子を有する基板の形態をとることもできる。図22にその一例を示す。図において、図21に現れた構成部分に相当する部分については、同一参照符号を付し、重複説明は省略する。
【0101】
図22を参照すると、図21に示したインターポーザINTの上に、半導体ウエハ又は半導体装置でなる基板LS1〜LS4を順次に積層し、接合した電子デバイスが図示されている。このような電子デバイスは、代表的には、三次元システム・パッケージ(3D-SiP)としての形態をとる。具体的には、システムLSI、メモリLSI、イメージセンサ又はMEMS等である。アナログやデジタルの回路、DRAMのようなメモリ回路、CPUのようなロジック回路などを含む電子デバイスであってもよいし、アナログ高周波回路と、低周波で低消費電力の回路といった異種の回路を、別々のプロセスによって作り、それらを積層した電子デバイスであってもよい。
【0102】
更に具体的には、センサーモジュル、光電気モジュール、ユニポーラトランジスタ、MOS FET、CMOS FET、メモリーセル、もしくは、それらの集積回路部品(IC)、又は各種スケールのLSI等、凡そ、電子回路を機能要素とする電子デバイスのほとんどのものが含まれ得る。本発明において、集積回路LSIと称する場合、小規模集積回路、中規模集積回路、大規模集積回路、超大規模集積回路VLSI、ULSI等の全てを含む。
【0103】
上述した各種の電子デバイスにおいて、基板積層構造、半導体基板1の種類、半導体基板1を通る縦導体2の形状、配置、孔径などの点で、この明細書で開示したものと異なるとしても、絶縁層3の構造、及び、縦導体2に対する絶縁層3の関係において、本発明を満たす限り、本発明に含まれるものである。
【0104】
以上、好ましい実施例を参照して本発明を詳細に説明したが、本発明はこれらに限定されるものではなく、当業者であれば、その基本的技術思想および教示に基づき、種々の変形例を想到できることは自明である。
【符号の説明】
【0105】
1 シリコン基板
2 縦導体
20 孔
3 絶縁層
30 孔または溝
311 シリカ微粒子
320 シリカ微粒子間を埋めるシリカ
【技術分野】
【0001】
本発明は、半導体基板、電子デバイス及びその製造方法に関する。
【背景技術】
【0002】
近年、回路基板に多数の貫通電極を設けておき、この回路基板を積層するTSV(Through-Silicon-Via)技術が提案されている。TSV技術を使えば、大量の機能を小さな占有面積の中に詰め込めるようになるし、また、素子同士の重要な電気経路が劇的に短く出来るために、処理の高速化が導かれる。
【0003】
TSV技術の適用した場合、貫通電極をシリコン基板から電気絶縁しなければならない。電気絶縁の手段として、特許文献1は、シリコン基板を貫通する貫通電極を取り囲むように、シリコン基板を貫通するリング状の分離溝を設け、分離溝の底面及び側面上に直接シリコン膜を形成し、次に分離溝内に残された隙間を埋めるように、シリコン膜上に絶縁膜を形成し、分離溝の内周側面及び外周側面とそれぞれ接するシリコン膜の表面を熱酸化して、シリコン熱酸化膜とする技術を開示している。
【0004】
しかし、分離溝の底面及び側面上に直接、シリコン膜を形成する工程、シリコン膜形成後に、分離溝内に残された隙間を埋めるようにシリコン膜上に絶縁膜を形成する工程、更に、シリコン膜の表面を熱酸化する工程が必要であり、工程が複雑で、長くならざるを得ない。従来の平面的配置技術をTSV技術によって置き換える際に、工業的量産上、重要視されるのは、コスト・パフォーマンスであり、上述した先行技術では、この要請に充分には応えることができない。
【0005】
しかも、貫通電極とシリコン基板とをシリコン熱酸化膜によって電気絶縁する構造であるから、十分に厚い絶縁膜を形成することが困難であり、貫通電極に対する静電容量を低減することが困難であり、信号伝送特性の改善及び消費電力の低減に限界を生じる。
【0006】
更に、十分に厚い絶縁膜を形成することが困難であるので、貫通電極近傍に発生する応力を絶縁膜によって緩和するといった作用を殆ど期待することができない。このため、半導体回路素子を、貫通電極から話して配置せざるを得ず、面積効率が低下する。
【0007】
次に、特許文献2は、MOSトランジスタやバイポーラトランジスタ等のためのトレンチ分離溝を形成する技術の詳細を開示している。その開示内容は、おおよそ、次のとおりである。
【0008】
(a)シリカ微粒子等でなる絶縁粒子を、有機溶剤などの分散媒中に分散させた懸濁液を、シリコン基板のトレンチが形成された面に、スピンコートによって塗布し、その後、この塗膜から分散媒を除去することにより、トレンチを絶縁粒子で埋め込む。絶縁粒子は、互いに結合しておらず、トレンチの側壁及び底面とも結合していない。そこで、この後、トレンチの上部をリフロー性誘電体層によって閉じ、絶縁粒子がトレンチから放出されるのを防止する。
【0009】
(b)上記(a)と同じ手法で、絶縁粒子をトレンチに埋め込んだ後、絶縁粒子同士を、絶縁バインダによって結合させ、絶縁粒子と絶縁バインダとにより、網目構造を形成した粒状絶縁層を開示している。絶縁バインダの材料としては、シラノールを有機溶剤に溶解させてなる無機SOG及び有機SOGを使用する旨記載されている。無機SOG及び有機SOGに使用するシラノールにおいて、Si原子に結合している−OH基及び−O−基の一部を−H基に置換してもよいこと、有機SOGに使用するシラノールにおいて、−CH3基は−C2H5基などの他のアルキル基に置換してもよいこと、さらに、有機SOGに使用するシラノールにおいて、Si原子に結合している−OH基及び−O−基の一部を、−CH3基や−C2H5基などのアルキル基に置換してもよいこと、等が記載されている。
【0010】
(c)バインダは含有していない第1粒状絶縁層と、バインダを含有する第2粒状絶縁層とによって、絶縁層を形成する。バインダを含んでいない第1粒状絶縁層の上面は、絶縁バインダを含有した第2粒状絶縁層で被覆されている。
【0011】
(d)絶縁層を構成する粒状絶縁層が、均一混合された第1絶縁粒子及び第2絶縁粒子と、それらを架橋する絶縁バインダとを含んでいる。
【0012】
しかし、特許文献2では、シリカ微粒子等でなる絶縁粒子は、互いに結合しておらず、トレンチの側壁及び底面とも結合していないから、リフロー誘電体層でトレンチ上部を閉じたり(上記a)、バインダを用いて絶縁粒子を結合する(上記b〜d)等の手法を採らなければならず、絶縁構造及び工程の複雑化を招く。
【0013】
しかも、上述の手法(a)の場合には、シリコン基板に対して、密着強度の高い絶縁層を形成することができない。手法(b)の場合には、絶縁粒子と絶縁バインダとにより、網目構造を形成した粒状絶縁層となるので、やはり、シリコン基板に対する絶縁層の密着強度が十分でない。また、有機SOG等のバインダを用いた場合は、絶縁層は炭素を含むことになるから、高絶縁抵抗の要求される絶縁層としては、本来好ましいものではない。手法(c)、(d)は、第1絶縁粒子及び第2絶縁粒子を含んでいるので、やはり、密着強度に問題を残す。
【0014】
更に、貫通電極等を構成する縦導体を絶縁する場合、絶縁層自体に縦導体を埋め込む場合もあり、特許文献2に記載された技術では、このような絶縁構造に対応することができない。
【先行技術文献】
【特許文献】
【0015】
【特許文献1】特開2008−251964号公報
【特許文献2】特開2004−31923号公報
【発明の開示】
【発明が解決しようとする課題】
【0016】
本発明の課題は、半導体基板に対する密着強度の高い絶縁層を有する高信頼度の半導体基板、電子デバイス及びその製造方法を提供することである。
【0017】
本発明のもう一つの課題は、シリコン基板、半導体回路素子または絶縁層にクラック等の欠陥が発生することのない高信頼度の半導体基板、電子デバイス及びその製造方法を提供することである。
【0018】
本発明の更にもう一つの課題は、コストの安価な絶縁構造を有する半導体基板、電子デバイス及びその製造方法を提供することである。
【0019】
本発明の更にもう一つの課題は、十分に厚い絶縁膜を有し、縦導体と基板との間の静電容量が低く、信号伝送特性の改善及び消費電力の低減に寄与し得る絶縁構造を有する半導体基板、電子デバイス及びその製造方法を提供することである。
【0020】
本発明の更にもう一つの課題は、貫通電極近傍に発生する応力を緩和し、半導体回路素子形成の面積効率を向上させた半導体基板、電子デバイス及びその製造方法を提供することである。
【課題を解決するための手段】
【0021】
上述した課題を解決するため、本発明に係る半導体基板は、縦導体と、絶縁層とを含む。前記縦導体は、ナノコンポジット結晶構造の金属/合金成分を含み、前記半導体基板の厚み方向に設けられた縦孔内に充填されている。前記絶縁層は、前記縦導体の周りに環状に形成されており、nmサイズのシリカ微粒子と、前記シリカ微粒子の間の隙間を埋め、前記シリカ微粒子とともに、ナノコンポジット構造を構成するナノ結晶またはナノアモルファスのシリカとを含む。
【0022】
本発明において、「nmサイズ」及び「ナノ」とは、1μm以下の範囲をいう。また、絶縁層に含まれるナノコンポジット構造は、少なくとも2種の組成分が一体となって複合体を構成し、それらの組成分が、nmサイズの微粒子、または、ナノ結晶もしくはナノアモルファスの相となっているものをいう。
【0023】
上述したように、本発明に係る半導体基板では、縦導体は、ナノコンポジット結晶構造の金属/合金成分を含み、半導体基板の厚み方向に設けられた縦孔内に充填されている。縦孔は、周囲が壁面によって閉じられているから、その内部に充填されている縦導体に発生する応力が、そのまま縦孔の内壁面にストレスとして加わり、内壁面に亀裂や、クラックが発生することが懸念される。本発明では、縦導体は、ナノコンポジット結晶構造の金属/合金成分を有するので、応力が小さくなる。しかも、ナノコンポジット結晶構造には、柱状ヒートシンクの等軸晶化を促進する働きがあるため、より応力低減効果を奏することができる。このため縦導体から縦孔の内壁面に加わるストレスが緩和され、内壁面に亀裂やクラックが発生するのを回避することができる。
【0024】
また、本発明においては、前記縦導体の周りに環状に絶縁層が形成されているから、縦導体に流れる電流が半導体基板に漏洩するのを、絶縁層によって遮断することができる。
【0025】
絶縁層は、nmサイズのシリカ微粒子と、シリカ微粒子間を隙間なく埋め、シリカ微粒子とともに、ナノコンポジット構造を構成するナノ結晶またはナノアモルファスのシリカとを含むから、クラックや、空洞等の欠陥のない高信頼度の絶縁層が得られる。
【0026】
本発明において、絶縁層は、シリカ微粒子間に液体シリカまたは液体Si化合物を浸透させて得られたもので、ナノ結晶領域とナノアモルファス領域とを含むナノコンポジット構造となる。そのため、ナノコンポジット構造の特有の作用として、応力が小さくなるから、半導体回路素子と絶縁層との間の間隔を詰め、半導体回路素子形成の面積効率を向上させることができる。
【0027】
絶縁層は、縦導体の周りに環状に形成されているから、縦導体に発生する応力が、絶縁層に対するストレスとなり、ストレスが大きければ、絶縁層に亀裂やクラックが発生することもありえる。絶縁層に亀裂やクラックが発生すると、絶縁層の本来の役割に破綻が生じ、縦導体から半導体基板に電流漏洩が生じてしまう。この問題に対して、本発明では、縦導体は、上述したように、ナノコンポジット結晶構造の金属/合金成分を有するので、応力が小さくなる。しかも、ナノコンポジット結晶構造には、柱状ヒートシンクの等軸晶化を促進する働きがあるため、より応力低減効果を奏することができる。このため、縦導体から縦孔の内壁面、及び、絶縁層に加わるストレスが緩和され、内壁面及び絶縁層に亀裂やクラックが発生するのを回避することができる。
【0028】
本発明に係る絶縁層は、TSV技術への適用において、シリコン基板の厚み方向に延びている縦導体を、他の縦導体及びシリコン基板に形成された半導体回路素子から電気的に絶縁するために用いることができる。
【0029】
絶縁層は、シリコン基板の厚み方向に、リング状または孔状に設け、その内部に絶縁物を充填することによって形成する。こうして形成された絶縁層は、コストが安価であるし、リング状または孔の内径に見合う十分な厚みを有することとなる。このため、縦導体とシリコン基板との間の静電容量が低く、信号伝送特性の改善及び消費電力の低減に寄与し得る絶縁構造となる。
【0030】
また、絶縁層は、リング状または孔の内径に見合う大きな厚みを有することとなるから、貫通電極近傍に発生する応力を緩和し、半導体回路素子形成の面積効率を向上させることができる。
【0031】
具体的な形態として、絶縁層は、縦導体を取り囲んで前記シリコン基板に設けられた環状溝を埋めている態様、即ち、環状絶縁層の態様を採ることができる。
【0032】
環状絶縁層は、環状溝の内壁面に絶縁層を有していてもよい。この絶縁層は、好ましくは酸化層、更に好ましくは窒化層を含んでいる。酸化層及び窒化層は、単層であってもよいし、複数層であってもよい。また、酸化層及び窒化層は、環状溝の内面に成膜されたものであってもよいし、環状溝のない面に現れるシリコン基板の面を、酸化または窒化したものであってもよい。
【0033】
別の形態として、絶縁層が、シリコン基板の厚み方向に設けられた孔を埋めていて、縦導体が、この絶縁層に開けられた孔を埋めている態様を採ることもできる。孔も、環状溝の場合と同様に、その内壁面に酸化層、または窒化層を含んでいてもよる。
【0034】
本発明に係る半導体基板は、具体的にはインターポーザとしての形態をとることができる。そのほか、シリコン基板の内部に半導体素子を有する半導体ウエハ又は半導体装置の形態をとることもできる。
【0035】
更に、本発明に係る基板の複数枚を積層して、電子デバイスとして実現してもよい。
【0036】
本発明は、更に、上述した半導体基板の製造方法についても開示する。この製造方法は、絶縁層形成工程と縦導体形成工程を含む。絶縁層形成工程は、前記半導体基板に、その厚み方向に向かう孔または溝を形成し、前記孔または溝内に、揮発性有機溶媒中にシリカ微粉末を分散させた懸濁液を流し込み、次に、前記孔または溝内に、液体シリカ又は液体Si化合物を流し込んで前記シリカ微粒子の間の隙間に浸透させ、更に、熱処理によって、浸透させた前記液体シリカ又は前記液体Si化合物を、シリカへの転化を促進する工程を含む。前記熱処理工程は、前記孔または溝内の内容物を加圧しながら加熱し、その後、加圧しながら冷却する工程を含む。
【0037】
縦導体形成工程は、前記絶縁層によって囲まれた領域内に、前記半導体基板の厚み方向に向かう縦孔を形成し、前記縦孔内にナノコンポジット結晶構造の金属/合金成分を含む導体を形成する工程を含む。
【0038】
上述した製造方法によれば、本発明に係る半導体基板及び電子デバイスを、低コストで量産することができる。
【0039】
本発明に係る製造方法において、液体シリカとしては、シリカゾル等を用いることができる。液体Si化合物としては、Si−N結合を持つものを用いることができる。そのようなSi化合物の具体例は、Si−N結合を基本ユニットとする無機ポリマー、代表的には、ペルヒドロポリシラザン(PHPS)である。そのほか、一般式R3SiO-(R2SiO)n-SiR3であらわされるシロキサンや、一般式(R3Si-OH)で表わされるシラノールを用いることもできる。これらのSi化合物の有機溶媒溶液を調製し、これを孔または溝内に流し込む。
【0040】
液体Si化合物を用いた場合、Si化合物をシリカに転化させる工程では、前記シリカ微粒子の表面に残留する前記揮発性有機溶媒の水酸基を利用することができる。
【0041】
前記孔または溝内に、前記懸濁液を注入する工程は、真空チャンバ内において、減圧下で行われる。この工程により、懸濁液中の揮発性有機溶媒が殆ど蒸発するが、揮発性有機溶媒の水酸基は、シリカ微粒子の表面に残留する。この残留した水酸基を利用して、Si化合物をシリカに転化させることができる。
【0042】
前記孔または溝内に、液体シリカ又は液体Si化合物を流し込む工程も、真空チャンバ内において、減圧下で行われることが好ましい。減圧下であれば、液体シリカ又は液体Si化合物を、シリカ微粒子間に確実に浸透させることができるからである。
【0043】
前記孔または溝内に、液体シリカ又は液体Si化合物を流し込んだ後、熱処理する工程を含むことが好ましい。これによって、シリカ転化を促進するとともに、有機物を熱分解し、ガスとして排出することができる。
【0044】
更に、熱処理工程は、前記孔または溝内の内容物を加圧しながら加熱し、その後、加圧しながら冷却する工程を含むことが好ましい。この工程により、有機物熱分解を更に推し進めるとともに、絶縁層を緻密化し、半導体基板に対する密着力を高めることができる。
【発明の効果】
【0045】
上述したように、本発明によれば、次のような効果を得ることができる。
(a)半導体基板に対する密着強度の高い絶縁層を有する高信頼度の半導体基板、電子デバイス及びその製造方法を提供することができる。
(b)クラック等の欠陥のない高信頼度の半導体基板、電子デバイス及びその製造方法を提供することができる。
(c)十分に厚い絶縁膜を有し、信号伝送特性の改善及び消費電力の低減に寄与し得る絶縁構造を有する半導体基板、電子デバイス及びその製造方法を提供することができる。
(d)絶縁層に発生する応力を緩和し、半導体回路素子形成の面積効率を向上させた半導体基板、電子デバイス及びその製造方法を提供することができる。
(e)コストの安価な絶縁構造を有する半導体基板、電子デバイス及びその製造方法を提供することができる。
【0046】
本発明の他の目的、構成及び利点については、添付図面を参照し、更に詳しく説明する。但し、添付図面は、単なる例示に過ぎない。
【図面の簡単な説明】
【0047】
【図1】本発明に係る半導体基板の一部を示す断面図である。
【図2】図1に示した半導体基板の絶縁層の構造を、拡大して模式的に示す図ある。
【図3】本発明に係る半導体基板の一部を示す平面図である。
【図4】図3の4−4線断面図ある。
【図5】本発明に係るナノコンポジット結晶構造の金属/合金成分を含む複合材料を模式的に示す図である。
【図6】本発明に係るナノコンポジット結晶構造の金属/合金成分を含む複合材料を模式的に示す図である。
【図7】本発明に係るナノコンポジット結晶構造の金属/合金成分を含む複合材料を模式的に示す図である。
【図8】本発明に係るナノコンポジット結晶構造の金属/合金成分を含む複合材料を模式的に示す図である。
【図9】本発明に係る半導体基板の別の実施形態を示す平面図である。
【図10】図9の10−10線断面図である。
【図11】本発明に係る半導体基板の製造工程の全体を示す図である。
【図12】図11に示した製造工程の一部を示す図である。
【図13】図12に示した工程の後の工程を示す図である。
【図14】図13に示した工程の後の工程を示す図である。
【図15】図14に示した工程の後の工程を示す図である。
【図16】図15に示した工程の後の工程を示す図である。
【図17】図16に示した工程の後の工程を示す図である。
【図18】図17に示した工程の後の工程を示す図である。
【図19】図18に示した工程の後の工程を示す図である。
【図20】図19に示した工程の後の工程を示す図である。
【図21】本発明に係る半導体基板の別の実施形態を示す断面図である。
【図22】本発明に係る半導体基板を用いた電子デバイスの例を示す断面図である。
【発明を実施するための最良の形態】
【0048】
図1及び図2を参照すると、本発明に係る半導体基板1は、厚み方向に向かう絶縁層3を有している。図1及び図2は、絶縁層と縦導体とを有する半導体基板において、絶縁層と縦導体のうち、絶縁層3だけを取り出して示してある。絶縁層3は、半導体基板1を構成する例えばシリコン基板の厚み方向に設けられた孔または溝(以下、ビアと称する)30に充填されている。溝は直線状、曲線状又は環状等、任意の形態を採ることができる。孔の場合、その孔形は、円形状、角形状又は楕円形状等、任意の形状を採ることができる。
【0049】
絶縁層3は、nmサイズのシリカ微粒子311と、シリカ微粒子311−311間を埋め、シリカ微粒子311とともに、ナノコンポジット構造を構成するナノ結晶またはナノアモルファスのシリカ320とを含む。nmサイズ及びナノコンポジット構造の定義については、既に述べたとおりである。具体的には、絶縁層3は、シリカ微粒子311−311の間の隙間を液体シリカまたは液体Si化合物で埋めて得られたもので、ナノ結晶領域とナノアモルファス領域とを含むナノコンポジット構造となる。
【0050】
シリカ微粒子311は、粒子としての形状を持っているが、シリカ320は、シリカ微粒子311の間を埋めるという意味で、不定形である。したがって、シリカ微粒子311とシリカ320は、成分としては、殆ど同じSiO2であっても、その微視的形態が異なるので、両者の差別はつく。
【0051】
シリカ微粒子311は、nmサイズ(1μm以下)の粒径を有する。原則的には、ビア30の溝幅の1/10以下の粒径であることが好ましい。ビア30の孔径又は溝幅が、前述の10μm以下、例えば、数μmに選定された場合には、シリカ微粒子311の粒径は、1μm以下、例えば数百nm程度になる。シリカ微粒子311は、図2では、球形状として示されているが、その外形形状は任意であり、球形に限定されるものではない。また、シリカ微粒子311は、その粒径が均一である必要はなく、上述したnmサイズの領域内で、異なる粒径のものを含むことができる。シリカ微粒子311の周りを埋めるシリカ320は、腐食原因となるNaは含まない。
【0052】
上述したように、本発明に係る半導体基板1では、絶縁層3は、nmサイズのシリカ微粒子311と、シリカ微粒子311−311の間の隙間を埋め、シリカ微粒子311とともに、ナノコンポジット構造を構成するナノ結晶またはナノアモルファスのシリカ320とを含むから、クラックや、空洞等の欠陥のない高信頼度の絶縁層3が得られる。
【0053】
更に詳しく述べると、シリカ微粒子311だけによって、絶縁層3を形成した場合には、シリカ微粒子311−311間に微小空隙や空洞等が発生する危険性があり、それらが原因となって、絶縁層3にクラックが発生したり、そのクラックが半導体基板1、例えばシリコン基板にも及び、シリコン基板やその内部に形成された半導体回路素子にダメージを与える危険性がある。
【0054】
シリカ微粒子311を含まないシリカ320だけの場合、例えば、200nm以上の大きさになると、クラックが発生し、絶縁の信頼性が低下させる。
【0055】
これに対して、本発明では、絶縁層3は、シリカ微粒子311と、シリカ微粒子311の周りを埋めるナノ結晶またはナノアモルファスのシリカ320とからなるから、シリカ微粒子311−311間の微小空隙や空洞等がシリカ320によって埋められる。このため、絶縁層3にクラックが発生することがなくなり、シリコン基板及びその内部に形成された半導体回路素子に、クラック等によるダメージが残るのを回避することができる。
【0056】
また、nmサイズのシリカ微粒子311と、シリカ微粒子311の周りを、隙間なく埋めるナノ結晶またはナノアモルファスのシリカ320とからなるナノコンポジット構造は、ナノコンポジット構造の特有の作用として、応力が小さくなるから、半導体回路素子と絶縁層3との間の距離を詰め、半導体回路素子形成の面積効率を向上させることにも寄与する。
【0057】
更に、特許文献2との対比では、次のような相違点がある。
(a)本発明に係る絶縁層3は、半導体基板1に対して密着するから、特許文献2に記載された技術と異なって、トレンチの上部をリフロー性誘電体層によって閉じる必要がない。
(b)本発明に係る絶縁層3では、nmサイズのシリカ微粒子311の周りを、ナノ結晶またはナノアモルファスのシリカ320によって、隙間なく埋めるのであるから、無機SOG又は有機SOGを用いて、網目構造の絶縁層を形成する特許文献2の技術と異なる。この構造上の違いから、本発明に係る絶縁層3は、特許文献2に記載された技術と対比して、電気絶縁性に優れ、しかも半導体基板に対して高い密着強度を有することとなる。特許文献2では、網目構造によって、応力緩和を図っているのに対して、本発明では、ナノコンポジット構造によって応力緩和を図っている点でも、異なる。
(c)本発明に係る絶縁層3は、特許文献2と異なって、炭素を含まない。この構造上の違いから、本発明に係る絶縁層3は、高絶縁抵抗の絶縁層となる。
(d)本発明に係る絶縁層3は、微粒子としては、シリカ微粒子311を含むだけであるから、第1絶縁粒子及び第2絶縁粒子を含む特許文献2に記載された技術と異なる。その構造の違いから、本発明に係る絶縁層3は、特許文献2の絶縁層よりも高い密着強度を呈する。
【0058】
次に、図3及び図4を参照すると、本発明に係る半導体基板1の一例として、絶縁層3とともに、縦導体2とを有するインターポーザが図示されている。図において、図1及び図2に現れた構成部分と対応する部分については、同一の参照符号を付し、重複説明は、これを省略する。図3及び図4に示したインターポーザは、半導体基板1と、縦導体2と、絶縁層3とを含む。半導体基板1は、例えば、厚みT1のシリコン基板であり、ウエハ、又は、ウエハから切り出されたチップの形態を有する。厚みT1は、限定するものではないが、50〜700μm程度である。
【0059】
絶縁層3は、環状であって、縦導体2を取り囲んで半導体基板1に設けられた環状溝30内に設けられている。従って、半導体基板1は、絶縁層3によって、その内側のリング状部分11と、外側領域とに分離される。これにより、縦導体2が、半導体基板1及び他の縦導体2から電気的に絶縁されることになる。
【0060】
環状溝30は、CVD法、レーザ穿孔法など、公知の技術によって形成することができる。環状溝30は、半導体基板1に対して、その厚み方向に設けられ、縦導体2が設けられている縦孔20の外径D1よりも大きな第1内径D2を持っている。従って、縦孔20の内周面と、第1内径D2を持つ環状溝30の内周面との間には、径差分(D2−D1)だけ、半導体基板1が、リング状部分11として、島状に存在することになる。環状溝30は、第1内径D2から溝幅だけ離れた第2内径D3を有している。即ち、環状溝30は、溝幅(D3−D2)となっている。限定するものではないが、環状溝30の溝幅は、10μm以下、例えば、数μmである。
【0061】
絶縁層3については、図1及び図2を参照して既に説明したとおりであるが、絶縁領域に、更に、絶縁層31、32を含んでいてもよい。絶縁層31、32は、好ましくは酸化層、更に好ましくは窒化層を含んでいる。酸化層及び窒化層は、単層であってもよいし、複数層であってもよいし、或いはこれらの組み合わせであってもよい。さらに、酸化層、窒化層は、環状溝30の内面に成膜されたものであってもよいし、環状溝30の内面に現れる半導体基板1の面を、酸化または窒化したものであってもよい。このような絶縁構造によれば、半導体基板1に対する絶縁層3の悪影響を、絶縁層31、32によって遮断し得る。
【0062】
実施の形態に示す絶縁層31、32は、環状溝30の内壁面を酸化又は窒化して得られたものである。即ち、環状溝30の内側面が絶縁層31、32によって覆われており、絶縁層3は絶縁層31、32によって囲まれた環状溝30の内部に充填されている。
【0063】
半導体基板1として、一般的なシリコン基板を例に採ると、酸化層はシリコン酸化層となり、窒化層はシリコン窒化層となる。シリコン酸化層やシリコン窒化層は、既に知られている技術を適用して形成することができる。例えば、シリコン基板を表面から酸化又は窒化する方法や、化学気相堆積法(CVD法)によって絶縁層3を成膜する方法が知られており、何れの方法も採用することができる。絶縁層31、32の酸化や窒化の深度、即ち、実質的な層厚は、実際に要求される伝送特性に照らし合わせて定めることが好ましい。
【0064】
絶縁層3は、単層であってもよいし、間隔をおいて同軸状に配置された多層構造であってもよい。また、その形状は、図示の円形状ではなく、四角形状などの角形状であってもよい。更に、縦導体2も、図示の円形状、円柱状であることは必須ではない。角柱状であってもよい。
【0065】
縦導体2は、半導体基板1の厚み方向に延びている縦孔20の内部に充填されている。縦導体2は、基板面に対して整列して分布されている。このような縦導体2は、溶融金属充填法、導電ペースト充填法又は金属/合金分散系充填法などの適用によって形成することができる。実施の形態に示す縦導体2は、半導体基板1を貫通する貫通電極である。
【0066】
縦導体2は、図3に示すように、基板面に想定されるXY平面でみて、X方向及びY方向に所定の配置ピッチDx、Dyをもって配置される。縦導体2のディメンションは、一例として例示すると、配置ピッチDx、Dy、が4〜100μmの範囲、最大部の径D1が0.5〜25μmの範囲である。もっとも、配置ピッチDx、Dyは、一定寸法である必要はないし、径D1も上述した値に限定されるものではない。
【0067】
縦導体2は、ナノコンポジット結晶構造を持つ。ナノコンポジット結晶構造の縦導体2は、ナノコンポジット結晶構造の持つ作用効果により、柱状結晶の成長が抑制されており、等軸晶化が進んでいるので、応力が小さくなる。
【0068】
図5〜図8は、ナノコンポジット結晶構造についての一般的理解を模式的に示す図である。図5に示す形態は、第1結晶組織40の内部に、ナノサイズである第2結晶組織41を分散させたものである。このほか、第1結晶組織40の粒界に、ナノサイズである第2結晶組織41を分散させたもの(図6)、これとは逆に、第2結晶組織41の粒界に、ナノサイズである第1結晶組織40を分散させたもの、第1結晶組織40の内部に、ナノサイズである第2結晶組織41を分散させるとともに、第1結晶組織40の粒界に、ナノサイズである第2結晶組織41を分散させたもの(図7)、第1結晶組織40及び第2結晶組織41の両者がナノサイズであるもの(図8)などの形態をとることができる。図示は省略するけれども、図5〜図8の形態を組み合せたものであってもよい。さらに、上述した第1結晶組織40及び第2結晶組織41によるナノコンポジット結晶構造とは、異なる他種のナノコンポジット結晶構造を形成させてもよい。
【0069】
第1結晶組織40及び第2結晶組織41は、金属成分が部分的に重なっていてもよいし、全く異なっていてもよい。第1結晶組織40及び第2結晶組織41の別は、含まれている金属元素の融点の違いや、共晶化や合金化の有無などによって生まれる。また、このナノコンポジット結晶構造は、ナノ金属/合金粒子の溶融充填方法や、スパッタ併用めっき法などによって実現することができる。
【0070】
第1結晶組織40及び第2結晶組織41の代表的な例は、非共晶組織と共晶組織の組み合わせである。共晶は、合金などの結晶組織の1つであって、たとえば2種類の金属Aと金属Bを溶解して合金をつくる場合、金属Aと金属Bの比率が金属Aに対する金属Bの固溶限(固溶体をつくる限界)までの範囲や、金属Bに対する金属Aの固溶限までの範囲にないと、合金は、それぞれ違った成分比の固溶体の結晶がまじりあったものになり、共晶組織を構成する。金属Aと金属Bとが、上記条件を満たさない場合や、溶解温度が共晶点まで達しなかった場合には、本来、共晶となりえる金属A,Bであっても、非共晶組織となる。非共晶組織は、共晶化のための金属元素とは異なる第3の金属元素を添加することによっても得られる。
【0071】
第1結晶組織40を非共晶組織とした場合、第2結晶組織41は共晶組織である。この組み合わせを前提としたナノコンポジット結晶構造には、図5〜図8を参照すると明らかなように、
(a)非共晶組織の内部に共晶組織でなるナノ粒子を分散させたもの、
(b)非共晶組織の粒界に共晶組織でなるナノ粒子を分散させたもの、
(c)共晶組織の粒界に非共晶組織でなるナノ粒子を分散させたもの、
(d)非共晶組織の内部に共晶組織でなるナノ粒子を分散させるとともに、非共晶組織の粒界に共晶組織でなるナノ粒子を分散させたもの、
(e)共晶組織及び非共晶組織が、共にナノサイズであるもの
などが含まれる。
【0072】
縦導体2の材質特性を決定づける重要な因子として、柱状晶と等軸晶とがある。柱状晶は、もともと大きく粒成長するものである。そのため、容易に亀裂の伝播経路となり、周りに形成される絶縁層の破損、クラックなどを招く。これに対して、等軸晶は粒成長が等方的で粒径自体も小さいから、基板に発生する応力も小さくなる。
【0073】
また、縦導体2が、製造工程における熱工程を経ている場合、金属一般が持つ正の体積変化率により、一般には、縦導体2を膨張させる方向に働き、その後、収縮する。この熱膨張・収縮に伴い、基板に応力が発生する。等軸晶は、この金属膨張による応力発生に対しても抑制効果を奏する。
【0074】
本発明では、上述したように、縦導体2は、ナノコンポジット結晶構造を有するので、柱状晶化を抑制し、等軸晶化を促進する。よって、半導体1基板に加わる応力、ストレス、又は、特性・劣化を抑制する。
【0075】
しかも、ナノコンポジット結晶構造には、縦導体2の等軸晶化を促進する働きがある。上述したナノコンポジット結晶構造の有する特有の特性により、特に、半導体基板1において、半導体回路の特性劣化が抑制される。
【0076】
また、絶縁層3に亀裂・クラックが入るのを抑制することもできる。絶縁層3は、縦導体2の周りに環状に形成されているから、縦導体2に発生する応力が、絶縁層3に対するストレスとなる。このストレスが大きければ、絶縁層3に亀裂やクラックが発生する。絶縁層3に亀裂やクラックが発生すると、絶縁層3の本来の役割に破綻が生じ、縦導体2から半導体基板1に電流漏洩が生じてしまう。本発明では、縦導体2は、ナノコンポジット結晶構造の金属/合金成分を有するので、応力が小さくなる。しかも、ナノコンポジット結晶構造には、等軸晶化を促進する働きがあるため、より応力低減効果を奏することができる。このため、縦導体2から縦孔の内壁面を構成する半導体基板1、及び、その外側に位置する絶縁層3に加わるストレスが緩和され、縦孔の内壁面及び絶縁層3に亀裂やクラックが発生するのを回避することができる。
【0077】
図9及び図10は、更に別の形態を示している。この実施の形態では、絶縁層3は、半導体基板1の厚み方向に設けられた第1の孔30を埋めており、縦導体2は、絶縁層3に開けられた第2の孔20を埋めている。この実施の形態においても、絶縁層3は、図3に拡大して示したように、シリカ微粒子311と、シリカ微粒子311の周りを埋めるシリカ320とからなり、縦導体2を、半導体基板1及び他の縦導体2から電気絶縁する。
【0078】
図3〜図10に示したインターポーザでも、絶縁層3は、シリカ微粒子311と、シリカ微粒子311の周りを埋めるシリカ320とからなるから、図1及び図2を参照して説明した作用効果が得られる。
【0079】
nmサイズのシリカ微粒子311と、シリカ微粒子311の周りを埋めるナノ結晶またはナノアモルファスのシリカ320との組合せからなるナノコンポジット構造は、貫通電極近傍に発生する応力を緩和する働きも齎すから、貫通電極を構成する縦導体2と半導体回路素子との間の距離を詰め半導体回路素子形成の面積効率を向上させることにも寄与する。
【0080】
また、絶縁層3は、半導体基板1の厚み方向に延びている縦導体2を、半導体基板1から絶縁するから、半導体基板1及び貫通電極等で代表される縦導体2が、絶縁層3よって、他の縦導体2及び半導体基板1に形成された半導体回路素子から電気的に絶縁される。
【0081】
しかも、絶縁層3は、半導体基板1の厚み方向に、リング状または孔状に設け、その内部に絶縁物を充填することによって形成することができる。こうして形成された絶縁層3は、コストが安価であるし、リング状または孔30の内径に見合う十分に大きな厚みを有することとなる。このため、縦導体2と半導体基板1との間の静電容量が低く、信号伝送特性の改善及び消費電力の低減に寄与し得る絶縁構造となる。
【0082】
また、絶縁層3は、リング状または孔30の内径に見合う大きな厚みを有することとなるから、縦導体2の近傍に発生する応力を緩和し、半導体回路素子形成の面積効率を向上させることができる。
【0083】
次に、図11〜図20を参照して、図1〜図6に図示した半導体基板1の製造方法について説明する。図11は、製造工程全体を示す図である。図12〜図16は、図11に図示された工程の一部を個別的に説明する図である。以下の説明において、特に指摘がない場合でも、図7を参照しているものとする。
【0084】
まず、図11及び図12に図示するように、半導体基板1に、その厚み方向に向かうビア30を形成する。このようなビア30は、CVD法、レーザ穿孔法など、公知の技術によって形成することができる。ビア30は、半導体基板1に半導体回路を形成した後に形成(ビア・ラスト)してもよいし、半導体回路を形成する前に形成(ビア・ファースト)してもよい。半導体基板処理の全体の工程からみて、ビア・ラスト工程が好ましい。また、ビア30は、貫通孔であってもよいし、盲孔であってもよい。ビア30の開口端で見た最小幅(または孔径)は、10μm以下、例えば、数μm程度である。
【0085】
次に、図11及び図13に図示するように、ビア30を形成した半導体基板1を、真空チャンバ5内にセットする。半導体基板1は、ビア30の開口部が上側となるようにして、適当な支持台7の上にセットする。セットした後、真空チャンバ5を真空引きし、大気圧よりも低い内圧に減圧する。
【0086】
次に、図11及び図14に図示するように、減圧された真空チャンバ内で、ビア30内に、揮発性有機溶媒312中にシリカ微粉末311を分散させた懸濁液310Aを流し込む。揮発性有機溶媒312は、後工程のシリカ転化工程において、シリカ転化に寄与するものを用いる。その代表例は、水酸基(OH)を有するアルコール類である。シリカ微粉末311は、nmサイズのシリカ微粒子でなる。注入された懸濁液310Aのうち、ビア30からあふれた懸濁液を拭き取り、その状態で、減圧処理を進めることが好ましい。
【0087】
ビア30の内部に注入された懸濁液310Aに含まれる揮発性有機溶媒312は、真空チャンバ5内の減圧雰囲気では、そのほとんどが蒸発するので、シリカ微粒子311の間に隙間G1が生じる。ただし、有機溶剤に含まれていたOH基313は、SiO2との結合力により、図11に例示するように、シリカ微粒子311の表面に付着する。揮発性有機溶媒312を蒸発させた後、シリカ微粒子311の集合体を加圧F1してもよい。
【0088】
次に、図11及び図16に図示するように、ビア30の内部に、液体シリカ又は液体Si化合物320Bを流し込む。液体シリカ又は液体Si化合物320Bは、シリカ微粒子311の周りの隙間G1に浸透してゆく。この場合も、引き続き、真空チャンバ5内の減圧雰囲気で処理する。減圧処理の後、真空チャンバ5の内圧を増圧する差圧充填方式を採用してもよい。この差圧充填によれば、液体シリカ又は液体Si化合物320Bを、シリカ微粒子の周りに十分に浸透させることができる。
【0089】
液体シリカを用いた場合は、その有機溶媒が蒸発し、シリカ転化が起こる。液体Si化合物を用いた場合、Si化合物を、シリカ微粒子311の表面に付着しているOH基313と反応させ、シリカ320に転化させる。
【0090】
液体Si化合物320Bの例としては、シラザン、シロキサン、シラノール等があることは、既に述べたとおりである。ここでは、シラザンの無機ポリマーであるポリシラザン(PHPS)を用いた場合を例にとって説明する。ポリシラザンは、水分や酸素と反応し、シリカ320に転化する。有機溶媒としては、キシレン、ミネラルターベン又は高沸点芳香族系溶媒等が用いられる。
【0091】
本発明では、図15に図示したように、シリカ微粒子311の表面にOH基313を残し、図16に図示するように、ポリシラザンを、このOH基313と反応させることにより、シリカ320に転化させる。こうして得られたシリカ320は、通常は、アモルファスとなる。
【0092】
シリカ転化を促進するために、図17に図示するように、プレス板9などを用いて加圧し、加熱することが好ましい。加熱温度は、ポリシラザンの種類によって異なるが、一般には、室温〜450℃の範囲で選択される。この加熱処理工程において、有機溶媒の分解ガスが排出される。
【0093】
上述した工程の後、シリカ転化のさらなる促進、及び、分解ガス排出のために、例えば、1000℃前後で焼成することが好ましい。これにより、図1〜図6に示し、更に図18に示した半導体基板1が得られる。
【0094】
図3〜図6に示した半導体基板を得るには、この後、縦導体2を形成することになる。絶縁層3が、図3、図4に示したようなリング状の場合には、絶縁層3を形成する工程と縦導体2を形成する工程との間には、どちらを先に形成しなければならないという先後関係は特に生じないが、図5、図6に示す構造の場合には、図11〜図18に示す工程を経ることになる。そして、図19に図示するように、絶縁層3に第2の孔20を開け、図20に示すように、縦導体2を形成することになる。
【0095】
縦導体2は、めっき成膜法によって形成してもよいが、第2の孔20を鋳型として溶融金属を鋳込む溶融金属充填法、または、金属/合金微粉末を分散媒に分散させた分散系を鋳込む金属/合金分散系充填法で形成することが好ましい。大幅な両者コスト・ダウンが達成できるからである。溶融金属充填法や金属/合金分散系充填法を適用した場合は、半導体基板1を、真空チャンバ5内に配置して、真空引きを実行して減圧し、充填物を第2の孔20の内に流し込んだ後、真空チャンバ5の内圧を増圧する差圧充填法を採用することができる。
【0096】
この後、第2の孔20内の充填物に対して、プレス板等を用いて加圧し、加圧しながら冷却して、硬化させる。これにより、柱状結晶の生成が抑制され、縦導体2がナノコンポジット結晶構造を持つようになる。上述したようなナノコンポジット結晶構造の作用効果により、柱状結晶の成長が抑制されており、等軸晶化が進んでいるので、応力が小さくなる。
【0097】
縦導体2及び絶縁層3の厚み及び断面径は、縦導体2に要求される電流容量に応じて変化させる。その一例を図21に示す。図21は、インターポーザの一例を示し、半導体基板101の表面には、保護膜103が付着されている。
【0098】
半導体基板101に形成された2種の縦導体211,212のうち、縦導体211を信号経路とし、縦導体212を、例えば電源供給経路とした場合、電源供給経路となる縦導体212は、信号経路となる縦導体211よりも、断面径を大きくする。
【0099】
一方、絶縁構造に関しては、信号経路となる縦導体211では、絶縁層331の厚みを大きくして、静電容量、浮遊容量を低下させ、高周波特性を改善し、信号伝送に関与しない縦導体212では、絶縁層332を、要求される電気絶縁を満たす程度の薄い厚みにすることができる。
【0100】
本発明に係る半導体基板1は、インターポーザとしての形態のほか、半導体基板1の内部に半導体素子を有する基板の形態をとることもできる。図22にその一例を示す。図において、図21に現れた構成部分に相当する部分については、同一参照符号を付し、重複説明は省略する。
【0101】
図22を参照すると、図21に示したインターポーザINTの上に、半導体ウエハ又は半導体装置でなる基板LS1〜LS4を順次に積層し、接合した電子デバイスが図示されている。このような電子デバイスは、代表的には、三次元システム・パッケージ(3D-SiP)としての形態をとる。具体的には、システムLSI、メモリLSI、イメージセンサ又はMEMS等である。アナログやデジタルの回路、DRAMのようなメモリ回路、CPUのようなロジック回路などを含む電子デバイスであってもよいし、アナログ高周波回路と、低周波で低消費電力の回路といった異種の回路を、別々のプロセスによって作り、それらを積層した電子デバイスであってもよい。
【0102】
更に具体的には、センサーモジュル、光電気モジュール、ユニポーラトランジスタ、MOS FET、CMOS FET、メモリーセル、もしくは、それらの集積回路部品(IC)、又は各種スケールのLSI等、凡そ、電子回路を機能要素とする電子デバイスのほとんどのものが含まれ得る。本発明において、集積回路LSIと称する場合、小規模集積回路、中規模集積回路、大規模集積回路、超大規模集積回路VLSI、ULSI等の全てを含む。
【0103】
上述した各種の電子デバイスにおいて、基板積層構造、半導体基板1の種類、半導体基板1を通る縦導体2の形状、配置、孔径などの点で、この明細書で開示したものと異なるとしても、絶縁層3の構造、及び、縦導体2に対する絶縁層3の関係において、本発明を満たす限り、本発明に含まれるものである。
【0104】
以上、好ましい実施例を参照して本発明を詳細に説明したが、本発明はこれらに限定されるものではなく、当業者であれば、その基本的技術思想および教示に基づき、種々の変形例を想到できることは自明である。
【符号の説明】
【0105】
1 シリコン基板
2 縦導体
20 孔
3 絶縁層
30 孔または溝
311 シリカ微粒子
320 シリカ微粒子間を埋めるシリカ
【特許請求の範囲】
【請求項1】
縦導体と、絶縁層とを有する半導体基板であって、
前記縦導体は、ナノコンポジット結晶構造の金属/合金成分を含み、前記半導体基板の厚み方向に設けられた縦孔内に充填されており、
前記絶縁層は、前記縦導体の周りに環状に形成されており、nmサイズのシリカ微粒子と、前記シリカ微粒子の間の隙間を埋め、前記シリカ微粒子とともに、ナノコンポジット構造を構成するナノ結晶またはナノアモルファスのシリカとを含む。
【請求項2】
請求項1に記載された半導体基板であって、前記絶縁層は、前記シリカ微粒子間に液体シリカまたは液体Si化合物を浸透させて得られたもので、ナノ結晶領域とナノアモルファス領域とを含む。
【請求項3】
請求項1又は2に記載された半導体基板であって、前記絶縁層は、前記半導体基板の厚み方向に設けられた孔または溝内に充填されている。
【請求項4】
請求項3に記載された基板であって、前記シリカ微粒子は、その粒径が、前記孔の孔径または前記溝の幅の1/10以下である。
【請求項5】
請求項1乃至4の何れかに記載された基板であって、インターポーザである。
【請求項6】
基板を有する電子デバイスであって、前記基板は、請求項1乃至5の何れかに記載されたものを含む。
【請求項7】
請求項6に記載された電子デバイスであって、三次元システム・パッケージ(3D-SiP)である。
【請求項8】
請求項6または7に記載された電子デバイスであって、システムLSI、メモリLSI、イメージセンサ、又はMEMSの何れかである。
【請求項9】
縦導体及び絶縁層を有する半導体基板を製造する方法であって、絶縁層形成工程と縦導体形成工程を含み、
絶縁層形成工程は、
前記半導体基板に、その厚み方向に向かう孔または溝を形成し、
前記孔または溝内に、揮発性有機溶媒中にシリカ微粉末を分散させた懸濁液を流し込み、
次に、前記孔または溝内に、液体シリカ又は液体Si化合物を流し込んで前記シリカ微粒子の間の隙間に浸透させ、
更に、熱処理によって、浸透させた前記液体シリカ又は前記液体Si化合物を、シリカへの転化を促進し、
前記熱処理工程は、前記孔または溝内の内容物を加圧しながら加熱し、その後、加圧しながら冷却する工程を含み、
縦導体形成工程は、
前記絶縁層によって囲まれた領域内に、前記半導体基板の厚み方向に向かう縦孔を形成し、
前記縦孔内にナノコンポジット結晶構造の金属/合金成分を含む縦導体を形成する、
工程を含む、製造方法。
【請求項10】
請求項9に記載された方法であって、
前記シリカに転化させる工程は、前記シリカ微粒子の表面に残留する前記揮発性有機溶媒の水酸基を利用する。
【請求項11】
請求項9又は10に記載された方法であって、前記液体Si化合物は、Si−N結合を持つ。
【請求項12】
請求項11に記載された方法であって、前記液体Si化合物は、Si−N結合を基本ユニットとする無機ポリマーを含む。
【請求項13】
請求項12に記載された方法であって、前記無機ポリマーは、ペルヒドロポリシラザン(PHPS)である。
【請求項14】
請求項9乃至13の何れかに記載された方法であって、前記孔または溝内に、前記懸濁液を注入する工程は、真空チャンバ内において、減圧下で行われる。
【請求項15】
請求項9乃至14の何れかに記載された方法であって、前記孔または溝内に液体シリカ又は液体Si化合物を流し込む工程は、真空チャンバ内において、減圧下で行われる。
【請求項1】
縦導体と、絶縁層とを有する半導体基板であって、
前記縦導体は、ナノコンポジット結晶構造の金属/合金成分を含み、前記半導体基板の厚み方向に設けられた縦孔内に充填されており、
前記絶縁層は、前記縦導体の周りに環状に形成されており、nmサイズのシリカ微粒子と、前記シリカ微粒子の間の隙間を埋め、前記シリカ微粒子とともに、ナノコンポジット構造を構成するナノ結晶またはナノアモルファスのシリカとを含む。
【請求項2】
請求項1に記載された半導体基板であって、前記絶縁層は、前記シリカ微粒子間に液体シリカまたは液体Si化合物を浸透させて得られたもので、ナノ結晶領域とナノアモルファス領域とを含む。
【請求項3】
請求項1又は2に記載された半導体基板であって、前記絶縁層は、前記半導体基板の厚み方向に設けられた孔または溝内に充填されている。
【請求項4】
請求項3に記載された基板であって、前記シリカ微粒子は、その粒径が、前記孔の孔径または前記溝の幅の1/10以下である。
【請求項5】
請求項1乃至4の何れかに記載された基板であって、インターポーザである。
【請求項6】
基板を有する電子デバイスであって、前記基板は、請求項1乃至5の何れかに記載されたものを含む。
【請求項7】
請求項6に記載された電子デバイスであって、三次元システム・パッケージ(3D-SiP)である。
【請求項8】
請求項6または7に記載された電子デバイスであって、システムLSI、メモリLSI、イメージセンサ、又はMEMSの何れかである。
【請求項9】
縦導体及び絶縁層を有する半導体基板を製造する方法であって、絶縁層形成工程と縦導体形成工程を含み、
絶縁層形成工程は、
前記半導体基板に、その厚み方向に向かう孔または溝を形成し、
前記孔または溝内に、揮発性有機溶媒中にシリカ微粉末を分散させた懸濁液を流し込み、
次に、前記孔または溝内に、液体シリカ又は液体Si化合物を流し込んで前記シリカ微粒子の間の隙間に浸透させ、
更に、熱処理によって、浸透させた前記液体シリカ又は前記液体Si化合物を、シリカへの転化を促進し、
前記熱処理工程は、前記孔または溝内の内容物を加圧しながら加熱し、その後、加圧しながら冷却する工程を含み、
縦導体形成工程は、
前記絶縁層によって囲まれた領域内に、前記半導体基板の厚み方向に向かう縦孔を形成し、
前記縦孔内にナノコンポジット結晶構造の金属/合金成分を含む縦導体を形成する、
工程を含む、製造方法。
【請求項10】
請求項9に記載された方法であって、
前記シリカに転化させる工程は、前記シリカ微粒子の表面に残留する前記揮発性有機溶媒の水酸基を利用する。
【請求項11】
請求項9又は10に記載された方法であって、前記液体Si化合物は、Si−N結合を持つ。
【請求項12】
請求項11に記載された方法であって、前記液体Si化合物は、Si−N結合を基本ユニットとする無機ポリマーを含む。
【請求項13】
請求項12に記載された方法であって、前記無機ポリマーは、ペルヒドロポリシラザン(PHPS)である。
【請求項14】
請求項9乃至13の何れかに記載された方法であって、前記孔または溝内に、前記懸濁液を注入する工程は、真空チャンバ内において、減圧下で行われる。
【請求項15】
請求項9乃至14の何れかに記載された方法であって、前記孔または溝内に液体シリカ又は液体Si化合物を流し込む工程は、真空チャンバ内において、減圧下で行われる。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【公開番号】特開2013−84877(P2013−84877A)
【公開日】平成25年5月9日(2013.5.9)
【国際特許分類】
【出願番号】特願2012−28669(P2012−28669)
【出願日】平成24年2月13日(2012.2.13)
【出願人】(504034585)有限会社 ナプラ (55)
【Fターム(参考)】
【公開日】平成25年5月9日(2013.5.9)
【国際特許分類】
【出願日】平成24年2月13日(2012.2.13)
【出願人】(504034585)有限会社 ナプラ (55)
【Fターム(参考)】
[ Back to top ]