回路基板およびその製造方法
【課題】キャビティーを有する回路基板を提供する。
【解決手段】回路基板２００は第１のコア層２１０、第２のコア層２２０、および中央誘電体層２３０を含む。第１のコア層はコア誘電体層２１２およびコア回路層２１４を含み、コア回路層はコア誘電体層の上に配置される。第２のコア層は第１のコア層の上に配置される。中央誘電体層は、第１のコア層と第２のコア層の間に配置される。キャビティーＲは第２のコア層および中央誘電体層を貫通し、コア回路層の一部を露出させる。
【解決手段】回路基板２００は第１のコア層２１０、第２のコア層２２０、および中央誘電体層２３０を含む。第１のコア層はコア誘電体層２１２およびコア回路層２１４を含み、コア回路層はコア誘電体層の上に配置される。第２のコア層は第１のコア層の上に配置される。中央誘電体層は、第１のコア層と第２のコア層の間に配置される。キャビティーＲは第２のコア層および中央誘電体層を貫通し、コア回路層の一部を露出させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、回路基板およびその製造方法に関し、特に、キャビティーを有する回路基板およびその製造方法に関する。
【背景技術】
【０００２】
今日の市場は、電気製品に、小型で、薄く、軽量で、携帯性が良く設計されていることを要求する。したがって、そのような電気製品の中においては、電子部品と回路基板の組み立て品の厚さも薄くなければならない。
【０００３】
従来は、電子部品（例えばチップのパッケージ品）と回路基板の組み立て品の厚さは、回路基板にキャビティーを形成し電子部品をキャビティーの中に配置することで薄くしていた。図１は、従来の回路基板の断面図である。図１を参照すると、回路基板１００は、コア層１１０、並びに、それぞれコア層１１０の上と下に配置される、回路構造１２０および１３０を有する。コア層１１０は、コア誘電体層１１２、並びに、それぞれコア誘電体層１１２の上と下に配置される２つの回路層１１４および１１６を有する。キャビティーＲ１は、回路構造１２０およびコア誘電体層１１２を貫通し、回路層１１６を露出させる。
【０００４】
回路基板１００の従来の製造工程では、コア層１１０の両側に追加する層を積み上げて、回路構造１２０および回路構造１３０を形成するとともに、回路構造１２０の一部およびコア誘電体層１１２の一部を除去して、回路層１１６を露出させる。このようにして、回路層１１６は回路構造１３０の誘電体層１３２の中に埋設される。
【発明の概要】
【０００５】
したがって、本発明は２つの積み重ねられたコア層を有する回路基板を対象とする。
【０００６】
本発明は、さらに、２つの積み重ねられたコア層を有する回路基板の製造方法を対象とする。
【０００７】
本発明は、キャビティーを有する回路基板を提供する。回路基板は、第１のコア層、第２のコア層および中央誘電体層を含む。第１のコア層はコア誘電体層およびコア回路層を含み、コア回路層はコア誘電体層の上に配置される。第２のコア層は第１のコア層の上に配置される。中央誘電体層は、第１のコア層と第２のコア層の間に配置される。キャビティーは、第２のコア層および中央誘電体層を貫通し、コア回路層の一部を露出させる。
【０００８】
本発明の実施例によると、コア回路層はコア誘電体層の表面から突出している。
【０００９】
本発明の実施例によると、回路基板は、さらに、第１の回路構造および第２の回路構造を含む。第１の回路構造は第１のコア層の中央誘電体層とは反対側に配置され、第２の回路構造は第２のコア層の中央誘電体層とは反対側に配置され、キャビティーは第２の回路構造を貫通する。
【００１０】
本発明の実施例によると、第１の回路構造は第１の誘電体層および第１の回路層を含み、第１の誘電体層は第１のコア層の上に配置され、第１の回路層は第１の誘電体層の上に配置される。
【００１１】
本発明の実施例によると、第２の回路構造は第２の誘電体層および第２の回路層を含み、第２の誘電体層は第２のコア層の上に配置され、第２の回路層は第２の誘電体層の上に配置される。
【００１２】
本発明の実施例によると、コア回路層はレーザーレジストパターンを有し、レーザーレジストパターンはコア誘電体層の、キャビティーによって露出させられた一部の周囲に位置する。
【００１３】
本発明の実施例によると、中央誘電体層はレーザーレジストパターンの一部を覆い、キャビティーはレーザーレジストパターンのその他の部分を露出させる。
【００１４】
本発明の実施例によると、中央誘電体層とコア誘電体層の間に隙間が存在し、当該隙間はコア誘電体層の、キャビティーによって露出させられた一部の周囲に位置する。
【００１５】
本発明は、回路基板の製造方法を提供する。最初に、第１のコア層、第２のコア材料層および中央誘電体材料層が提供される。第１のコア層はコア誘電体層およびコア回路層を含む。コア回路層はコア誘電体層の上に配置され、当該コア回路層は非埋設の回路層である。第２のコア材料層は第１のコア層の上に配置され、中央誘電体材料層は第１のコア層と第２のコア材料層の間に配置される。
次に、第１のコア層、第２のコア材料層および中央誘電体材料層をプレスし、合成回路構造を形成する。当該合成回路構造は事前除去領域を有し、少なくともコア回路層の一部は当該事前除去領域内に位置する。続いて、事前除去領域の周囲に位置する中央誘電体材料層の一部および事前除去領域の周囲に位置する第２のコア材料層の一部が除去される。
その後、事前除去領域内に位置する中央誘電体材料層の一部および事前除去領域内に位置する第２のコア材料層の一部が除去され、中央誘電体層および第２のコア層を形成する。
【００１６】
本発明の実施例によると、第１のコア層、第２のコア材料層および中央誘電体材料層をプレスするステップは、さらに以下の工程を含む。最初に、第１の誘電体材料層および第１の導電層が第１のコア層の上にプレスされ、このとき、第１の誘電体材料層は第１のコア層と第１の導電層の間に位置している。第２の誘電体材料層および第２の導電層は第２のコア層の上にプレスされ、このとき、第２の誘電体材料層は第２のコア層と第２の導電層の間に位置する。次に、第１の導電層および第２の導電層はパターニングされ、第１の回路層および第２の回路層を形成する。
【００１７】
本発明の実施例によると、製造方法は、中央誘電体材料層および事前除去領域の周囲に位置する第２のコア材料層の一部を除去しつつ、事前除去領域の周囲に位置する第２の誘電体材料層の一部を除去するステップ、並びに、中央誘電体材料層および事前除去領域内に位置する第２のコア材料層の一部を除去しつつ、事前除去領域内に位置する第２の誘電体材料層の一部を除去して、第２の誘電体層を形成するステップを、さらに含む。
【００１８】
本発明の実施例によると、中央誘電体材料層の、事前除去領域の周囲に位置する部分および第２のコア材料層の、事前除去領域の周囲に位置する部分を除去する技術は、レーザーエッチングの技術を含む。
【００１９】
本発明の実施例によると、コア回路層はレーザーレジストパターンを有し、レーザーレジストパターンは事前除去領域の周囲に位置する。
【００２０】
本発明の実施例によると、製造方法は、レーザーレジストパターンを除去するために、さらにエッチング工程または機械的な工程を実行するステップを含む。
【００２１】
本発明の実施例によると、中央誘電体材料層の、事前除去領域内に位置する部分および第２のコア材料層の、事前除去領域内に位置する部分を除去する技術には、リフトオフの技術が含まれる。
【００２２】
本発明の実施例によると、第１のコア層は、さらに保護層を含み、当該保護層はコア回路層の、事前除去層内に位置する部分を覆う。
【００２３】
本発明の実施例によると、製造方法は、中央誘電体材料層の、事前除去領域内に位置する部分および第２のコア材料層の、事前除去領域内に位置する部分を除去するステップの後に保護層を除去するステップを、さらに含む。
【００２４】
本発明はキャビティーを有する回路基板を提供する。回路基板は多層コア構造を含む。多層コア構造は、ともに交互に積み重ねられた複数のコア層および複数の中央誘電体層を含む。キャビティーはコア層の一部および少なくとも多層コア構造の中央誘電体層の一部を貫通する。コア層のうちの一つはキャビティーの底に位置し、キャビティーは当該キャビティーの底に位置するコア層のコア回路層を露出させる。
【００２５】
本発明の実施例によると、回路基板は、さらに、第１の回路構造および第２の回路構造を含む。第１の回路構造は多層コア構造の第１の面に配置される。第２の回路構造は多層コア構造の第２の面に配置される。第１の面は第２の面の反対側であり、キャビティーは第２の回路構造を貫通する。
【００２６】
本発明の実施例によると、第１の回路構造は第１の誘電体層および第１の回路層を含む。第１の誘電体層は多層コア構造の第１の面に配置される。第１の回路層は第１の誘電体層の上に配置される。
【００２７】
本発明の実施例によると、第２の回路構造は第２の誘電体層および第２の回路層を含む。第２の誘電体層は多層コア構造の第２の面に配置される。第２の回路層は第２の誘電体層の上に配置される。
【００２８】
上記のように、本発明で提供される回路基板は、ともに交互に積み重ねられた複数のコア層および複数の中央誘電体層を有する。したがって、キャビティーが誘電体層の半分以上を貫通したときに、キャビティーは、いくつかのコア層および少なくともいくつかの中央誘電体層を貫通し、キャビティーの底に位置するコア層のコア回路層を露出させる。
【００２９】
添付図面は、本発明のさらなる理解を提供するために含まれており、この明細書に含まれ、この明細書の一部を構成する。図面は本発明の実施例を説明し、明細書とともに、本発明の本質を説明することに役立つ。
【図面の簡単な説明】
【００３０】
【図１】従来の回路基板の断面図である。
【図２Ａ】本発明の一実施例に係る回路基板の断面図である。
【図２Ｂ】図２Ａの回路基板の変形例である。
【図３Ａ】本発明の一実施例に係る回路基板の製造工程を示す断面図である。
【図３Ｂ】本発明の一実施例に係る回路基板の製造工程を示す断面図である。
【図３Ｃ】本発明の一実施例に係る回路基板の製造工程を示す断面図である。
【図３Ｄ】本発明の一実施例に係る回路基板の製造工程を示す断面図である。
【図３Ｅ】本発明の一実施例に係る回路基板の製造工程を示す断面図である。
【図３Ｆ】図３Ｅの回路基板の変形例である。
【図３Ｇ】図３Ｅの回路基板の変形例である。
【実施例】
【００３１】
ここで、本発明の好適な実施例を詳細に参照し、その例を添付の図面に示す。同一又は類似の部分を参照するために、可能な限り、同じ参照番号を図面と明細書に対して用いる。
【００３２】
図２Ａは、本発明の一実施例における回路基板の断面図である。図２Ｂは、図２Ａの回路基板の他の実施例を示す。図２Ａを参照すると、本実施例の回路基板２００はキャビティーＲを有する。回路基板２００は、第１のコア層２１０、第２のコア層２２０、中央誘電体層２３０、第１の回路構造２４０、および第２の回路構造２５０を含む。
【００３３】
第１のコア層２１０は、コア誘電体層２１２並びに２つのコア回路層２１４および２１６を含む。コア回路層２１４および２１６は、それぞれ、コア誘電体層２１２の上面２１２ａおよび下面２１２ｂに配置され、お互いに電気的に接続される。コア回路層２１４および２１６は、それぞれ、コア誘電体層２１２の表面２１２ａおよび２１２ｂから突出している。
【００３４】
第２のコア層２２０は、第１のコア層２１０の上に配置される。第２のコア層２２０は、コア誘電体層２２２並びに２つのコア回路層２２４および２２６を含む。コア回路層２２４および２２６は、それぞれ、コア誘電体層２２２の上面２２２ａおよび下面２２２ｂに配置され、お互いに電気的に接続される。中央誘電体層２３０は、第１のコア層２１０と第２のコア層２２０の間に配置される。
【００３５】
第１の回路構造２４０は、第１のコア層２１０の中央誘電体層２３０と反対側の面２１８の上に配置される。本実施例では、第１の回路構造２４０は、ともに積み重ねられた２つの誘電体層２４２および２４６、並びに、２つの回路層２４４および２４８を含む。誘電体層２４２は第１のコア層２１０の上に配置され、回路層２４４は誘電体層２４２上で誘電体層２４２と２４６の間に配置され、回路層２４８は誘電体層２４６の回路層２４４と反対側の面の上に配置される。しかしながら、本実施例では、第１の回路構造２４０の回路層および誘電体層の数は制限されない。つまり、１つまたは複数の回路層および誘電体層があり得る。
【００３６】
第２の回路構造２５０は、第２のコア層２２０の中央誘電体層２３０と反対側の面２２８に配置される。本実施例では、第２の回路構造２５０は、ともに積み重ねられた２つの誘電体層２５２および２５６、並びに、２つの回路層２５４および２５８を含む。誘電体層２５２は第２のコア層２２０の上に配置され、回路層２５４は誘電体層２５２上で誘電体層２５２と２５６の間に配置され、回路層２５８は誘電体層２５６の回路層２５４と反対側の面の上に配置される。しかしながら、本実施例では、第２の回路構造２５０の回路層および誘電体層の数は制限されない。つまり、１つまたは複数の回路層および誘電体層があり得る。
【００３７】
回路基板２００のキャビティーＲは、第２のコア層２２０、中央誘電体層２３０、および第２の回路構造２５０を貫通し、コア回路層２１４の一部を露出させる。本実施例においては、キャビティーＲが貫通する誘電体層の数（中央誘電体層２３０、コア誘電体層２２２、並びに、誘電体層２４２および２４６を含む）は、キャビティーＲが貫通しない誘電体層の数（コア誘電体層２１２並びに誘電体層２４２および２４６を含む）より多いことに注意しなければならない。つまり、キャビティーＲは、（回路基板２００の）誘電体層の半分以上を貫通する。しかしながら、他の実施例では、キャビティーＲが誘電体層の半分以下を貫通してもよい。本実施例では、回路基板２００はともに積み重ねられた第１のコア層２１０および第２のコア層２２０を有するため、キャビティーＲは、誘電体層の半分以上を貫通するときに、第２のコア層２２０を貫通し第１のコア層２１０のコア回路層２１４を露出させる。
【００３８】
本実施例では、コア層の数が制限されないことに注意しなければならない。つまり、３層以上コア層がある場合もある。キャビティーは、コア層の一部および中央誘電体層の少なくとも一部を貫通し、１つのコア層はキャビティーの底に位置し、キャビティーは、当該キャビティーの底に位置するコア層の回路層を露出させる場合がある。例えば、図２Ｂに示されるように、本実施例の回路基板２００ａは、多層コア構造Ｍを含む。
多層コア構造Ｍは、第１のコア層２１０、第２のコア層２２０、第３のコア層２７０、第１のコア層２１０と第２のコア層２２０の間に配置される中央誘電体層２３０、および、第２のコア層２２０と第３のコア層２７０の間に配置される中央誘電体層２８０を有する。キャビティーＲは、第２のコア層２２０、第３のコア層２７０、中央誘電体層２３０、および中央誘電体層２８０を貫通し、キャビティーＲの底に位置する第１のコア層２１０のコア回路層２１４を露出させる。本実施例では、多層コア構造Ｍの中のキャビティーＲが貫通するコア層の数および貫通しないコア層の数は制限されないことに注意しなければならない。つまり、キャビティーＲは第３のコア層２７０のみを貫通してもよい。
【００３９】
再び図２Ａを参照すると、本実施例では、コア回路層２１４はキャビティーＲによって露出させられるコア誘電体層２１２の周囲に位置するレーザーレジストパターン２１４ａを有する。中央誘電体層２３０は、レーザーレジストパターン２１４ａの一部を覆い、キャビティーＲはレーザーレジストパターン２１４ａの他の部分を露出させる。さらに、本実施例では、ソルダーレジスト層２６０が、第１の回路構造２４０、第２の回路構造２５０、および第１のコア層２１０のそれぞれについて形成され、回路層２４８、回路層２５８、およびコア回路層２１４の一部を覆って保護する。
【００４０】
以下に、本実施例における回路基板２００の製造方法を詳細に記述する。
【００４１】
図３Ａ〜３Ｅは、本発明の一実施例における、回路基板の製造工程を示す断面図である。図３Ｆは、図３Ｅに示す回路基板の他の実施例である。図３Ｇは、図３Ｅに示す回路基板の他の実施例である。
【００４２】
最初に、図３Ａを参照すると、第１のコア層２１０、第２のコア材料層２２０ａ、中央誘電体材料層２３０ａ、誘電体層２４２、導電層２４４ａ、誘電体材料層２５２ａ、および導電層２５４ａが設けられている。
【００４３】
第１のコア層２１０は、図２Ａの第１のコア層２１０と同じ構造を有する。第２のコア材料層２２０ａは、第１のコア層２１０の上に配置される。中央誘電体材料層２３０ａは、第１のコア層２１０と第２のコア材料層２２０ａの間に配置される。誘電体層２４２は、第１のコア層２１０の中央誘電体材料層２３０ａと反対側の面に配置され、第１のコア層２１０と導電層２４４ａの間に配置される。誘電体材料層２５２ａは、第２のコア材料層２２０ａの中央誘電体材料層２３０ａと反対側の面に配置され、導電層２５４ａと第２のコア材料層２２０ａの間に配置される。
【００４４】
次に、図３Ｂを参照すると、第１のコア層２１０、第２のコア材料層２２０ａ、中央誘電体材料層２３０ａ、誘電体層２４２、導電層２４４ａ、誘電体材料層２５２ａ、および導電層２５４ａが、ともにプレスされ、合成回路構造Ｃを形成する。合成回路構造Ｃは、事前除去領域Ｐを有し、コア回路層２１４の一部は事前除去領域Ｐ内に位置する。
続いて、導電層２４４および導電層２５４ａがそれぞれパターニングされ、回路層２４４および回路層２５４を形成し、複数の導電チャネルＶ１およびＶ２が、回路層２４４および回路層２５４が、それぞれ、第１のコア層２１０および第２のコア材料層２２０ａに電気的に接続されるように形成される。
【００４５】
その後、図３Ｃを参照すると、誘電体層２４２、回路層２４４、誘電体材料層２５２ａ、および回路層２５４を形成する技術と同じ技術で、誘電体層２４６ａおよび回路層２４８が、誘電体層２４２の上に選択的に形成され、誘電体材料層２５６ａおよび回路層２５８が、誘電体材料層２５２ａの上に形成される。
【００４６】
続いて、図３Ｄを参照すると、事前除去領域Ｐの周囲に位置する、中央誘電体材料層２３０ａ、第２のコア材料層２２０ａ、並びに、誘電体材料層２５２ａおよび２５６ａは、前述の材料層２３０ａ、２２０ａ、２５２ａ、および２５６を貫通する隙間Ｇを形成するために、レーザーエッチング工程で除去される。本実施例では、コア誘電体層２１２がレーザーエッチング工程によってダメージを受けないよう保護するために、コア回路層２１４が、事前除去領域Ｐの表面に位置するレーザーレジストパターン２１４ａを有することができる。
さらに、第１のコア層２１０は保護層Ａを有することができる。その後の除去工程においてコア回路層２１４を保護するために、保護層Ａは、事前除去領域Ｐ内に位置するコア回路層２１４の一部を覆う。また、事前除去領域Ｐ内に位置する中央誘電体材料層２３０ａが容易に除去できるように、保護層Ａは、剥離層とすることができる。
【００４７】
続いて、図３Ｅを参照すると、中央誘電体層２３０、第２のコア層２２０、並びに、誘電体層２５２および２５６、およびキャビティーＲを形成するために、事前除去領域Ｐ内に位置する、中央誘電体材料層２３０ａ、第２のコア材料層２２０ａ、並びに、誘電体材料層２５２ａおよび２５６ａは、リフトオフ技術により除去される。誘電体層２５２および２５６、並びに、回路層２５４および２５８は、第２の回路構造２５０を形成し、キャビティーＲは、第２の回路構造２５０、第２のコア層２２０、および中道誘電体層２３０を貫通する。続いて、保護層Ａが除去される。
他の実施例では、事前除去領域Ｐ内に位置する、保護層Ａ、並びに、中央誘電体材料層２３０ａ、第２のコア材料層２２０ａ、および誘電体材料層２５２ａと２５６ａは、すべてともに除去することができる。次いで、本実施例では、回路層２４８および２５８、並びに、コア回路層２１４の一部を覆い保護するために、ソルダーレジスト層２６０が、それぞれ、第１の回路構造２４０、第２の回路構造２５０、および第１のコア層２１０の上に形成される。
【００４８】
他の実施例では、図３Ｆを参照すると、ソルダーレジスト層２６０を形成する前に、キャビティーＲによって露出させられるレーザーレジストパターン２１４ａの一部が、機械的な工程により除去される。
【００４９】
さらに他の実施例では、図３Ｇを参照すると、ソルダーレジスト層２６０を形成する前に、レーザーレジストパターン２１４ａがエッチング工程により除去される。この点については、隙間Ｇは、中央誘電体層２３０とコア誘電体層２１２の間に存在し、当該隙間Ｇは、コア誘電体層２１２の、キャビティーＲによって露出させられる部分の周囲に位置する。
【００５０】
要約すれば、本発明により提供される回路基板は、ともに交互に積み重ねられる複数のコア層および複数の中央誘電体層を有する。したがって、キャビティーが誘電体層の半分以上を貫通するときは、キャビティーはコア層の一部および少なくとも中央誘電体層の一部を貫通し、当該キャビティーの底に位置するコア層のコア回路層を露出させる。
【００５１】
本発明の範囲や精神から外れずに、様々な改良や変形が本発明の構造に対しされ得ることは、当業者にとっては明らかである。上述を考慮すると、本発明は、以下の請求項やそれと同等のものの範囲に含まれる、この発明の改良や変形に及ぶことを意図している。
【技術分野】
【０００１】
本発明は、一般に、回路基板およびその製造方法に関し、特に、キャビティーを有する回路基板およびその製造方法に関する。
【背景技術】
【０００２】
今日の市場は、電気製品に、小型で、薄く、軽量で、携帯性が良く設計されていることを要求する。したがって、そのような電気製品の中においては、電子部品と回路基板の組み立て品の厚さも薄くなければならない。
【０００３】
従来は、電子部品（例えばチップのパッケージ品）と回路基板の組み立て品の厚さは、回路基板にキャビティーを形成し電子部品をキャビティーの中に配置することで薄くしていた。図１は、従来の回路基板の断面図である。図１を参照すると、回路基板１００は、コア層１１０、並びに、それぞれコア層１１０の上と下に配置される、回路構造１２０および１３０を有する。コア層１１０は、コア誘電体層１１２、並びに、それぞれコア誘電体層１１２の上と下に配置される２つの回路層１１４および１１６を有する。キャビティーＲ１は、回路構造１２０およびコア誘電体層１１２を貫通し、回路層１１６を露出させる。
【０００４】
回路基板１００の従来の製造工程では、コア層１１０の両側に追加する層を積み上げて、回路構造１２０および回路構造１３０を形成するとともに、回路構造１２０の一部およびコア誘電体層１１２の一部を除去して、回路層１１６を露出させる。このようにして、回路層１１６は回路構造１３０の誘電体層１３２の中に埋設される。
【発明の概要】
【０００５】
したがって、本発明は２つの積み重ねられたコア層を有する回路基板を対象とする。
【０００６】
本発明は、さらに、２つの積み重ねられたコア層を有する回路基板の製造方法を対象とする。
【０００７】
本発明は、キャビティーを有する回路基板を提供する。回路基板は、第１のコア層、第２のコア層および中央誘電体層を含む。第１のコア層はコア誘電体層およびコア回路層を含み、コア回路層はコア誘電体層の上に配置される。第２のコア層は第１のコア層の上に配置される。中央誘電体層は、第１のコア層と第２のコア層の間に配置される。キャビティーは、第２のコア層および中央誘電体層を貫通し、コア回路層の一部を露出させる。
【０００８】
本発明の実施例によると、コア回路層はコア誘電体層の表面から突出している。
【０００９】
本発明の実施例によると、回路基板は、さらに、第１の回路構造および第２の回路構造を含む。第１の回路構造は第１のコア層の中央誘電体層とは反対側に配置され、第２の回路構造は第２のコア層の中央誘電体層とは反対側に配置され、キャビティーは第２の回路構造を貫通する。
【００１０】
本発明の実施例によると、第１の回路構造は第１の誘電体層および第１の回路層を含み、第１の誘電体層は第１のコア層の上に配置され、第１の回路層は第１の誘電体層の上に配置される。
【００１１】
本発明の実施例によると、第２の回路構造は第２の誘電体層および第２の回路層を含み、第２の誘電体層は第２のコア層の上に配置され、第２の回路層は第２の誘電体層の上に配置される。
【００１２】
本発明の実施例によると、コア回路層はレーザーレジストパターンを有し、レーザーレジストパターンはコア誘電体層の、キャビティーによって露出させられた一部の周囲に位置する。
【００１３】
本発明の実施例によると、中央誘電体層はレーザーレジストパターンの一部を覆い、キャビティーはレーザーレジストパターンのその他の部分を露出させる。
【００１４】
本発明の実施例によると、中央誘電体層とコア誘電体層の間に隙間が存在し、当該隙間はコア誘電体層の、キャビティーによって露出させられた一部の周囲に位置する。
【００１５】
本発明は、回路基板の製造方法を提供する。最初に、第１のコア層、第２のコア材料層および中央誘電体材料層が提供される。第１のコア層はコア誘電体層およびコア回路層を含む。コア回路層はコア誘電体層の上に配置され、当該コア回路層は非埋設の回路層である。第２のコア材料層は第１のコア層の上に配置され、中央誘電体材料層は第１のコア層と第２のコア材料層の間に配置される。
次に、第１のコア層、第２のコア材料層および中央誘電体材料層をプレスし、合成回路構造を形成する。当該合成回路構造は事前除去領域を有し、少なくともコア回路層の一部は当該事前除去領域内に位置する。続いて、事前除去領域の周囲に位置する中央誘電体材料層の一部および事前除去領域の周囲に位置する第２のコア材料層の一部が除去される。
その後、事前除去領域内に位置する中央誘電体材料層の一部および事前除去領域内に位置する第２のコア材料層の一部が除去され、中央誘電体層および第２のコア層を形成する。
【００１６】
本発明の実施例によると、第１のコア層、第２のコア材料層および中央誘電体材料層をプレスするステップは、さらに以下の工程を含む。最初に、第１の誘電体材料層および第１の導電層が第１のコア層の上にプレスされ、このとき、第１の誘電体材料層は第１のコア層と第１の導電層の間に位置している。第２の誘電体材料層および第２の導電層は第２のコア層の上にプレスされ、このとき、第２の誘電体材料層は第２のコア層と第２の導電層の間に位置する。次に、第１の導電層および第２の導電層はパターニングされ、第１の回路層および第２の回路層を形成する。
【００１７】
本発明の実施例によると、製造方法は、中央誘電体材料層および事前除去領域の周囲に位置する第２のコア材料層の一部を除去しつつ、事前除去領域の周囲に位置する第２の誘電体材料層の一部を除去するステップ、並びに、中央誘電体材料層および事前除去領域内に位置する第２のコア材料層の一部を除去しつつ、事前除去領域内に位置する第２の誘電体材料層の一部を除去して、第２の誘電体層を形成するステップを、さらに含む。
【００１８】
本発明の実施例によると、中央誘電体材料層の、事前除去領域の周囲に位置する部分および第２のコア材料層の、事前除去領域の周囲に位置する部分を除去する技術は、レーザーエッチングの技術を含む。
【００１９】
本発明の実施例によると、コア回路層はレーザーレジストパターンを有し、レーザーレジストパターンは事前除去領域の周囲に位置する。
【００２０】
本発明の実施例によると、製造方法は、レーザーレジストパターンを除去するために、さらにエッチング工程または機械的な工程を実行するステップを含む。
【００２１】
本発明の実施例によると、中央誘電体材料層の、事前除去領域内に位置する部分および第２のコア材料層の、事前除去領域内に位置する部分を除去する技術には、リフトオフの技術が含まれる。
【００２２】
本発明の実施例によると、第１のコア層は、さらに保護層を含み、当該保護層はコア回路層の、事前除去層内に位置する部分を覆う。
【００２３】
本発明の実施例によると、製造方法は、中央誘電体材料層の、事前除去領域内に位置する部分および第２のコア材料層の、事前除去領域内に位置する部分を除去するステップの後に保護層を除去するステップを、さらに含む。
【００２４】
本発明はキャビティーを有する回路基板を提供する。回路基板は多層コア構造を含む。多層コア構造は、ともに交互に積み重ねられた複数のコア層および複数の中央誘電体層を含む。キャビティーはコア層の一部および少なくとも多層コア構造の中央誘電体層の一部を貫通する。コア層のうちの一つはキャビティーの底に位置し、キャビティーは当該キャビティーの底に位置するコア層のコア回路層を露出させる。
【００２５】
本発明の実施例によると、回路基板は、さらに、第１の回路構造および第２の回路構造を含む。第１の回路構造は多層コア構造の第１の面に配置される。第２の回路構造は多層コア構造の第２の面に配置される。第１の面は第２の面の反対側であり、キャビティーは第２の回路構造を貫通する。
【００２６】
本発明の実施例によると、第１の回路構造は第１の誘電体層および第１の回路層を含む。第１の誘電体層は多層コア構造の第１の面に配置される。第１の回路層は第１の誘電体層の上に配置される。
【００２７】
本発明の実施例によると、第２の回路構造は第２の誘電体層および第２の回路層を含む。第２の誘電体層は多層コア構造の第２の面に配置される。第２の回路層は第２の誘電体層の上に配置される。
【００２８】
上記のように、本発明で提供される回路基板は、ともに交互に積み重ねられた複数のコア層および複数の中央誘電体層を有する。したがって、キャビティーが誘電体層の半分以上を貫通したときに、キャビティーは、いくつかのコア層および少なくともいくつかの中央誘電体層を貫通し、キャビティーの底に位置するコア層のコア回路層を露出させる。
【００２９】
添付図面は、本発明のさらなる理解を提供するために含まれており、この明細書に含まれ、この明細書の一部を構成する。図面は本発明の実施例を説明し、明細書とともに、本発明の本質を説明することに役立つ。
【図面の簡単な説明】
【００３０】
【図１】従来の回路基板の断面図である。
【図２Ａ】本発明の一実施例に係る回路基板の断面図である。
【図２Ｂ】図２Ａの回路基板の変形例である。
【図３Ａ】本発明の一実施例に係る回路基板の製造工程を示す断面図である。
【図３Ｂ】本発明の一実施例に係る回路基板の製造工程を示す断面図である。
【図３Ｃ】本発明の一実施例に係る回路基板の製造工程を示す断面図である。
【図３Ｄ】本発明の一実施例に係る回路基板の製造工程を示す断面図である。
【図３Ｅ】本発明の一実施例に係る回路基板の製造工程を示す断面図である。
【図３Ｆ】図３Ｅの回路基板の変形例である。
【図３Ｇ】図３Ｅの回路基板の変形例である。
【実施例】
【００３１】
ここで、本発明の好適な実施例を詳細に参照し、その例を添付の図面に示す。同一又は類似の部分を参照するために、可能な限り、同じ参照番号を図面と明細書に対して用いる。
【００３２】
図２Ａは、本発明の一実施例における回路基板の断面図である。図２Ｂは、図２Ａの回路基板の他の実施例を示す。図２Ａを参照すると、本実施例の回路基板２００はキャビティーＲを有する。回路基板２００は、第１のコア層２１０、第２のコア層２２０、中央誘電体層２３０、第１の回路構造２４０、および第２の回路構造２５０を含む。
【００３３】
第１のコア層２１０は、コア誘電体層２１２並びに２つのコア回路層２１４および２１６を含む。コア回路層２１４および２１６は、それぞれ、コア誘電体層２１２の上面２１２ａおよび下面２１２ｂに配置され、お互いに電気的に接続される。コア回路層２１４および２１６は、それぞれ、コア誘電体層２１２の表面２１２ａおよび２１２ｂから突出している。
【００３４】
第２のコア層２２０は、第１のコア層２１０の上に配置される。第２のコア層２２０は、コア誘電体層２２２並びに２つのコア回路層２２４および２２６を含む。コア回路層２２４および２２６は、それぞれ、コア誘電体層２２２の上面２２２ａおよび下面２２２ｂに配置され、お互いに電気的に接続される。中央誘電体層２３０は、第１のコア層２１０と第２のコア層２２０の間に配置される。
【００３５】
第１の回路構造２４０は、第１のコア層２１０の中央誘電体層２３０と反対側の面２１８の上に配置される。本実施例では、第１の回路構造２４０は、ともに積み重ねられた２つの誘電体層２４２および２４６、並びに、２つの回路層２４４および２４８を含む。誘電体層２４２は第１のコア層２１０の上に配置され、回路層２４４は誘電体層２４２上で誘電体層２４２と２４６の間に配置され、回路層２４８は誘電体層２４６の回路層２４４と反対側の面の上に配置される。しかしながら、本実施例では、第１の回路構造２４０の回路層および誘電体層の数は制限されない。つまり、１つまたは複数の回路層および誘電体層があり得る。
【００３６】
第２の回路構造２５０は、第２のコア層２２０の中央誘電体層２３０と反対側の面２２８に配置される。本実施例では、第２の回路構造２５０は、ともに積み重ねられた２つの誘電体層２５２および２５６、並びに、２つの回路層２５４および２５８を含む。誘電体層２５２は第２のコア層２２０の上に配置され、回路層２５４は誘電体層２５２上で誘電体層２５２と２５６の間に配置され、回路層２５８は誘電体層２５６の回路層２５４と反対側の面の上に配置される。しかしながら、本実施例では、第２の回路構造２５０の回路層および誘電体層の数は制限されない。つまり、１つまたは複数の回路層および誘電体層があり得る。
【００３７】
回路基板２００のキャビティーＲは、第２のコア層２２０、中央誘電体層２３０、および第２の回路構造２５０を貫通し、コア回路層２１４の一部を露出させる。本実施例においては、キャビティーＲが貫通する誘電体層の数（中央誘電体層２３０、コア誘電体層２２２、並びに、誘電体層２４２および２４６を含む）は、キャビティーＲが貫通しない誘電体層の数（コア誘電体層２１２並びに誘電体層２４２および２４６を含む）より多いことに注意しなければならない。つまり、キャビティーＲは、（回路基板２００の）誘電体層の半分以上を貫通する。しかしながら、他の実施例では、キャビティーＲが誘電体層の半分以下を貫通してもよい。本実施例では、回路基板２００はともに積み重ねられた第１のコア層２１０および第２のコア層２２０を有するため、キャビティーＲは、誘電体層の半分以上を貫通するときに、第２のコア層２２０を貫通し第１のコア層２１０のコア回路層２１４を露出させる。
【００３８】
本実施例では、コア層の数が制限されないことに注意しなければならない。つまり、３層以上コア層がある場合もある。キャビティーは、コア層の一部および中央誘電体層の少なくとも一部を貫通し、１つのコア層はキャビティーの底に位置し、キャビティーは、当該キャビティーの底に位置するコア層の回路層を露出させる場合がある。例えば、図２Ｂに示されるように、本実施例の回路基板２００ａは、多層コア構造Ｍを含む。
多層コア構造Ｍは、第１のコア層２１０、第２のコア層２２０、第３のコア層２７０、第１のコア層２１０と第２のコア層２２０の間に配置される中央誘電体層２３０、および、第２のコア層２２０と第３のコア層２７０の間に配置される中央誘電体層２８０を有する。キャビティーＲは、第２のコア層２２０、第３のコア層２７０、中央誘電体層２３０、および中央誘電体層２８０を貫通し、キャビティーＲの底に位置する第１のコア層２１０のコア回路層２１４を露出させる。本実施例では、多層コア構造Ｍの中のキャビティーＲが貫通するコア層の数および貫通しないコア層の数は制限されないことに注意しなければならない。つまり、キャビティーＲは第３のコア層２７０のみを貫通してもよい。
【００３９】
再び図２Ａを参照すると、本実施例では、コア回路層２１４はキャビティーＲによって露出させられるコア誘電体層２１２の周囲に位置するレーザーレジストパターン２１４ａを有する。中央誘電体層２３０は、レーザーレジストパターン２１４ａの一部を覆い、キャビティーＲはレーザーレジストパターン２１４ａの他の部分を露出させる。さらに、本実施例では、ソルダーレジスト層２６０が、第１の回路構造２４０、第２の回路構造２５０、および第１のコア層２１０のそれぞれについて形成され、回路層２４８、回路層２５８、およびコア回路層２１４の一部を覆って保護する。
【００４０】
以下に、本実施例における回路基板２００の製造方法を詳細に記述する。
【００４１】
図３Ａ〜３Ｅは、本発明の一実施例における、回路基板の製造工程を示す断面図である。図３Ｆは、図３Ｅに示す回路基板の他の実施例である。図３Ｇは、図３Ｅに示す回路基板の他の実施例である。
【００４２】
最初に、図３Ａを参照すると、第１のコア層２１０、第２のコア材料層２２０ａ、中央誘電体材料層２３０ａ、誘電体層２４２、導電層２４４ａ、誘電体材料層２５２ａ、および導電層２５４ａが設けられている。
【００４３】
第１のコア層２１０は、図２Ａの第１のコア層２１０と同じ構造を有する。第２のコア材料層２２０ａは、第１のコア層２１０の上に配置される。中央誘電体材料層２３０ａは、第１のコア層２１０と第２のコア材料層２２０ａの間に配置される。誘電体層２４２は、第１のコア層２１０の中央誘電体材料層２３０ａと反対側の面に配置され、第１のコア層２１０と導電層２４４ａの間に配置される。誘電体材料層２５２ａは、第２のコア材料層２２０ａの中央誘電体材料層２３０ａと反対側の面に配置され、導電層２５４ａと第２のコア材料層２２０ａの間に配置される。
【００４４】
次に、図３Ｂを参照すると、第１のコア層２１０、第２のコア材料層２２０ａ、中央誘電体材料層２３０ａ、誘電体層２４２、導電層２４４ａ、誘電体材料層２５２ａ、および導電層２５４ａが、ともにプレスされ、合成回路構造Ｃを形成する。合成回路構造Ｃは、事前除去領域Ｐを有し、コア回路層２１４の一部は事前除去領域Ｐ内に位置する。
続いて、導電層２４４および導電層２５４ａがそれぞれパターニングされ、回路層２４４および回路層２５４を形成し、複数の導電チャネルＶ１およびＶ２が、回路層２４４および回路層２５４が、それぞれ、第１のコア層２１０および第２のコア材料層２２０ａに電気的に接続されるように形成される。
【００４５】
その後、図３Ｃを参照すると、誘電体層２４２、回路層２４４、誘電体材料層２５２ａ、および回路層２５４を形成する技術と同じ技術で、誘電体層２４６ａおよび回路層２４８が、誘電体層２４２の上に選択的に形成され、誘電体材料層２５６ａおよび回路層２５８が、誘電体材料層２５２ａの上に形成される。
【００４６】
続いて、図３Ｄを参照すると、事前除去領域Ｐの周囲に位置する、中央誘電体材料層２３０ａ、第２のコア材料層２２０ａ、並びに、誘電体材料層２５２ａおよび２５６ａは、前述の材料層２３０ａ、２２０ａ、２５２ａ、および２５６を貫通する隙間Ｇを形成するために、レーザーエッチング工程で除去される。本実施例では、コア誘電体層２１２がレーザーエッチング工程によってダメージを受けないよう保護するために、コア回路層２１４が、事前除去領域Ｐの表面に位置するレーザーレジストパターン２１４ａを有することができる。
さらに、第１のコア層２１０は保護層Ａを有することができる。その後の除去工程においてコア回路層２１４を保護するために、保護層Ａは、事前除去領域Ｐ内に位置するコア回路層２１４の一部を覆う。また、事前除去領域Ｐ内に位置する中央誘電体材料層２３０ａが容易に除去できるように、保護層Ａは、剥離層とすることができる。
【００４７】
続いて、図３Ｅを参照すると、中央誘電体層２３０、第２のコア層２２０、並びに、誘電体層２５２および２５６、およびキャビティーＲを形成するために、事前除去領域Ｐ内に位置する、中央誘電体材料層２３０ａ、第２のコア材料層２２０ａ、並びに、誘電体材料層２５２ａおよび２５６ａは、リフトオフ技術により除去される。誘電体層２５２および２５６、並びに、回路層２５４および２５８は、第２の回路構造２５０を形成し、キャビティーＲは、第２の回路構造２５０、第２のコア層２２０、および中道誘電体層２３０を貫通する。続いて、保護層Ａが除去される。
他の実施例では、事前除去領域Ｐ内に位置する、保護層Ａ、並びに、中央誘電体材料層２３０ａ、第２のコア材料層２２０ａ、および誘電体材料層２５２ａと２５６ａは、すべてともに除去することができる。次いで、本実施例では、回路層２４８および２５８、並びに、コア回路層２１４の一部を覆い保護するために、ソルダーレジスト層２６０が、それぞれ、第１の回路構造２４０、第２の回路構造２５０、および第１のコア層２１０の上に形成される。
【００４８】
他の実施例では、図３Ｆを参照すると、ソルダーレジスト層２６０を形成する前に、キャビティーＲによって露出させられるレーザーレジストパターン２１４ａの一部が、機械的な工程により除去される。
【００４９】
さらに他の実施例では、図３Ｇを参照すると、ソルダーレジスト層２６０を形成する前に、レーザーレジストパターン２１４ａがエッチング工程により除去される。この点については、隙間Ｇは、中央誘電体層２３０とコア誘電体層２１２の間に存在し、当該隙間Ｇは、コア誘電体層２１２の、キャビティーＲによって露出させられる部分の周囲に位置する。
【００５０】
要約すれば、本発明により提供される回路基板は、ともに交互に積み重ねられる複数のコア層および複数の中央誘電体層を有する。したがって、キャビティーが誘電体層の半分以上を貫通するときは、キャビティーはコア層の一部および少なくとも中央誘電体層の一部を貫通し、当該キャビティーの底に位置するコア層のコア回路層を露出させる。
【００５１】
本発明の範囲や精神から外れずに、様々な改良や変形が本発明の構造に対しされ得ることは、当業者にとっては明らかである。上述を考慮すると、本発明は、以下の請求項やそれと同等のものの範囲に含まれる、この発明の改良や変形に及ぶことを意図している。
【特許請求の範囲】
【請求項１】
キャビティーを有する回路基板であって、
コア誘電体層およびコア回路層を備え、前記コア回路層が前記コア誘電体層の上に配置される第１のコア層と、
前記第１のコア層の上に配置される第２のコア層と、
前記第１のコア層と前記第２のコア層との間に配置される中央誘電体層と、
を備え、
前記キャビティーが、前記第２のコア層および前記中央誘電体層を貫通し、前記コア回路層の一部を露出させる、
ことを特徴とする、回路基板。
【請求項２】
前記第１のコア層上の前記中央誘電体層と反対側に配置される第１の回路構造と、
前記第２のコア層上の前記中央誘電体層と反対側に配置される第２の回路構造と、
をさらに備え、
前記キャビティーが前記第２の回路構造を貫通する、
請求項１に記載の回路基板。
【請求項３】
前記第１の回路構造が、
前記第１のコア層の上に配置される第１の誘電体層と、
前記第１の誘電体層の上に配置される第１の回路層と、
を備える、請求項２に記載の回路基板。
【請求項４】
前記第２の回路構造が、
前記第２のコア層の上に配置される第２の誘電体層と、
前記第２の誘電体層の上に配置される第２の回路層と、
を備える、請求項２に記載の回路基板。
【請求項５】
前記コア回路層がレーザーレジストパターンを有し、
前記レーザーレジストパターンが、前記コア誘電体層の、前記キャビティーによって露出させられる部分の周囲に位置する、
請求項１に記載の回路基板。
【請求項６】
前記中央誘電体層が前記レーザーレジストパターンの一部を覆い、
前記キャビティーが前記レーザーレジストパターンのその他の部分を露出させる、
請求項５に記載の回路基板。
【請求項７】
前記中央誘電体層と前記コア誘電体層の間に隙間が存在し、
前記隙間が、前記コア誘電体層の、前記キャビティーによって露出させられる部分の周囲に位置する、
請求項１に記載の回路基板。
【請求項８】
回路基板を製造する方法であって、
コア誘電体層およびコア回路層を備え、前記コア回路層が前記コア誘電体層の上に配置される第１のコア層と、
前記第１のコア層の上に配置される第２のコア材料層と、
前記第１のコア層と前記第２のコア材料層との間に配置される中央誘電体材料層と、
を供給するステップと、
前記第１のコア層、前記第２のコア材料層、および前記中央誘電体材料層をプレスして、事前除去領域を有し、少なくとも前記コア回路層の一部が前記事前除去領域内に位置する合成回路構造を形成するステップと、
前記中央誘電体材料層の、前記事前除去領域の周囲に位置する部分および前記事前除去領域の周囲に位置する前記第２コア材料層を除去するステップと、
前記中央誘電体材料層の、前記事前除去領域内に位置する部分および前記第２のコア材料層の、前記事前除去領域内に位置する部分を除去し、中央誘電体層および第２のコア層を形成するステップと、
を含むことを特徴とする、回路基板を製造する方法。
【請求項９】
前記第１のコア層、前記第２のコア材料層および前記中央誘電体材料層をプレスするステップが、
第１の導電層および、前記第１のコア層と前記第１の導電層との間に位置する第１の誘電体材料層を、前記第１のコア層の上にプレスするステップと、
第２の導電層および、前記第２のコア層と前記第２の導電層の間に位置する第２の誘電体材料層を、前記第２のコア層の上にプレスするステップと、
前記第１の導電層および前記第２の導電層をパターニングして、第１の回路層および第２の回路層を形成するステップと、
をさらに含む、請求項８に記載の製造方法。
【請求項１０】
前記中央誘電体材料層の、前記事前除去領域の周囲に位置する部分および前記第２のコア材料層の、前記事前除去領域の周囲に位置する部分を除去する際に、前記第２の誘電体材料層の、前記事前除去領域の周囲に位置する部分を除去するステップと、
前記中央誘電体材料層の、前記事前除去領域内に位置する部分および前記第２のコア材料層の、前記事前除去領域内に位置する部分を除去する際に、前記第２の誘電体材料層の、前記事前除去領域内に位置する部分を除去して、第２の誘電体層を形成するステップと、
をさらに含む、請求項９に記載の製造方法。
【請求項１１】
前記中央誘電体材料層の、前記事前除去領域の周囲に位置する部分および前記第２のコア材料層の、前記事前除去領域の周囲に位置する部分を除去する技術にレーザーエッチングの技術を含むこと、
を特徴とする、請求項８に記載の製造方法。
【請求項１２】
前記コア回路層がレーザーレジストパターンを有し、前記レーザーレジストパターンが前記事前除去領域の周囲に位置すること、
を特徴とする、請求項１１に記載の製造方法。
【請求項１３】
エッチング工程または機械的な工程を実行して、前記レーザーレジストパターンを除去するステップ、
をさらに含む、請求項１２に記載の製造方法。
【請求項１４】
前記中央誘電体材料層の、前記事前除去領域内に位置する部分および前記第２のコア材料層の、前記事前除去領域内に位置する部分を除去する技術として、リフトオフの技術を含むこと、
を特徴とする、請求項８に記載の製造方法。
【請求項１５】
前記第１のコア層が、前記コア回路層の、前記事前除去領域内に位置する部分を覆う保護層をさらに含むこと、
を特徴とする、請求項８に記載の製造方法。
【請求項１６】
前記中央誘電体材料層の、前記事前除去領域内に位置する部分および前記第２のコア材料層の、前記事前除去領域内に位置する部分を除去するとき又は除去した後に、前記保護層を除去するステップ、
をさらに含む、請求項１５に記載の製造方法。
【請求項１７】
キャビティーを有する回路基板であって、
前記回路基板は、多層コア構造を備え、
前記多層コア構造は、ともに積み重ねられた複数のコア層および複数の中央誘電体層を備え、
前記キャビティーは、前記コア層の一部および少なくとも前記多層コア構造の前記中央誘電体層の一部を貫通し、
前記コア層のうちの一層は、前記キャビティーの底に位置し、
前記キャビティーは、前記キャビティーの底に位置する前記コア層のコア回路層を露出させること、
を特徴とする回路基板。
【請求項１８】
前記多層コア構造の第１の面に配置される第１の回路構造と、
前記多層コア構造の前記第１の面の反対側の第２の面に配置される第２の回路構造と、
をさらに備え、
前記キャビティーが前記第２の回路構造を貫通する、
請求項１７に記載の回路基板。
【請求項１９】
前記第１の回路構造が、前記多層コア構造の前記第１の面に配置される第１の誘電体層および前記第１の誘電体層の上に配置される第１の回路層を備える、
請求項１８に記載の回路基板。
【請求項２０】
前記第２の回路構造が、前記多層コア構造の前記第２の面に配置される第２の誘電体層および前記第２の誘電体層の上に配置される第２の回路層を備える、
請求項１８に記載の回路基板。
【請求項１】
キャビティーを有する回路基板であって、
コア誘電体層およびコア回路層を備え、前記コア回路層が前記コア誘電体層の上に配置される第１のコア層と、
前記第１のコア層の上に配置される第２のコア層と、
前記第１のコア層と前記第２のコア層との間に配置される中央誘電体層と、
を備え、
前記キャビティーが、前記第２のコア層および前記中央誘電体層を貫通し、前記コア回路層の一部を露出させる、
ことを特徴とする、回路基板。
【請求項２】
前記第１のコア層上の前記中央誘電体層と反対側に配置される第１の回路構造と、
前記第２のコア層上の前記中央誘電体層と反対側に配置される第２の回路構造と、
をさらに備え、
前記キャビティーが前記第２の回路構造を貫通する、
請求項１に記載の回路基板。
【請求項３】
前記第１の回路構造が、
前記第１のコア層の上に配置される第１の誘電体層と、
前記第１の誘電体層の上に配置される第１の回路層と、
を備える、請求項２に記載の回路基板。
【請求項４】
前記第２の回路構造が、
前記第２のコア層の上に配置される第２の誘電体層と、
前記第２の誘電体層の上に配置される第２の回路層と、
を備える、請求項２に記載の回路基板。
【請求項５】
前記コア回路層がレーザーレジストパターンを有し、
前記レーザーレジストパターンが、前記コア誘電体層の、前記キャビティーによって露出させられる部分の周囲に位置する、
請求項１に記載の回路基板。
【請求項６】
前記中央誘電体層が前記レーザーレジストパターンの一部を覆い、
前記キャビティーが前記レーザーレジストパターンのその他の部分を露出させる、
請求項５に記載の回路基板。
【請求項７】
前記中央誘電体層と前記コア誘電体層の間に隙間が存在し、
前記隙間が、前記コア誘電体層の、前記キャビティーによって露出させられる部分の周囲に位置する、
請求項１に記載の回路基板。
【請求項８】
回路基板を製造する方法であって、
コア誘電体層およびコア回路層を備え、前記コア回路層が前記コア誘電体層の上に配置される第１のコア層と、
前記第１のコア層の上に配置される第２のコア材料層と、
前記第１のコア層と前記第２のコア材料層との間に配置される中央誘電体材料層と、
を供給するステップと、
前記第１のコア層、前記第２のコア材料層、および前記中央誘電体材料層をプレスして、事前除去領域を有し、少なくとも前記コア回路層の一部が前記事前除去領域内に位置する合成回路構造を形成するステップと、
前記中央誘電体材料層の、前記事前除去領域の周囲に位置する部分および前記事前除去領域の周囲に位置する前記第２コア材料層を除去するステップと、
前記中央誘電体材料層の、前記事前除去領域内に位置する部分および前記第２のコア材料層の、前記事前除去領域内に位置する部分を除去し、中央誘電体層および第２のコア層を形成するステップと、
を含むことを特徴とする、回路基板を製造する方法。
【請求項９】
前記第１のコア層、前記第２のコア材料層および前記中央誘電体材料層をプレスするステップが、
第１の導電層および、前記第１のコア層と前記第１の導電層との間に位置する第１の誘電体材料層を、前記第１のコア層の上にプレスするステップと、
第２の導電層および、前記第２のコア層と前記第２の導電層の間に位置する第２の誘電体材料層を、前記第２のコア層の上にプレスするステップと、
前記第１の導電層および前記第２の導電層をパターニングして、第１の回路層および第２の回路層を形成するステップと、
をさらに含む、請求項８に記載の製造方法。
【請求項１０】
前記中央誘電体材料層の、前記事前除去領域の周囲に位置する部分および前記第２のコア材料層の、前記事前除去領域の周囲に位置する部分を除去する際に、前記第２の誘電体材料層の、前記事前除去領域の周囲に位置する部分を除去するステップと、
前記中央誘電体材料層の、前記事前除去領域内に位置する部分および前記第２のコア材料層の、前記事前除去領域内に位置する部分を除去する際に、前記第２の誘電体材料層の、前記事前除去領域内に位置する部分を除去して、第２の誘電体層を形成するステップと、
をさらに含む、請求項９に記載の製造方法。
【請求項１１】
前記中央誘電体材料層の、前記事前除去領域の周囲に位置する部分および前記第２のコア材料層の、前記事前除去領域の周囲に位置する部分を除去する技術にレーザーエッチングの技術を含むこと、
を特徴とする、請求項８に記載の製造方法。
【請求項１２】
前記コア回路層がレーザーレジストパターンを有し、前記レーザーレジストパターンが前記事前除去領域の周囲に位置すること、
を特徴とする、請求項１１に記載の製造方法。
【請求項１３】
エッチング工程または機械的な工程を実行して、前記レーザーレジストパターンを除去するステップ、
をさらに含む、請求項１２に記載の製造方法。
【請求項１４】
前記中央誘電体材料層の、前記事前除去領域内に位置する部分および前記第２のコア材料層の、前記事前除去領域内に位置する部分を除去する技術として、リフトオフの技術を含むこと、
を特徴とする、請求項８に記載の製造方法。
【請求項１５】
前記第１のコア層が、前記コア回路層の、前記事前除去領域内に位置する部分を覆う保護層をさらに含むこと、
を特徴とする、請求項８に記載の製造方法。
【請求項１６】
前記中央誘電体材料層の、前記事前除去領域内に位置する部分および前記第２のコア材料層の、前記事前除去領域内に位置する部分を除去するとき又は除去した後に、前記保護層を除去するステップ、
をさらに含む、請求項１５に記載の製造方法。
【請求項１７】
キャビティーを有する回路基板であって、
前記回路基板は、多層コア構造を備え、
前記多層コア構造は、ともに積み重ねられた複数のコア層および複数の中央誘電体層を備え、
前記キャビティーは、前記コア層の一部および少なくとも前記多層コア構造の前記中央誘電体層の一部を貫通し、
前記コア層のうちの一層は、前記キャビティーの底に位置し、
前記キャビティーは、前記キャビティーの底に位置する前記コア層のコア回路層を露出させること、
を特徴とする回路基板。
【請求項１８】
前記多層コア構造の第１の面に配置される第１の回路構造と、
前記多層コア構造の前記第１の面の反対側の第２の面に配置される第２の回路構造と、
をさらに備え、
前記キャビティーが前記第２の回路構造を貫通する、
請求項１７に記載の回路基板。
【請求項１９】
前記第１の回路構造が、前記多層コア構造の前記第１の面に配置される第１の誘電体層および前記第１の誘電体層の上に配置される第１の回路層を備える、
請求項１８に記載の回路基板。
【請求項２０】
前記第２の回路構造が、前記多層コア構造の前記第２の面に配置される第２の誘電体層および前記第２の誘電体層の上に配置される第２の回路層を備える、
請求項１８に記載の回路基板。
【図１】
【図２Ａ】
【図２Ｂ】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図３Ｅ】
【図３Ｆ】
【図３Ｇ】
【図２Ａ】
【図２Ｂ】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図３Ｅ】
【図３Ｆ】
【図３Ｇ】
【公開番号】特開２０１３−６５８８１（Ｐ２０１３−６５８８１Ａ）
【公開日】平成２５年４月１１日（２０１３．４．１１）
【国際特許分類】
【外国語出願】
【出願番号】特願２０１２−２６２９５３（Ｐ２０１２−２６２９５３）
【出願日】平成２４年１１月３０日（２０１２．１１．３０）
【分割の表示】特願２０１０−１１４７９５（Ｐ２０１０−１１４７９５）の分割
【原出願日】平成２２年５月１８日（２０１０．５．１８）
【出願人】（５０４３６６１０９）欣興電子股▲ふん▼有限公司 (21)
【Ｆターム（参考）】
【公開日】平成２５年４月１１日（２０１３．４．１１）
【国際特許分類】
【出願番号】特願２０１２−２６２９５３（Ｐ２０１２−２６２９５３）
【出願日】平成２４年１１月３０日（２０１２．１１．３０）
【分割の表示】特願２０１０−１１４７９５（Ｐ２０１０−１１４７９５）の分割
【原出願日】平成２２年５月１８日（２０１０．５．１８）
【出願人】（５０４３６６１０９）欣興電子股▲ふん▼有限公司 (21)
【Ｆターム（参考）】
[ Back to top ]