画像コントロールＩＣ及び電子機器
【課題】 ３つの色信号処理回路にそれぞれ位相の異なるクロック信号を供給して、位相の異なるクロック信号により、時間軸上で異なるタイミングで発生する個々のＥＭＩノイズの重なり合いをなくして、全体としてＥＭＩノイズのピークを低減した画像処理コントローラＩＣを提供すること。
【解決手段】 一画素の色データを第１〜第３の色信号Ｒ，Ｇ，Ｂに分割して処理する画像コントロールＩＣにおいて、基準クロック信号ＤＣＬＫが入力され、それぞれ位相が異なる第１〜第３のクロック信号φ１〜φ３を出力するクロック信号生成回路２８と、第１の色信号Ｒを第１のクロック信号φ１により同時に駆動される第１の同期回路を用いて処理する第１の色信号処理回路２０と、第２の色信号Ｂを第２のクロック信号φ２により同時に駆動される第２の同期回路を用いて処理する第２の色信号処理回路２２と、第３の色信号Ｂを第３のクロック信号φ３により同時に駆動される第３の同期回路を用いて処理する第３の色信号処理回路２４とを有する。
【解決手段】 一画素の色データを第１〜第３の色信号Ｒ，Ｇ，Ｂに分割して処理する画像コントロールＩＣにおいて、基準クロック信号ＤＣＬＫが入力され、それぞれ位相が異なる第１〜第３のクロック信号φ１〜φ３を出力するクロック信号生成回路２８と、第１の色信号Ｒを第１のクロック信号φ１により同時に駆動される第１の同期回路を用いて処理する第１の色信号処理回路２０と、第２の色信号Ｂを第２のクロック信号φ２により同時に駆動される第２の同期回路を用いて処理する第２の色信号処理回路２２と、第３の色信号Ｂを第３のクロック信号φ３により同時に駆動される第３の同期回路を用いて処理する第３の色信号処理回路２４とを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一画素の色データを３つの色信号（ＲＧＢ、ＹＵＶ、ＹＣｒＣｂなど）に分割して処理する第１〜第３の色信号処理回路を有する画像コントロールＩＣ及び電子機器に関し、特にＥＭＩ（Electro Magnetic Interference）ノイズのピークを低減した画像コントロールＩＣ及び電子機器に関する。
【背景技術】
【０００２】
単位時間あたりのＩＣ内部の消費電流の変化が最大となる時に、ＥＭＩノイズはピークに達する。このＥＭＩノイズのピークを低減する方法が提案されている。
【０００３】
特許文献１は、表示駆動回路を制御する制御回路の最終段で、複数のデジタル信号を位相の異なるクロック信号によりラッチすることで、複数のデジタル信号を複数の位相で出力している。これにより、制御回路−駆動回路間の信号線に流れる電流に位相差をつけ、信号線からの放射を低減している。
【０００４】
引用文献２は、相互にデータの受け渡しが行なわれる２つのフリップフロップ（Ｆ／Ｆ）群にそれぞれ位相差のあるクロック信号を供給し、消費電流が過渡的に変化するタイミングが、各Ｆ／Ｆ群にて同時期に集中することを緩和して、ＥＭＩノイズのピークを下げている。
【０００５】
引用文献３は、位相クロック選択部より、異なる位相のクロックパターンを選択した各回にて輻射強度を観測し、その中で最も少ない輻射強度の時の位相クロックパターンを選択している。
【特許文献１】特開平１１−２８８３３９号公報
【特許文献２】特開２０００−９１８８７号公報
【特許文献３】特開２００４−１６４２９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
一般にデジタル信号を扱うＩＣでは、データ信号線は、クロック信号よりも先にその内容（ＨかＬか）を確定しておき、さらにデータが確実に内部に取り込めるように、タイミング信号を与えた後もしばらくはそのままの状態で保持しておく必要がある。そうでないと、ＩＣ内部でＨかＬかを正しく認識できず、内部状態が不定となってしまうからである。
【０００７】
このクロック信号に先だって、データ信号を確定、保持しておかなければならない最小限の時間を「セットアップタイム」といい、逆に、タイミング信号を与えた後もデータ信号を保持しておかなければならない時間を「（入力）ホールドタイム」という。同期回路では、ＥＭＩ低減対策として上述の通りクロック信号の位相を異ならせた場合でも、ＩＣの全回路にて「セットアップタイム」及び「ホールドタイム」を満たさなければならない。そうでないと、ＩＣ内部でデータ信号を正しく処理できないからである。
【０００８】
上述した引用文献１は、出力信号線からの輻射防止が目的であり、制御回路内でのＥＭＩのピークノイズの低減は図れない。引用文献２，３は、いずれも一つのＩＣを同期回路として扱っており、ＩＣの「セットアップタイム」及び「ホールドタイム」を満たしている制約下でクロック信号の位相をずらす必要がある。
【０００９】
画像信号の場合、ドットクロックの一周期（１ｓｅｃ÷フレームレート÷表示部の全画素数）は、例えばフレームレートを６０とし３２０×２４０画素とするとほぼ２０ｎｓｅｃ（ｎ＝１０−９）であるのに対して（一般に数十ｎｓｅｃ）、同期回路内で許されるＥＭＩ対策上のクロックの位相差はせいぜい数百ｐｓｅｃ（ｐ＝１０−１２）である。この制約下では、第１のクロック信号で駆動される第１の同期回路にて発生する第１のＥＭＩノイズが下がりきる前に、第２のクロック信号にて駆動される第２の同期回路で第２のＥＭＩノイズが発生し、各同期回路にて時間軸上でずれて発生する第１，第２のＥＭＩノイズが相互に重なり合ってしまう。よって、引用文献２，３では、同一クロック信号により同時期に処理するものと比べればＥＭＩノイズのピークは下がっても、相互に重なり合う部分のＥＭＩノイズが加算されてノイズピークを下げるのにも限界があった。
【００１０】
本発明は、３つの色信号処理回路を非同期回路として扱い、３つの色信号処理回路にそれぞれ位相の異なるクロック信号を供給して、位相の異なるクロック信号により時間軸上で異なるタイミングで発生する個々のＥＭＩノイズの重なり合いをなくして、全体としてＥＭＩノイズのピークを低減した画像処理コントローラＩＣ及びそれを用いた電子機器を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の一態様は、一画素の色データを第１〜第３の色信号に分割して処理する画像コントロールＩＣにおいて、基準クロック信号が入力され、それぞれ位相が異なる第１〜第３のクロック信号を出力するクロック信号生成回路と、前記第１の色信号を、前記第１のクロック信号により同時に駆動される第１の同期回路を用いて処理する第１の色信号処理回路と、前記第２の色信号を、前記第２のクロック信号により同時に駆動される第２の同期回路を用いて処理する第２の色信号処理回路と、前記第３の色信号を、前記第３のクロック信号により同時に駆動される第３の同期回路を用いて処理する第３の色信号処理回路とを有することを特徴とする。
【００１２】
本発明の一態様によれば、第１〜第３の色信号をそれぞれ独立して処理する第１〜第３の色信号処理回路は、相互間にて色信号の授受はなく、非同期で作動させることができる。従って、第１〜第３の色信号処理回路にそれぞれ入力される第１〜第３のクロック信号間の位相差は、第１〜第３の色信号処理回路の全体でのセットアップ／ホールドタイムを考慮しなくて済む。従って、従来のように位相差を数百ｐｓｅｃのオーダーとしなくて良い。この結果、第１〜第３の色信号処理回路にて第１〜第３のクロック信号に同期して発生するＥＭＩノイズは、単位時間あたりの消費電流の変化が最大となる時にピークを時間軸でより大きく分散させることができる。これにより、第１〜第３の色信号処理回路にて各々発生するＥＭＩノイズが重なり合わないため、回路全体のＥＭＩノイズのピークは第１〜第３の色信号処理回路にて各々発生する個々のＥＭＩノイズのピークと等しくなる。よって、回路全体のＥＭＩノイズのピークは、クロック信号に位相差を設けない場合と比べてほぼ１／３に低減できる。
【００１３】
本発明の一態様では、前記基準クロック信号に基づいて、画像を出力駆動するタイミング信号を生成するタイミング信号生成回路をさらに有し、前記第１〜第３のクロック信号のいずれか一つを、前記タイミング信号生成回路に入力されるクロック信号の位相と一致させることができる。
【００１４】
タイミング信号生成回路は、第１〜第３の色信号処理回路と比べて回路規模は小さく消費電流も格段に少ない。よって、タイミング信号生成回路に入力されるクロックの位相を第１〜第３のクロック信号のいずれか一つと一致させても、ＥＭＩノイズのピークはほとんど増大しない。むしろ、クロック信号を共通化することでクロック信号生成回路の回路規模が小さくすることの効果を確保できる。
【００１５】
本発明の一態様では、前記第１〜第３の同期回路の各々は、色データを転送する複数のフリップフロップを含み、前記第１の色信号処理回路内に配置された前記複数のフリップフロップには前記第１のクロック信号が供給され、前記第２の色信号処理回路内に配置された前記複数のフリップフロップには前記第２のクロック信号が供給され、前記第３の色信号処理回路内に配置された前記複数のフリップフロップには前記第３のクロック信号を供給することができる。
【００１６】
フリップフロップは、クロック信号に同期してデータを保持・出力する機能を有し、第１〜第３の色信号処理回路に多用されている。本発明では、ＩＣ全体にあるフリップフロップがほぼ３分割で分配された第１〜第３の色信号処理回路に、それぞれ異なる位相のクロック信号を供給し、ほぼ３分割されたフリップフロップを分配領域毎に同時駆動するので、ＥＭＩノイズのピークは位相差を設けないときに比べてほぼ１／３になる。
【００１７】
本発明の一態様では、前記第１，第２のクロック信号間の位相差と、前記第２，第３のクロック信号間の位相差と、第１，第３のクロック信号間の位相差とは、それぞれ、１０−９ｓｅｃの桁に整数値を有するオーダーに設定することができる。
【００１８】
セットアップ／ホールドタイムを考慮した従来例では、位相差が数百ｐ（１０−１２）ｓｅｃのオーダーであったが、本発明では１０−９ｓｅｃと従来例の１０倍近くの位相差をつけることができる。よって、第１〜第３の色信号処理回路にて各々発生するＥＭＩノイズが重なり合わず、回路全体のＥＭＩノイズのピークを第１〜第３の色信号処理回路にて各々発生する個々のＥＭＩノイズのピークとすることができる。
【００１９】
本発明の一態様では、前記第１，第２のクロック信号の位相差と、前記第２，第３のクロック信号の位相差と、第１，第３のクロック信号間の位相差とは、それぞれ、前記基準クロック信号の一周期をＴとしたとき、Ｔ／１０〜Ｔ／３に設定することができる。
【００２０】
基準クロックの一周期Ｔは数十ｎｓｅｃであり、各クロック信号間の位相差をＴ／１０〜Ｔ／３とすれば、１０−９ｓｅｃの桁に整数値を有するオーダーに設定することができる。なお、位相差＝Ｔ／３とすると、各色信号処理回路の個々で発生するＥＭＩノイズの発生時期を時間軸上で最も離すことができ、しかも、一つの色信号が１周期遅れとなることがないので、第１〜第３の色信号を色信号処理後に位相合わせする際にも都合がよい。
【００２１】
本発明の一態様では、前記第１〜第３の色信号補正回路のいずれかは、色補正回路、所定中間階調レベルに対して一時的に高い階調レベルで駆動するためのオーバードライブ回路、あるいは入力階調ビット数に対して出力階調ビット数を異ならせるフレームレートコントロール回路を含むことができる。これらの各回路は処理上フリップフロップが必要となるからである。
【００２２】
本発明の一態様では、前記第１〜第３の色信号処理回路からの前記第１〜第３の色信号の位相を合わせる位相合わせ回路をさらに含むことができる。
【００２３】
画像コントロールＩＣの出力はドライバＩＣに供給され、ドライバＩＣでは最終的に第１〜第３の色信号を同時にラッチして駆動することが多い。よって、画像コントロールＩＣの最終出力として、第１〜第３の色信号の位相を合わせることが好ましい。
【００２４】
本発明の他の態様は、本発明の一態様に係る画像ドライバＩＣを内蔵した電子機器を定義している。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００２６】
図１は、本発明を携帯電話機に適用した実施形態を示している。図１において、ベースバンドエンジン（ＢＢＥ：広義には画像供給側ＩＣ）１は携帯電話機の基本機能を司るＬＳＩ（Large Scale Integrated Circuit）であり、インターネット経由で受信した動画や静止画、カメラで撮影した自然画、携帯電話機の操作上で必要なメニュー画面、アイコンなどの文字・図形情報等の各種画像データの出力源である。
【００２７】
図１において、携帯電話機のディスプレイとして例えば液晶パネル２が設けられている。この液晶パネル２は、２枚のガラス基板３，４間に液晶１０を封入したものである。大きなガラス基板３は例えばアクティブマトリクス基板であり、各画素に例えば三端子アクティブ素子であるＴＦＴ（Thin Film Transistor）１２が画素スイッチとして設けられ、そのゲート電圧を保持する保持容量１４も設けられている。各画素のＴＦＴ１２のドレイン端子に透明画素電極が、ソース端子にデータ線であるソース線１６が、ゲート端子に走査線であるゲート線１８がそれぞれ接続されている。このガラス基板３と対向するガラス基板４には透明電極が設けられている。ガラス基板３上には、ガラス基板３の短辺に沿って、液晶パネル２を駆動する液晶ドライバＩＣ（広義には画像出力ドライバＩＣ））５がＣＯＧ実装されている。ドライバＩＣ５は、液晶パネル２のゲート線に走査信号を、ソース線にデータ信号を供給して液晶パネル２を表示駆動する。
【００２８】
このベースバンドエンジン１とドライバＩＣ５との間に、画像コントロールＩＣ６が設けられている。ベースバンドエンジン１と画像コントロールＩＣ６とは複数本のバスライン７で接続され、画像コントロールＩＣ６とドライバＩＣ５とも、複数本のバスライン８で接続され、画像データ、水平・垂直同期信号、クロック信号、各種コマンドが転送される。
【００２９】
ここで、画像コントロールＩＣ６の主な役割は各種の画像データの処理である。画像処理として、画像の拡大、縮小、回転、合成などの他、オーバードライブ処理、色補正処理、ＦＲＣ（フレーム・レート・コントロール）等がある。
【００３０】
本発明では、色信号として、Ｒ（レッド）信号（広義には第１の色信号）、Ｇ（グリーン）信号（広義には第２の色信号）及びＢ（ブルー）信号（広義には第３の色信号）を用いている。
【００３１】
図２は、図１に示す画像コントロールＩＣのブロック図である。画像コントロールＩＣは、Ｒ信号を処理するＲ信号処理回路（広義には第１の色信号処理回路）２０、Ｇ信号を処理するＧ信号処理回路（広義には第２の色信号処理回路）２２及びＢ信号を処理するＢ信号処理回路（広義には第３の色信号処理回路）２４を含む。これら、ＲＧＢ信号処理回路２０，２２，２４は、色信号（ＲＧＢ）を処理して、ドライバＩＣ５内のソース線（データ線）ドライバ（図示せず）に供給するものである。
【００３２】
ＲＧＢ信号処理回路２０，２２，２４の各々は、相互間でのＲＧＢ信号の授受はない。つまり、Ｒ信号処理回路２０は、Ｒ信号を処理し、Ｇ信号及びＢ信号は入力されないし、他の処理回路２２，２４にＲ信号を出力しない。他のＧＢ信号処理回路２２，２４も同様である。そのため、Ｒ信号処理回路２０、Ｇ信号処理回路２２及びＢ信号処理回路２４は、それぞれ非同期にて駆動することができる。
【００３３】
ゲート信号処理回路（広義には走査信号処理回路）２６は、ドライバＩＣ５内のゲート（走査線）ドライバ（図示せず）を介して液晶パネル２の複数のゲート線（走査線）に供給されるゲート信号を処理する回路である。
【００３４】
クロック信号生成回路２８は、例えば基準クロック（ドットクロック）ＤＣＬＫに基づいて、位相の異なる第１〜第３のクロック信号φ１〜φ３を出力する。このクロック信号生成回路３０は、例えばＤＬＬ（ディレイ・ロックド・ループ）にて形成することができるが、ＰＬＬ（フェイズ・ロックド・ループ）等の他の逓倍回路や遅延素子にて形成できる。
【００３５】
ＲＧＢ信号処理回路２０，２２，２４の後段には、位相差のあるＲ，Ｇ，Ｂ信号を位相合わせしてドライバＩＣ５のソースドライバ（データ線ドライバ）に出力させる位相合わせ回路３０が設けられている。この位相合わせ回路３０を画像コントロールＩＣ６に必ずしも設ける必要はない。ただし、通常はドライバＩＣ５内のソースドライバ（データ線ドライバ）よりＲ，Ｇ，Ｂ信号が同時に出力されるので、本実施形態では画像コントロールＩＣ６にてＲＧＢ信号の位相合わせを実施している。
【００３６】
図２に示すように、第１のクロック信号φ１はＲ信号処理回路２０及びゲート信号処理回路２６に供給され、第２のクロック信号φ２はＧ信号処理回路２２に供給され、第３のクロック信号φ３はＢ信号処理回路２４に供給されている。
【００３７】
図３に示すように、ＲＧＢ信号処理回路２０，２２，２４の各々は、それぞれ複数のフリップフロップＦ．Ｆ．を内蔵している。タイミング信号処理回路２６もフリップフロップＦ．Ｆ．を有するが、ＲＧＢ信号処理回路２０，２２，２４の各々に比べて回路規模は小さく消費電流も少ない。よって、ＥＭＩノイズ対策上ではタイミング信号処理回路２６は無視して良く、このため、本実施形態ではタイミング信号処理回路２６に入力されるクロック信号は、ＲＧＢ信号処理回路２０，２２，２４のいずれか一つ、例えばＲ信号処理回路２０に入力される第１のクロック信号φ１を兼用している。これにより、クロック信号生成回路２８では３種類のクロック信号を生成すればよい。なお、基準クロックＤＣＬＫと第１のクロック信号φ１の位相を一致させれば、第２，第３のクロック信号φ２，φ３のみ生成すれば良い。
【００３８】
上述の通り、ＲＧＢ信号処理回路２０，２２，２４の各々は、それぞれ複数のフリップフロップＦ．Ｆ．から成る第１〜第３の同期回路２０Ａ，２２Ａ，２４Ａを内蔵している。その理由の一つとして、例えば図４に示すように、Ｎ（Ｎは自然数）番目の画素のＲデータを、（Ｎ−１）番目の画素のＲデータと比較器４０で比較する場合、（Ｎ−１）番目の画素のＲデータをフリップフロップＦ．Ｆ．で遅延させる必要があるからである。この一例として、ＲＧＢ信号処理回路２０，２２，２４の各々に配置されるオーバードライブ回路やＦＲＣ（フレーム・レート・コントローラ）を挙げることができる。
【００３９】
オーバードライブ回路とは、図５に示すように、現在の表示画素のレベルＬ１から、頻度の高い中間階調レベルＬ２に変更する場合、その中間階調レベルＬ２よりも高いレベルＬ３に一時的に設定して、中間階調の応答時間を短縮して、動画応答性を改善したものである。
【００４０】
ＦＲＣでは、例えば８ビット階調データを６ビット表示するとき、単純に２ビット脱落させず、例えば、その前後の画素のデータと処理すべき画素のデータとを比較した結果の階調差に応じて、処理すべき画素の階調値を決定するようにしている。
【００４１】
ＲＧＢ信号処理回路２０，２２，２４の各々に複数のフリップフロップＦ．Ｆ．から成る第１〜第３の同期回路２０Ａ，２２Ａ，２４Ａを内蔵させる他の理由として、色補正を挙げることができる。例えば、中間階調レベルでは無彩色が青色方向に偏移することから、図６に示すように、入力階調に対してＢ信号のみレベルを落とす色補正が行なわれる。
【００４２】
図７（Ａ）に示すように、Ｂ信号はＬＵＴ（ルックアップテーブル）４２にて色補正するのに対して、Ｒ，Ｇ信号は色補正が不要である。ただし、図７（Ｂ）（Ｃ）に示すように、Ｂ信号が遅延する分、Ｒ，Ｇ信号を例えば１段あるいは複数段のフリップフロップＦ．Ｆ．にて遅延させている。こうして、図２に示す位相合わせ回路３０での位相合わせ時に、位相合わせ回路３０が「セットアップタイム」及び「ホールドタイム」を満たせるようにしている。
【００４３】
図３では、ＥＭＩノイズが支配的となるＲＧＢ信号処理回路２０，２２，２４のみを示し、ＲＧＢ信号処理回路２０，２２，２４の各々は、画像コントロールＩＣ６内におけるフリップフロップＦ．Ｆ．の全数をほぼ３分割した数のフリップフロップＦ．Ｆ．を有する。
【００４４】
本実施形態の図３の動作について、図８及び図９のタイミングチャートを用いて説明する。まず、図８に示すように、ＲＧＢ信号処理回路２０，２２，２４にそれぞれ入力される第１〜第３のクロック信号φ１〜φ３は、図８に示すように位相差がつけられている。Ｒ信号処理回路２０内の全フリップフロップＦ．Ｆ．は、位相が最も進んだ第１のクロック信号φ１が入力される。この第１のクロック信号φ１の立ち上がりにより動作するＲ信号処理回路２０内の全フリップフロップＦ．Ｆ．のみに消費電流が流れ、ＥＭＩノイズＮ１のピークが発生する。
【００４５】
次に、第２のクロック信号φ２の立ち上がりにより動作するＧ信号処理回路２２内の全フリップフロップＦ．Ｆ．のみに消費電流が流れ、ＥＭＩノイズＮ２のピークが発生する。その後、第３のクロック信号φ３の立ち上がりにより動作するＢ信号処理回路２４内の全フリップフロップＦ．Ｆ．のみに消費電流が流れ、ＥＭＩノイズＮ３のピークが発生する。
【００４６】
ここで、各回路２０，２２，２４の個々で生ずるＥＭＩノイズＮ１，Ｎ２，Ｎ３は重ならないので、画像ドライバＩＣ６全体のＥＭＩノイズのピークも、ＥＭＩノイズＮ１，Ｎ２，Ｎ３の個々のピークとほぼ一致することになる。
【００４７】
比較例として、図１０に示すようにＲＧＢ信号処理回路に共通のクロック信号を供給すれば、全数のフリップフロップＦ．Ｆ．が同時に駆動され、同時に消費電流が流れるので、図１１に示すＥＭＩノイズＮのピークは、図８の３つのＥＭＩノイズの和（Ｎ１＋Ｎ２＋Ｎ３）となる。
【００４８】
また、仮に第１〜第３のクロック信号φ１〜φ３の各位相差を数百ｐ（ｐ＝１０−１２）ｓｅｃ程度とすれば、図８のノイズＮ１〜Ｎ３は部分的に重なり合い、図８の個々のノイズＮ１〜Ｎ３のピークよりも大きくなる。
【００４９】
本実施形態では、ドットクロックＤＣＬＫの一周期Ｔ（１ｓｅｃ÷フレームレート÷表示部の全画素数）は、例えばフレームレートを６０とし３２０×２４０画素とするとほぼ２０ｎｓｅｃ（ｎ＝１０−９）であるのに対して（一般に数十ｎｓｅｃ）、第１〜第３のクロック信号φ１〜φ３の位相差を数ｎ（ｎ＝１０−９）ｓｅｃとし、数百ｐ（ｐ＝１０−１２）ｓｅｃの１０倍程度の位相差としている。
【００５０】
最も好ましい形態は図９に示すとおりである。図９では、第１〜第３のクロック信号φ１〜φ３の位相差を、それぞれ、Ｔ／３（ＴはドットクロックＤＣＬＫの一周期）とした。こうすると、ＥＭＩノイズＮ１〜Ｎ３は一周期Ｔ内の時間軸でほぼ均等に分散され、ＥＭＩノイズＮ１〜Ｎ３は全く重なり合うことがない。
【００５１】
ここで、図８の色信号Ｒ，Ｇ，Ｂを図２の位相合わせ回路３０にてラッチして位相合わせするには、図８の時間幅ｔ１の範囲のタイミングでラッチすれば、色信号Ｒ，Ｇ，Ｂの位相を合せてドライバＩＣ５に出力することができる。図９では、時間幅ｔ２が図８の時間幅ｔ１よりも狭くなるとはいえ、その時間幅ｔ２のいずれかのタイミングでラッチすればよい。図２に示すタイミング信号処理回路２６は、位相合わせのラッチタイミング（図８の時間幅ｔ１または図９の時間幅ｔ２内のラッチタイミング）に合ったドットクロックφを生成することができる。
【００５２】
第１〜第３の色信号処理回路２０〜２４では、その各々の回路内にてそれぞれセットアップ／ホールドタイムを満たすスキュー調整がなされていることは前提であるが、第１〜第３の色信号処理回路２０〜２４の任意の２つの回路間ではスキュー調整は不要である。
【００５３】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。
【００５４】
例えば、上述した実施形態では処理される色信号をＲＧＢとしたが、複数の色信号処理回路の相互間で色信号のやりとりがない他の例として、ＹＵＶをそれぞれ処理する３つの色信号処理回路、あるいはＹＣｒＣｂをそれぞれ処理する３つの色信号処理回路を備える画像コントロールＩＣにも適用することができる。なお、この画像コントロールＩＣからの信号に基づいて表示部を駆動するドライバＩＣがＲＧＢ駆動の場合には、ＲＧＢへの変換を、画像コントロールＩＣかドライバＩＣにて行えば良い。例えばＹＵＶ処理回路の場合、Ｙ＝０．２９９×Ｒ＋０．５８７×Ｇ＋０．１１４×Ｂ、Ｕ＝−０．１６９×Ｒ−０．３３１６×Ｇ＋０．５００×Ｂ、Ｖ＝０．５００×Ｒ−０．４１８６×Ｇ−０．０８１３×Ｂ等の関係式を用いて、ＹＵＶ−ＲＧＢ変換を実施できる。
【００５５】
また、位相の異なるクロック信号でそれぞれ処理された色信号は、上述の実施形態では位相合わせ回路にて位相が合わせられたが、この位相合わせ回路は必ず必要とも限らない。位相合わせは、後段のドライバＩＣにて実施できるからである。特に、ドライバＩＣにてＲＧＢデータをサンプリングするクロックの位相を異ならせた三相クロック信号を用いる場合（特開平１１−７３２３６号公報参照）、ドライバＩＣにおいても位相合わせ回路を不要としてもよい。
【００５６】
上述の実施形態は、携帯電話機の液晶表示を例に挙げて説明したが、画像データの供給を受けて出力ドライブ制御する画像コントロールＩＣであれば、他の表示装置、あるいはプリンタ等の画像コントロールＩＣに適用できることは言うまでもない。また、表示用として用いる場合も、必ずしも三端子素子（ＴＦＴ）を用いたアクティブマトリクス型液晶表示装置に限らず、他の三端子素子や二端子素子を画素スイッチとしたアクティブマトリクス、画素スイッチを用いないパッシブマトリクス、液晶以外のＥＬ（エレクトロルミネッセンス）、プラズマディスプレス等のフラットパネルやＣＲＴにも適用することができる。
【図面の簡単な説明】
【００５７】
【図１】本発明を携帯電話機に適用した実施形態の概略ブロック図である。
【図２】図１に示す画像コントロールＩＣのブロック図である。
【図３】ＲＧＢ信号処理回路に設けられるフリップフロップを示す概略図である。
【図４】画素データ同士の比較のために挿入されるフリップフロップの一例を示す図である。
【図５】動画応答性を向上させるオーバードライブ原理を示す図である。
【図６】色補正の一例を示す入出力特製図である。
【図７】図７（Ａ）〜図７（Ｃ）は、色補正のタイミング合わせのために挿入されるフリップフロップの一例を示す図である。
【図８】図３に示すフリップフロップの動作タイミングとＥＭＩノイズの発生とを示すタイミングチャートである。
【図９】図８よりもクロック信号間の位相差を大きくした時のタイミングチャートである。
【図１０】ＲＧＢ処理回路の全フリップフロップに共通クロックを入力させた比較例の説明図である。
【図１１】図１０に示すフリップフロップの動作タイミングとＥＭＩノイズの発生とを示すタイミングチャートである。
【符号の説明】
【００５８】
１ ベースバンドエンジン、２ 表示部、５ ドライバＩＣ、６ 画像コントロールＩＣ ７，８ バスライン、１０ 液晶、１２ ＴＦＴ（画素スイッチ）、１４ 保持容量、１６ ソース線（データ線９、１８ ゲート線（走査線）、２０ 第１の色信号処理回路、２０Ａ 第１の同期回路、２２ 第２色信号処理回路、２２Ａ 第２の同期回路、２４ 第３の色信号処理回路、２４Ａ 第３の同期回路、２６ 走査信号処理回路、２８ クロック信号生成回路、３０ 位相合わせ回路、４０ 比較器、４２ ルックアップテーブル、Ｆ．Ｆ． フリップフロップ、Ｎ１ Ｒ信号処理回路のＥＭＩノイズ、Ｎ２ Ｇ信号処理回路のＥＭＩノイズ、Ｎ３ Ｂ信号処理回路のＥＭＩノイズ、φ１ 第１のクロック信号、φ２ 第２のクロック信号、φ３ 第３のクロック信号
【技術分野】
【０００１】
本発明は、一画素の色データを３つの色信号（ＲＧＢ、ＹＵＶ、ＹＣｒＣｂなど）に分割して処理する第１〜第３の色信号処理回路を有する画像コントロールＩＣ及び電子機器に関し、特にＥＭＩ（Electro Magnetic Interference）ノイズのピークを低減した画像コントロールＩＣ及び電子機器に関する。
【背景技術】
【０００２】
単位時間あたりのＩＣ内部の消費電流の変化が最大となる時に、ＥＭＩノイズはピークに達する。このＥＭＩノイズのピークを低減する方法が提案されている。
【０００３】
特許文献１は、表示駆動回路を制御する制御回路の最終段で、複数のデジタル信号を位相の異なるクロック信号によりラッチすることで、複数のデジタル信号を複数の位相で出力している。これにより、制御回路−駆動回路間の信号線に流れる電流に位相差をつけ、信号線からの放射を低減している。
【０００４】
引用文献２は、相互にデータの受け渡しが行なわれる２つのフリップフロップ（Ｆ／Ｆ）群にそれぞれ位相差のあるクロック信号を供給し、消費電流が過渡的に変化するタイミングが、各Ｆ／Ｆ群にて同時期に集中することを緩和して、ＥＭＩノイズのピークを下げている。
【０００５】
引用文献３は、位相クロック選択部より、異なる位相のクロックパターンを選択した各回にて輻射強度を観測し、その中で最も少ない輻射強度の時の位相クロックパターンを選択している。
【特許文献１】特開平１１−２８８３３９号公報
【特許文献２】特開２０００−９１８８７号公報
【特許文献３】特開２００４−１６４２９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
一般にデジタル信号を扱うＩＣでは、データ信号線は、クロック信号よりも先にその内容（ＨかＬか）を確定しておき、さらにデータが確実に内部に取り込めるように、タイミング信号を与えた後もしばらくはそのままの状態で保持しておく必要がある。そうでないと、ＩＣ内部でＨかＬかを正しく認識できず、内部状態が不定となってしまうからである。
【０００７】
このクロック信号に先だって、データ信号を確定、保持しておかなければならない最小限の時間を「セットアップタイム」といい、逆に、タイミング信号を与えた後もデータ信号を保持しておかなければならない時間を「（入力）ホールドタイム」という。同期回路では、ＥＭＩ低減対策として上述の通りクロック信号の位相を異ならせた場合でも、ＩＣの全回路にて「セットアップタイム」及び「ホールドタイム」を満たさなければならない。そうでないと、ＩＣ内部でデータ信号を正しく処理できないからである。
【０００８】
上述した引用文献１は、出力信号線からの輻射防止が目的であり、制御回路内でのＥＭＩのピークノイズの低減は図れない。引用文献２，３は、いずれも一つのＩＣを同期回路として扱っており、ＩＣの「セットアップタイム」及び「ホールドタイム」を満たしている制約下でクロック信号の位相をずらす必要がある。
【０００９】
画像信号の場合、ドットクロックの一周期（１ｓｅｃ÷フレームレート÷表示部の全画素数）は、例えばフレームレートを６０とし３２０×２４０画素とするとほぼ２０ｎｓｅｃ（ｎ＝１０−９）であるのに対して（一般に数十ｎｓｅｃ）、同期回路内で許されるＥＭＩ対策上のクロックの位相差はせいぜい数百ｐｓｅｃ（ｐ＝１０−１２）である。この制約下では、第１のクロック信号で駆動される第１の同期回路にて発生する第１のＥＭＩノイズが下がりきる前に、第２のクロック信号にて駆動される第２の同期回路で第２のＥＭＩノイズが発生し、各同期回路にて時間軸上でずれて発生する第１，第２のＥＭＩノイズが相互に重なり合ってしまう。よって、引用文献２，３では、同一クロック信号により同時期に処理するものと比べればＥＭＩノイズのピークは下がっても、相互に重なり合う部分のＥＭＩノイズが加算されてノイズピークを下げるのにも限界があった。
【００１０】
本発明は、３つの色信号処理回路を非同期回路として扱い、３つの色信号処理回路にそれぞれ位相の異なるクロック信号を供給して、位相の異なるクロック信号により時間軸上で異なるタイミングで発生する個々のＥＭＩノイズの重なり合いをなくして、全体としてＥＭＩノイズのピークを低減した画像処理コントローラＩＣ及びそれを用いた電子機器を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の一態様は、一画素の色データを第１〜第３の色信号に分割して処理する画像コントロールＩＣにおいて、基準クロック信号が入力され、それぞれ位相が異なる第１〜第３のクロック信号を出力するクロック信号生成回路と、前記第１の色信号を、前記第１のクロック信号により同時に駆動される第１の同期回路を用いて処理する第１の色信号処理回路と、前記第２の色信号を、前記第２のクロック信号により同時に駆動される第２の同期回路を用いて処理する第２の色信号処理回路と、前記第３の色信号を、前記第３のクロック信号により同時に駆動される第３の同期回路を用いて処理する第３の色信号処理回路とを有することを特徴とする。
【００１２】
本発明の一態様によれば、第１〜第３の色信号をそれぞれ独立して処理する第１〜第３の色信号処理回路は、相互間にて色信号の授受はなく、非同期で作動させることができる。従って、第１〜第３の色信号処理回路にそれぞれ入力される第１〜第３のクロック信号間の位相差は、第１〜第３の色信号処理回路の全体でのセットアップ／ホールドタイムを考慮しなくて済む。従って、従来のように位相差を数百ｐｓｅｃのオーダーとしなくて良い。この結果、第１〜第３の色信号処理回路にて第１〜第３のクロック信号に同期して発生するＥＭＩノイズは、単位時間あたりの消費電流の変化が最大となる時にピークを時間軸でより大きく分散させることができる。これにより、第１〜第３の色信号処理回路にて各々発生するＥＭＩノイズが重なり合わないため、回路全体のＥＭＩノイズのピークは第１〜第３の色信号処理回路にて各々発生する個々のＥＭＩノイズのピークと等しくなる。よって、回路全体のＥＭＩノイズのピークは、クロック信号に位相差を設けない場合と比べてほぼ１／３に低減できる。
【００１３】
本発明の一態様では、前記基準クロック信号に基づいて、画像を出力駆動するタイミング信号を生成するタイミング信号生成回路をさらに有し、前記第１〜第３のクロック信号のいずれか一つを、前記タイミング信号生成回路に入力されるクロック信号の位相と一致させることができる。
【００１４】
タイミング信号生成回路は、第１〜第３の色信号処理回路と比べて回路規模は小さく消費電流も格段に少ない。よって、タイミング信号生成回路に入力されるクロックの位相を第１〜第３のクロック信号のいずれか一つと一致させても、ＥＭＩノイズのピークはほとんど増大しない。むしろ、クロック信号を共通化することでクロック信号生成回路の回路規模が小さくすることの効果を確保できる。
【００１５】
本発明の一態様では、前記第１〜第３の同期回路の各々は、色データを転送する複数のフリップフロップを含み、前記第１の色信号処理回路内に配置された前記複数のフリップフロップには前記第１のクロック信号が供給され、前記第２の色信号処理回路内に配置された前記複数のフリップフロップには前記第２のクロック信号が供給され、前記第３の色信号処理回路内に配置された前記複数のフリップフロップには前記第３のクロック信号を供給することができる。
【００１６】
フリップフロップは、クロック信号に同期してデータを保持・出力する機能を有し、第１〜第３の色信号処理回路に多用されている。本発明では、ＩＣ全体にあるフリップフロップがほぼ３分割で分配された第１〜第３の色信号処理回路に、それぞれ異なる位相のクロック信号を供給し、ほぼ３分割されたフリップフロップを分配領域毎に同時駆動するので、ＥＭＩノイズのピークは位相差を設けないときに比べてほぼ１／３になる。
【００１７】
本発明の一態様では、前記第１，第２のクロック信号間の位相差と、前記第２，第３のクロック信号間の位相差と、第１，第３のクロック信号間の位相差とは、それぞれ、１０−９ｓｅｃの桁に整数値を有するオーダーに設定することができる。
【００１８】
セットアップ／ホールドタイムを考慮した従来例では、位相差が数百ｐ（１０−１２）ｓｅｃのオーダーであったが、本発明では１０−９ｓｅｃと従来例の１０倍近くの位相差をつけることができる。よって、第１〜第３の色信号処理回路にて各々発生するＥＭＩノイズが重なり合わず、回路全体のＥＭＩノイズのピークを第１〜第３の色信号処理回路にて各々発生する個々のＥＭＩノイズのピークとすることができる。
【００１９】
本発明の一態様では、前記第１，第２のクロック信号の位相差と、前記第２，第３のクロック信号の位相差と、第１，第３のクロック信号間の位相差とは、それぞれ、前記基準クロック信号の一周期をＴとしたとき、Ｔ／１０〜Ｔ／３に設定することができる。
【００２０】
基準クロックの一周期Ｔは数十ｎｓｅｃであり、各クロック信号間の位相差をＴ／１０〜Ｔ／３とすれば、１０−９ｓｅｃの桁に整数値を有するオーダーに設定することができる。なお、位相差＝Ｔ／３とすると、各色信号処理回路の個々で発生するＥＭＩノイズの発生時期を時間軸上で最も離すことができ、しかも、一つの色信号が１周期遅れとなることがないので、第１〜第３の色信号を色信号処理後に位相合わせする際にも都合がよい。
【００２１】
本発明の一態様では、前記第１〜第３の色信号補正回路のいずれかは、色補正回路、所定中間階調レベルに対して一時的に高い階調レベルで駆動するためのオーバードライブ回路、あるいは入力階調ビット数に対して出力階調ビット数を異ならせるフレームレートコントロール回路を含むことができる。これらの各回路は処理上フリップフロップが必要となるからである。
【００２２】
本発明の一態様では、前記第１〜第３の色信号処理回路からの前記第１〜第３の色信号の位相を合わせる位相合わせ回路をさらに含むことができる。
【００２３】
画像コントロールＩＣの出力はドライバＩＣに供給され、ドライバＩＣでは最終的に第１〜第３の色信号を同時にラッチして駆動することが多い。よって、画像コントロールＩＣの最終出力として、第１〜第３の色信号の位相を合わせることが好ましい。
【００２４】
本発明の他の態様は、本発明の一態様に係る画像ドライバＩＣを内蔵した電子機器を定義している。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００２６】
図１は、本発明を携帯電話機に適用した実施形態を示している。図１において、ベースバンドエンジン（ＢＢＥ：広義には画像供給側ＩＣ）１は携帯電話機の基本機能を司るＬＳＩ（Large Scale Integrated Circuit）であり、インターネット経由で受信した動画や静止画、カメラで撮影した自然画、携帯電話機の操作上で必要なメニュー画面、アイコンなどの文字・図形情報等の各種画像データの出力源である。
【００２７】
図１において、携帯電話機のディスプレイとして例えば液晶パネル２が設けられている。この液晶パネル２は、２枚のガラス基板３，４間に液晶１０を封入したものである。大きなガラス基板３は例えばアクティブマトリクス基板であり、各画素に例えば三端子アクティブ素子であるＴＦＴ（Thin Film Transistor）１２が画素スイッチとして設けられ、そのゲート電圧を保持する保持容量１４も設けられている。各画素のＴＦＴ１２のドレイン端子に透明画素電極が、ソース端子にデータ線であるソース線１６が、ゲート端子に走査線であるゲート線１８がそれぞれ接続されている。このガラス基板３と対向するガラス基板４には透明電極が設けられている。ガラス基板３上には、ガラス基板３の短辺に沿って、液晶パネル２を駆動する液晶ドライバＩＣ（広義には画像出力ドライバＩＣ））５がＣＯＧ実装されている。ドライバＩＣ５は、液晶パネル２のゲート線に走査信号を、ソース線にデータ信号を供給して液晶パネル２を表示駆動する。
【００２８】
このベースバンドエンジン１とドライバＩＣ５との間に、画像コントロールＩＣ６が設けられている。ベースバンドエンジン１と画像コントロールＩＣ６とは複数本のバスライン７で接続され、画像コントロールＩＣ６とドライバＩＣ５とも、複数本のバスライン８で接続され、画像データ、水平・垂直同期信号、クロック信号、各種コマンドが転送される。
【００２９】
ここで、画像コントロールＩＣ６の主な役割は各種の画像データの処理である。画像処理として、画像の拡大、縮小、回転、合成などの他、オーバードライブ処理、色補正処理、ＦＲＣ（フレーム・レート・コントロール）等がある。
【００３０】
本発明では、色信号として、Ｒ（レッド）信号（広義には第１の色信号）、Ｇ（グリーン）信号（広義には第２の色信号）及びＢ（ブルー）信号（広義には第３の色信号）を用いている。
【００３１】
図２は、図１に示す画像コントロールＩＣのブロック図である。画像コントロールＩＣは、Ｒ信号を処理するＲ信号処理回路（広義には第１の色信号処理回路）２０、Ｇ信号を処理するＧ信号処理回路（広義には第２の色信号処理回路）２２及びＢ信号を処理するＢ信号処理回路（広義には第３の色信号処理回路）２４を含む。これら、ＲＧＢ信号処理回路２０，２２，２４は、色信号（ＲＧＢ）を処理して、ドライバＩＣ５内のソース線（データ線）ドライバ（図示せず）に供給するものである。
【００３２】
ＲＧＢ信号処理回路２０，２２，２４の各々は、相互間でのＲＧＢ信号の授受はない。つまり、Ｒ信号処理回路２０は、Ｒ信号を処理し、Ｇ信号及びＢ信号は入力されないし、他の処理回路２２，２４にＲ信号を出力しない。他のＧＢ信号処理回路２２，２４も同様である。そのため、Ｒ信号処理回路２０、Ｇ信号処理回路２２及びＢ信号処理回路２４は、それぞれ非同期にて駆動することができる。
【００３３】
ゲート信号処理回路（広義には走査信号処理回路）２６は、ドライバＩＣ５内のゲート（走査線）ドライバ（図示せず）を介して液晶パネル２の複数のゲート線（走査線）に供給されるゲート信号を処理する回路である。
【００３４】
クロック信号生成回路２８は、例えば基準クロック（ドットクロック）ＤＣＬＫに基づいて、位相の異なる第１〜第３のクロック信号φ１〜φ３を出力する。このクロック信号生成回路３０は、例えばＤＬＬ（ディレイ・ロックド・ループ）にて形成することができるが、ＰＬＬ（フェイズ・ロックド・ループ）等の他の逓倍回路や遅延素子にて形成できる。
【００３５】
ＲＧＢ信号処理回路２０，２２，２４の後段には、位相差のあるＲ，Ｇ，Ｂ信号を位相合わせしてドライバＩＣ５のソースドライバ（データ線ドライバ）に出力させる位相合わせ回路３０が設けられている。この位相合わせ回路３０を画像コントロールＩＣ６に必ずしも設ける必要はない。ただし、通常はドライバＩＣ５内のソースドライバ（データ線ドライバ）よりＲ，Ｇ，Ｂ信号が同時に出力されるので、本実施形態では画像コントロールＩＣ６にてＲＧＢ信号の位相合わせを実施している。
【００３６】
図２に示すように、第１のクロック信号φ１はＲ信号処理回路２０及びゲート信号処理回路２６に供給され、第２のクロック信号φ２はＧ信号処理回路２２に供給され、第３のクロック信号φ３はＢ信号処理回路２４に供給されている。
【００３７】
図３に示すように、ＲＧＢ信号処理回路２０，２２，２４の各々は、それぞれ複数のフリップフロップＦ．Ｆ．を内蔵している。タイミング信号処理回路２６もフリップフロップＦ．Ｆ．を有するが、ＲＧＢ信号処理回路２０，２２，２４の各々に比べて回路規模は小さく消費電流も少ない。よって、ＥＭＩノイズ対策上ではタイミング信号処理回路２６は無視して良く、このため、本実施形態ではタイミング信号処理回路２６に入力されるクロック信号は、ＲＧＢ信号処理回路２０，２２，２４のいずれか一つ、例えばＲ信号処理回路２０に入力される第１のクロック信号φ１を兼用している。これにより、クロック信号生成回路２８では３種類のクロック信号を生成すればよい。なお、基準クロックＤＣＬＫと第１のクロック信号φ１の位相を一致させれば、第２，第３のクロック信号φ２，φ３のみ生成すれば良い。
【００３８】
上述の通り、ＲＧＢ信号処理回路２０，２２，２４の各々は、それぞれ複数のフリップフロップＦ．Ｆ．から成る第１〜第３の同期回路２０Ａ，２２Ａ，２４Ａを内蔵している。その理由の一つとして、例えば図４に示すように、Ｎ（Ｎは自然数）番目の画素のＲデータを、（Ｎ−１）番目の画素のＲデータと比較器４０で比較する場合、（Ｎ−１）番目の画素のＲデータをフリップフロップＦ．Ｆ．で遅延させる必要があるからである。この一例として、ＲＧＢ信号処理回路２０，２２，２４の各々に配置されるオーバードライブ回路やＦＲＣ（フレーム・レート・コントローラ）を挙げることができる。
【００３９】
オーバードライブ回路とは、図５に示すように、現在の表示画素のレベルＬ１から、頻度の高い中間階調レベルＬ２に変更する場合、その中間階調レベルＬ２よりも高いレベルＬ３に一時的に設定して、中間階調の応答時間を短縮して、動画応答性を改善したものである。
【００４０】
ＦＲＣでは、例えば８ビット階調データを６ビット表示するとき、単純に２ビット脱落させず、例えば、その前後の画素のデータと処理すべき画素のデータとを比較した結果の階調差に応じて、処理すべき画素の階調値を決定するようにしている。
【００４１】
ＲＧＢ信号処理回路２０，２２，２４の各々に複数のフリップフロップＦ．Ｆ．から成る第１〜第３の同期回路２０Ａ，２２Ａ，２４Ａを内蔵させる他の理由として、色補正を挙げることができる。例えば、中間階調レベルでは無彩色が青色方向に偏移することから、図６に示すように、入力階調に対してＢ信号のみレベルを落とす色補正が行なわれる。
【００４２】
図７（Ａ）に示すように、Ｂ信号はＬＵＴ（ルックアップテーブル）４２にて色補正するのに対して、Ｒ，Ｇ信号は色補正が不要である。ただし、図７（Ｂ）（Ｃ）に示すように、Ｂ信号が遅延する分、Ｒ，Ｇ信号を例えば１段あるいは複数段のフリップフロップＦ．Ｆ．にて遅延させている。こうして、図２に示す位相合わせ回路３０での位相合わせ時に、位相合わせ回路３０が「セットアップタイム」及び「ホールドタイム」を満たせるようにしている。
【００４３】
図３では、ＥＭＩノイズが支配的となるＲＧＢ信号処理回路２０，２２，２４のみを示し、ＲＧＢ信号処理回路２０，２２，２４の各々は、画像コントロールＩＣ６内におけるフリップフロップＦ．Ｆ．の全数をほぼ３分割した数のフリップフロップＦ．Ｆ．を有する。
【００４４】
本実施形態の図３の動作について、図８及び図９のタイミングチャートを用いて説明する。まず、図８に示すように、ＲＧＢ信号処理回路２０，２２，２４にそれぞれ入力される第１〜第３のクロック信号φ１〜φ３は、図８に示すように位相差がつけられている。Ｒ信号処理回路２０内の全フリップフロップＦ．Ｆ．は、位相が最も進んだ第１のクロック信号φ１が入力される。この第１のクロック信号φ１の立ち上がりにより動作するＲ信号処理回路２０内の全フリップフロップＦ．Ｆ．のみに消費電流が流れ、ＥＭＩノイズＮ１のピークが発生する。
【００４５】
次に、第２のクロック信号φ２の立ち上がりにより動作するＧ信号処理回路２２内の全フリップフロップＦ．Ｆ．のみに消費電流が流れ、ＥＭＩノイズＮ２のピークが発生する。その後、第３のクロック信号φ３の立ち上がりにより動作するＢ信号処理回路２４内の全フリップフロップＦ．Ｆ．のみに消費電流が流れ、ＥＭＩノイズＮ３のピークが発生する。
【００４６】
ここで、各回路２０，２２，２４の個々で生ずるＥＭＩノイズＮ１，Ｎ２，Ｎ３は重ならないので、画像ドライバＩＣ６全体のＥＭＩノイズのピークも、ＥＭＩノイズＮ１，Ｎ２，Ｎ３の個々のピークとほぼ一致することになる。
【００４７】
比較例として、図１０に示すようにＲＧＢ信号処理回路に共通のクロック信号を供給すれば、全数のフリップフロップＦ．Ｆ．が同時に駆動され、同時に消費電流が流れるので、図１１に示すＥＭＩノイズＮのピークは、図８の３つのＥＭＩノイズの和（Ｎ１＋Ｎ２＋Ｎ３）となる。
【００４８】
また、仮に第１〜第３のクロック信号φ１〜φ３の各位相差を数百ｐ（ｐ＝１０−１２）ｓｅｃ程度とすれば、図８のノイズＮ１〜Ｎ３は部分的に重なり合い、図８の個々のノイズＮ１〜Ｎ３のピークよりも大きくなる。
【００４９】
本実施形態では、ドットクロックＤＣＬＫの一周期Ｔ（１ｓｅｃ÷フレームレート÷表示部の全画素数）は、例えばフレームレートを６０とし３２０×２４０画素とするとほぼ２０ｎｓｅｃ（ｎ＝１０−９）であるのに対して（一般に数十ｎｓｅｃ）、第１〜第３のクロック信号φ１〜φ３の位相差を数ｎ（ｎ＝１０−９）ｓｅｃとし、数百ｐ（ｐ＝１０−１２）ｓｅｃの１０倍程度の位相差としている。
【００５０】
最も好ましい形態は図９に示すとおりである。図９では、第１〜第３のクロック信号φ１〜φ３の位相差を、それぞれ、Ｔ／３（ＴはドットクロックＤＣＬＫの一周期）とした。こうすると、ＥＭＩノイズＮ１〜Ｎ３は一周期Ｔ内の時間軸でほぼ均等に分散され、ＥＭＩノイズＮ１〜Ｎ３は全く重なり合うことがない。
【００５１】
ここで、図８の色信号Ｒ，Ｇ，Ｂを図２の位相合わせ回路３０にてラッチして位相合わせするには、図８の時間幅ｔ１の範囲のタイミングでラッチすれば、色信号Ｒ，Ｇ，Ｂの位相を合せてドライバＩＣ５に出力することができる。図９では、時間幅ｔ２が図８の時間幅ｔ１よりも狭くなるとはいえ、その時間幅ｔ２のいずれかのタイミングでラッチすればよい。図２に示すタイミング信号処理回路２６は、位相合わせのラッチタイミング（図８の時間幅ｔ１または図９の時間幅ｔ２内のラッチタイミング）に合ったドットクロックφを生成することができる。
【００５２】
第１〜第３の色信号処理回路２０〜２４では、その各々の回路内にてそれぞれセットアップ／ホールドタイムを満たすスキュー調整がなされていることは前提であるが、第１〜第３の色信号処理回路２０〜２４の任意の２つの回路間ではスキュー調整は不要である。
【００５３】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。
【００５４】
例えば、上述した実施形態では処理される色信号をＲＧＢとしたが、複数の色信号処理回路の相互間で色信号のやりとりがない他の例として、ＹＵＶをそれぞれ処理する３つの色信号処理回路、あるいはＹＣｒＣｂをそれぞれ処理する３つの色信号処理回路を備える画像コントロールＩＣにも適用することができる。なお、この画像コントロールＩＣからの信号に基づいて表示部を駆動するドライバＩＣがＲＧＢ駆動の場合には、ＲＧＢへの変換を、画像コントロールＩＣかドライバＩＣにて行えば良い。例えばＹＵＶ処理回路の場合、Ｙ＝０．２９９×Ｒ＋０．５８７×Ｇ＋０．１１４×Ｂ、Ｕ＝−０．１６９×Ｒ−０．３３１６×Ｇ＋０．５００×Ｂ、Ｖ＝０．５００×Ｒ−０．４１８６×Ｇ−０．０８１３×Ｂ等の関係式を用いて、ＹＵＶ−ＲＧＢ変換を実施できる。
【００５５】
また、位相の異なるクロック信号でそれぞれ処理された色信号は、上述の実施形態では位相合わせ回路にて位相が合わせられたが、この位相合わせ回路は必ず必要とも限らない。位相合わせは、後段のドライバＩＣにて実施できるからである。特に、ドライバＩＣにてＲＧＢデータをサンプリングするクロックの位相を異ならせた三相クロック信号を用いる場合（特開平１１−７３２３６号公報参照）、ドライバＩＣにおいても位相合わせ回路を不要としてもよい。
【００５６】
上述の実施形態は、携帯電話機の液晶表示を例に挙げて説明したが、画像データの供給を受けて出力ドライブ制御する画像コントロールＩＣであれば、他の表示装置、あるいはプリンタ等の画像コントロールＩＣに適用できることは言うまでもない。また、表示用として用いる場合も、必ずしも三端子素子（ＴＦＴ）を用いたアクティブマトリクス型液晶表示装置に限らず、他の三端子素子や二端子素子を画素スイッチとしたアクティブマトリクス、画素スイッチを用いないパッシブマトリクス、液晶以外のＥＬ（エレクトロルミネッセンス）、プラズマディスプレス等のフラットパネルやＣＲＴにも適用することができる。
【図面の簡単な説明】
【００５７】
【図１】本発明を携帯電話機に適用した実施形態の概略ブロック図である。
【図２】図１に示す画像コントロールＩＣのブロック図である。
【図３】ＲＧＢ信号処理回路に設けられるフリップフロップを示す概略図である。
【図４】画素データ同士の比較のために挿入されるフリップフロップの一例を示す図である。
【図５】動画応答性を向上させるオーバードライブ原理を示す図である。
【図６】色補正の一例を示す入出力特製図である。
【図７】図７（Ａ）〜図７（Ｃ）は、色補正のタイミング合わせのために挿入されるフリップフロップの一例を示す図である。
【図８】図３に示すフリップフロップの動作タイミングとＥＭＩノイズの発生とを示すタイミングチャートである。
【図９】図８よりもクロック信号間の位相差を大きくした時のタイミングチャートである。
【図１０】ＲＧＢ処理回路の全フリップフロップに共通クロックを入力させた比較例の説明図である。
【図１１】図１０に示すフリップフロップの動作タイミングとＥＭＩノイズの発生とを示すタイミングチャートである。
【符号の説明】
【００５８】
１ ベースバンドエンジン、２ 表示部、５ ドライバＩＣ、６ 画像コントロールＩＣ ７，８ バスライン、１０ 液晶、１２ ＴＦＴ（画素スイッチ）、１４ 保持容量、１６ ソース線（データ線９、１８ ゲート線（走査線）、２０ 第１の色信号処理回路、２０Ａ 第１の同期回路、２２ 第２色信号処理回路、２２Ａ 第２の同期回路、２４ 第３の色信号処理回路、２４Ａ 第３の同期回路、２６ 走査信号処理回路、２８ クロック信号生成回路、３０ 位相合わせ回路、４０ 比較器、４２ ルックアップテーブル、Ｆ．Ｆ． フリップフロップ、Ｎ１ Ｒ信号処理回路のＥＭＩノイズ、Ｎ２ Ｇ信号処理回路のＥＭＩノイズ、Ｎ３ Ｂ信号処理回路のＥＭＩノイズ、φ１ 第１のクロック信号、φ２ 第２のクロック信号、φ３ 第３のクロック信号
【特許請求の範囲】
【請求項１】
一画素の色データを第１〜第３の色信号に分割して処理する画像コントロールＩＣにおいて、
基準クロック信号が入力され、それぞれ位相が異なる第１〜第３のクロック信号を出力するクロック信号生成回路と、
前記第１の色信号を、前記第１のクロック信号により同時に駆動される第１の同期回路を用いて処理する第１の色信号処理回路と、
前記第２の色信号を、前記第２のクロック信号により同時に駆動される第２の同期回路を用いて処理する第２の色信号処理回路と、
前記第３の色信号を、前記第３のクロック信号により同時に駆動される第３の同期回路を用いて処理する第３の色信号処理回路と、
を有することを特徴とする画像コントロールＩＣ。
【請求項２】
請求項１において、
前記基準クロック信号に基づいて、画像を出力駆動するタイミング信号を生成するタイミング信号生成回路をさらに有し、
前記第１〜第３のクロック信号のいずれか一つは、前記タイミング信号生成回路に入力されるクロック信号の位相と一致していることを特徴とする画像コントロールＩＣ。
【請求項３】
請求項１または２において、
前記第１〜第３の同期回路の各々は、色データを転送する複数のフリップフロップを含み、前記第１の色信号処理回路内に配置された前記複数のフリップフロップには前記第１のクロック信号が供給され、前記第２の色信号処理回路内に配置された前記複数のフリップフロップには前記第２のクロック信号が供給され、前記第３の色信号処理回路内に配置された前記複数のフリップフロップには前記第３のクロック信号が供給されることを特徴とする画像コントロールＩＣ。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記第１，第２のクロック信号間の位相差と、前記第２，第３のクロック信号間の位相差と、第１，第３のクロック信号間の位相差とは、それぞれ、１０−９ｓｅｃの桁に整数値を有するオーダーに設定されていることを特徴とする画像コントロールＩＣ。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記第１，第２のクロック信号の位相差と、前記第２，第３のクロック信号の位相差と、第１，第３のクロック信号間の位相差とは、それぞれ、前記基準クロック信号の一周期をＴとしたとき、Ｔ／１０〜Ｔ／３に設定されていることを特徴とする画像コントロールＩＣ。
【請求項６】
請求項１乃至５のいずれかにおいて、
前記第１〜第３の色信号補正回路のいずれかは、色補正回路を含むことを特徴とする画像コントロールＩＣ。
【請求項７】
請求項１乃至６のいずれかにおいて、
前記第１〜第３の色信号補正回路は、所定中間階調レベルに対して一時的に高い階調レベルで駆動するためのオーバードライブ回路を含むことを特徴とする画像コントロールＩＣ。
【請求項８】
請求項１乃至７のいずれかにおいて、
前記第１〜第３の色信号処理回路は、入力階調ビット数に対して出力階調ビット数を異ならせるフレームレートコントロール回路を含むことを特徴とする画像コントロールＩＣ。
【請求項９】
請求項１乃至８のいずれかにおいて、
前記第１〜第３の色信号処理回路からの前記第１〜第３の色信号の位相を合わせる位相合わせ回路をさらに含むことを特徴とする画像コントロールＩＣ。
【請求項１０】
請求項１乃至９のいずれかに記載の画像コントロールＩＣを内蔵した電子機器。
【請求項１】
一画素の色データを第１〜第３の色信号に分割して処理する画像コントロールＩＣにおいて、
基準クロック信号が入力され、それぞれ位相が異なる第１〜第３のクロック信号を出力するクロック信号生成回路と、
前記第１の色信号を、前記第１のクロック信号により同時に駆動される第１の同期回路を用いて処理する第１の色信号処理回路と、
前記第２の色信号を、前記第２のクロック信号により同時に駆動される第２の同期回路を用いて処理する第２の色信号処理回路と、
前記第３の色信号を、前記第３のクロック信号により同時に駆動される第３の同期回路を用いて処理する第３の色信号処理回路と、
を有することを特徴とする画像コントロールＩＣ。
【請求項２】
請求項１において、
前記基準クロック信号に基づいて、画像を出力駆動するタイミング信号を生成するタイミング信号生成回路をさらに有し、
前記第１〜第３のクロック信号のいずれか一つは、前記タイミング信号生成回路に入力されるクロック信号の位相と一致していることを特徴とする画像コントロールＩＣ。
【請求項３】
請求項１または２において、
前記第１〜第３の同期回路の各々は、色データを転送する複数のフリップフロップを含み、前記第１の色信号処理回路内に配置された前記複数のフリップフロップには前記第１のクロック信号が供給され、前記第２の色信号処理回路内に配置された前記複数のフリップフロップには前記第２のクロック信号が供給され、前記第３の色信号処理回路内に配置された前記複数のフリップフロップには前記第３のクロック信号が供給されることを特徴とする画像コントロールＩＣ。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記第１，第２のクロック信号間の位相差と、前記第２，第３のクロック信号間の位相差と、第１，第３のクロック信号間の位相差とは、それぞれ、１０−９ｓｅｃの桁に整数値を有するオーダーに設定されていることを特徴とする画像コントロールＩＣ。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記第１，第２のクロック信号の位相差と、前記第２，第３のクロック信号の位相差と、第１，第３のクロック信号間の位相差とは、それぞれ、前記基準クロック信号の一周期をＴとしたとき、Ｔ／１０〜Ｔ／３に設定されていることを特徴とする画像コントロールＩＣ。
【請求項６】
請求項１乃至５のいずれかにおいて、
前記第１〜第３の色信号補正回路のいずれかは、色補正回路を含むことを特徴とする画像コントロールＩＣ。
【請求項７】
請求項１乃至６のいずれかにおいて、
前記第１〜第３の色信号補正回路は、所定中間階調レベルに対して一時的に高い階調レベルで駆動するためのオーバードライブ回路を含むことを特徴とする画像コントロールＩＣ。
【請求項８】
請求項１乃至７のいずれかにおいて、
前記第１〜第３の色信号処理回路は、入力階調ビット数に対して出力階調ビット数を異ならせるフレームレートコントロール回路を含むことを特徴とする画像コントロールＩＣ。
【請求項９】
請求項１乃至８のいずれかにおいて、
前記第１〜第３の色信号処理回路からの前記第１〜第３の色信号の位相を合わせる位相合わせ回路をさらに含むことを特徴とする画像コントロールＩＣ。
【請求項１０】
請求項１乃至９のいずれかに記載の画像コントロールＩＣを内蔵した電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２００８−１５４０７（Ｐ２００８−１５４０７Ａ）
【公開日】平成２０年１月２４日（２００８．１．２４）
【国際特許分類】
【出願番号】特願２００６−１８８９８７（Ｐ２００６−１８８９８７）
【出願日】平成１８年７月１０日（２００６．７．１０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２０年１月２４日（２００８．１．２４）
【国際特許分類】
【出願日】平成１８年７月１０日（２００６．７．１０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]