説明

Fターム[4K029DC05]の内容

物理蒸着 (93,067) | スパッタリング装置 (13,207) | ターゲット (7,009) | 材質 (4,025) | 無機化合物 (1,514)

Fターム[4K029DC05]に分類される特許

61 - 80 / 1,514


【課題】一定時間電力が供給されない状況でも記憶内容の保持が可能な半導体装置を提供すること。さらに、半導体装置の高集積化を図り、単位面積あたりの記憶容量を増加させること。
【解決手段】トランジスタのオフ電流を十分に小さくすることができる材料として、ワイドバンドギャップ半導体である酸化物半導体材料を用いて半導体装置を構成する。トランジスタのオフ電流を十分に小さくすることができる半導体材料を用いることで、長期間にわたって情報を保持することが可能である。また、トランジスタの下に設けた配線層と、酸化物半導体膜の高抵抗領域と、ソース電極とを用いて容量素子を形成することで、トランジスタと容量素子の占有面積の低減を図る。 (もっと読む)


【課題】透明性及びガスバリア性に優れた薄膜の形成に好適なスパッタリングターゲット及びその製造方法、並びに該ターゲットを用いた薄膜、該薄膜を備える薄膜シート、積層シートを提供する。
【解決手段】本発明のスパッタリングターゲットは、酸化亜鉛(ZnO)と一酸化ケイ素(SiO)とを主成分とする焼結体からなり、焼結体の相対密度が95%以上であり、酸化亜鉛(ZnO)と一酸化ケイ素(SiO)のモル比が40:60〜95:5であることを特徴とする。 (もっと読む)


【課題】透明性及びガスバリア性に優れた薄膜の形成に好適なスパッタリングターゲット及びその製造方法、並びに該ターゲットを用いた薄膜、該薄膜を備える薄膜シート、積層シートを提供する。
【解決手段】本発明のスパッタリングターゲットは、酸化亜鉛(ZnO)と酸化アルミニウム(Al23)とを主成分とする焼結体からなり、焼結体の相対密度が95%以上であり、酸化亜鉛(ZnO)と酸化アルミニウム(Al23)のモル比が50:50〜95:5であることを特徴とする。 (もっと読む)


【課題】複数のトランジスタが高集積化された素子の少なくとも一のトランジスタに、作製工程数を増加させることなくバックゲートを設ける半導体装置を提供する。
【解決手段】複数のトランジスタが上下に積層されて設けられた素子において、少なくとも上部のトランジスタ102は、半導体特性を示す金属酸化物により設けられ、下部のトランジスタ100が有するゲート電極層を上部のトランジスタのチャネル形成領域と重畳するように配して、ゲート電極層と同一の層の一部を上部のトランジスタ102のバックゲートBGとして機能させる。下部のトランジスタ100は、絶縁層で覆われた状態で平坦化処理が施され、ゲート電極が露出され、上部のトランジスタ102のソース電極及びドレイン電極となる層に接続されている。 (もっと読む)


【課題】ノーマリーオフのスイッチング素子を実現するトランジスタ構造およびその作製方法を提供する。トランジスタのオン特性を向上させて、半導体装置の高速応答、高速駆動を実現する構成およびその作製方法を提供する。信頼性の高い半導体装置を提供する。
【解決手段】半導体層、ソース電極層又はドレイン電極層、ゲート絶縁膜、及びゲート電極層が順に積層されたトランジスタにおいて、該半導体層としてインジウム、ガリウム、亜鉛、及び酸素の4元素を少なくとも含み、該4元素の組成比を原子百分率で表したとき、インジウムの割合が、ガリウムの割合及び亜鉛の割合の2倍以上である酸化物半導体層を用いる。 (もっと読む)


【課題】透明性及びガスバリア性に優れた薄膜の形成に好適なスパッタリングターゲット及びその製造方法、並びに該ターゲットを用いた薄膜、該薄膜を備える薄膜シート、積層シートを提供する。
【解決手段】本発明のスパッタリングターゲットは、酸化亜鉛(ZnO)と二酸化ケイ素(SiO2)とを主成分とする焼結体からなり、焼結体の相対密度が95%以上であり、酸化亜鉛(ZnO)と二酸化ケイ素(SiO2)のモル比が40:60〜95:5であることを特徴とする。 (もっと読む)


【課題】透明導電体層がパターン化されている透明導電性フィルムにおいて、基材の厚みを80μm以下と小さくした場合でも、透明導電体層のパターン境界が視認されることによる、見栄えの低下を抑止する。
【解決手段】本発明の製造方法は、可撓性透明基材上にパターン化されていない透明導電体層が形成された積層体を準備する積層体準備工程、透明導電体層の一部を除去して可撓性透明基材上に透明導電体層を有するパターン形成部と可撓性透明基材上に透明導電体層を有していないパターン開口部とにパターン化するパターン化工程、および透明導電体層がパターン化された後の前記積層体を加熱する熱処理工程、を有する。熱処理工程における、パターン形成部の寸法変化率Hとパターン開口部の寸法変化率Hとの差H−Hの絶対値は0.03%未満であることが好ましい。 (もっと読む)


【課題】可撓性透明基材上に結晶性の透明導電体層を有する透明導電性フィルムにおいて、透明導電体層がパターン化された場合であっても、タッチパネル等に組み込んだ際に、パターン開口部とパターン形成部との境界が視認されることによる見栄えの低下を抑制する。
【解決手段】可撓性透明基材の一方の面に結晶性導電性金属酸化物からなる透明導電体層が形成された透明導電性フィルムであって、可撓性透明基材の厚みは80μm以下である。本発明の透明導電性フィルムは、140℃で30分加熱した際の寸法変化率Hと、透明導電性フィルムから透明導電体層をエッチングにより除去したものを140℃で30分加熱した際の寸法変化率Hとの差H−Hが−0.02%〜0.043%である。そのため、タッチパネル等に組み込んだ際のパターン境界での段差が低減され、見栄えの低下が抑制される。 (もっと読む)


【課題】前駆体薄膜中のIB族元素及びIIIB族元素とVIB族元素との発熱反応を抑制し、結晶成長を良好にし、ボイド等が少ない綺麗な連続膜である化合物半導体薄膜及びその製造方法を提供する。
【解決手段】(a)スパッタリング法により、基板上に、(IB族元素)−(In、Ga1−x)−(VIB族元素)(但し、0<x<1である)の組成を有する複数の膜を、この複数の膜中のIn元素含量(x)が下層から上層へと増加し、かつGa元素含量(1−x)が下層から上層へと減少するように形成した後、その上に、上記組成を有し、In元素含量がその下の膜中のIn元素含量よりも少なく、Ga元素含量がその下の膜中のGa元素含量よりも多い膜を形成し、基板上に前駆体薄膜を形成する工程と、(b)工程(a)で形成される前駆体薄膜の少なくとも1層の形成毎に、VIB族元素の蒸気を供給し、接触させながら熱処理を施す工程とを含む。 (もっと読む)


【課題】400℃以下で作製可能であり、30cm/Vs以上の高い電界効果移動度と、ノーマリーオフとなる低いオフ電流を両立する薄膜トランジスタを提供する。
【解決手段】ゲート電極16と、ゲート電極と接するゲート絶縁膜15と、In(x)Zn(1−x)O(y)(0.4≦x≦0.5,y>0)で表される第1の領域A1及びIn(a)Ga(b)Zn(c)O(d)(b/(a+b)>0.250,c>0,d>0)で表され、ゲート電極に対して第1の領域よりも遠くに位置する第2の領域A2を含み、ゲート絶縁膜を介してゲート電極に対向配置されている酸化物半導体層12と、互いに離間して配置されており、酸化物半導体層を介して導通可能なソース電極13及びドレイン電極14と、を有する薄膜トランジスタ1。 (もっと読む)


【課題】連続スパッタ時においても、ノジュールやパーティクルの発生を抑制することができるとともに、膜特性の均一性の高い膜が得られるGTOスパッタリングターゲット、特にFPD用スパッタリングターゲットを提供する。
【解決手段】Gaが1〜20mol%、残部SnO及び不可避的不純物からなるスパッタリング用酸化物焼結体ターゲットであって、当該酸化物焼結体ターゲットの組織に観察される相において、相対密度が97%以上、バルク抵抗率が1000Ωcm以下であることを特徴とするスパッタリング用酸化物焼結体ターゲット。 (もっと読む)


【課題】短チャネル効果を抑制させつつ微細化を行い、低消費電力化した半導体装置を提供する。
【解決手段】重畳する第1のトランジスタおよび第2のトランジスタからなる第1のインバータと、重畳する第3のトランジスタおよび第4のトランジスタからなる第2のインバータと、第1の選択トランジスタと、第2の選択トランジスタと、を有し、第1のインバータの出力端子、第2のインバータの入力端子および第1の選択トランジスタのソースおよびドレインの一方が接続され、第2のインバータの出力端子、第1のインバータの入力端子および第2の選択トランジスタのソースおよびドレインの一方が接続されることによって、微細化したSRAM回路を形成する。 (もっと読む)


【課題】広範な波長領域の光に対する散乱性能を高めた透明導電膜の製造方法を提供する。
【解決手段】透明導電膜の製造方法は、酸化亜鉛を主成分とする透明導電膜を基体上にスパッタリング法によって形成する膜形成工程と、透明導電膜をアニール処理するアニール工程と、透明導電膜をウェットエッチングするエッチング工程と、を備える。アニール工程は、エッチング工程よりも前に行われてもよい。透明導電膜のアニール処理の温度が300〜600℃であってもよい。 (もっと読む)


【課題】成膜レートを維持しつつ基板上への異物の落下を抑制する。
【解決手段】チャンバー110と、チャンバー110内で成膜処理される基板の上面と対向する主面を有するターゲット130とを備える。また、ターゲット130を下方から支持してチャンバー110に固定する係合部材140および頭付螺子150と、係合部材140と係合して取り付けられ、係合部材140および頭付螺子150の下方を覆う防着部材160とを備える。ターゲット130は、主面の一部に凹部131を有する。係合部材140および頭付螺子150は、上記凹部130内に位置する。防着部材160は、凹部131を埋めるように位置する。防着部材160のターゲット130と面する裏面とは反対側の表面は、ステージ120の上面と対向して平面である。 (もっと読む)


【課題】原料粉末の化合物化を促進し、所望とする化合物相を安定に形成することができるホウ酸リチウム粉末及びその製造方法を提供する。
【解決手段】本発明の一実施形態に係るホウ酸リチウム粉末の製造方法は、酸化リチウム系粉末と酸化ホウ素系粉末との混合粉末を溶解する工程と、前記混合粉末の溶解物を凝固させ、粉砕した凝固粉末を作製する工程と、前記凝固粉末を仮焼する工程とを有する。上記製造方法においては、酸化リチウム系粉末と酸化ホウ素系粉末との混合粉末を一旦溶解し、その後冷却することで原料粉末の化合物化を促進することで、所望とする化合物相を有するホウ酸リチウム粉末を安定に製造することができる。 (もっと読む)


【課題】用途に合わせて要求される電気的特性を備えた酸化物半導体層を用いたトランジスタ、及び該トランジスタを有する半導体装置を提供する。
【解決手段】酸化物絶縁膜上に、半導体層、ソース電極層又はドレイン電極層、ゲート絶縁膜、及びゲート電極層が順に積層されたトランジスタにおいて、該半導体層としてエネルギーギャップの異なる少なくとも2層の酸化物半導体層を含み、かつ積層された酸化物半導体層の間に混合領域を有する酸化物半導体積層を用いる。 (もっと読む)


【課題】ドライエッチングにより微細加工を行った場合に、エッチング残渣が少なく、後工程における信頼性が高い非鉛の圧電体膜素子の製造方法、圧電体膜素子及び圧電体デバイスを提供する。
【解決手段】圧電体膜素子1の製造方法は、基板2上に、組成式(K1−xNa)NbOで表されるペロブスカイト構造を有する非鉛のアルカリニオブ酸化物系化合物からなる圧電体膜5を形成する工程と、圧電体膜5を、フッ素系反応ガスを含む雰囲気中で低圧プラズマを用いてエッチングを行う工程とを含む。 (もっと読む)


【課題】真空下、可撓性支持体にロール方式で多層薄膜形成を行う生産工程において支持体や成膜面にキズの発生しないガイドロール機構を組み込んだ真空成膜装置、及びこれを用い発光寿命の改善された生産性の高い有機エレクトロルミネッセンス素子の製造方法を提供することにある。
【解決手段】可撓性支持体(ウェブ)を支持し、真空中でウェブの搬送方向を30度以上、240度以下、変更するためのガイドロール機構であって、搬送中、前記可撓性支持体は、ガイドロールの両端部においてのみガイドロールに接触し、かつ、少なくとも接触部分の一部において、可撓性支持体をガイドロール上に押さえる機構を設けたことを特徴とするガイドロール機構。 (もっと読む)


【課題】スパッタリングターゲットや蒸着用タブレットとして利用され、成膜中にクラック等が発生し難いZn−Sn−O系酸化物焼結体とその製法を提供する。
【解決手段】上記酸化物焼結体は、錫がSn/(Zn+Sn)の原子数比として0.01〜0.6含有され、焼結体中における平均結晶粒径が4.5μm以下で、CuKα線を使用したX線回折によるZnSnO相における(222)面、(400)面の積分強度をそれぞれI(222)、I(400)としたとき、I(222)/[I(222)+I(400)]で表される配向度が0.52以上であることを特徴とする。この酸化物焼結体は機械的強度が改善されているため、焼結体を加工する際に破損が起こり難く、スパッタリングターゲット若しくは蒸着用タブレットとして使用された際においても透明導電膜の成膜中に焼結体の破損やクラック発生が起こり難い。 (もっと読む)


【課題】酸化物半導体を用いたトランジスタは、非晶質シリコンを用いたトランジスタと比較して信頼性が劣る場合があった。そこで、信頼性が高い酸化物半導体を用いたトランジスタを有する半導体装置を提供する。
【解決手段】酸化物半導体膜に含まれる水素、窒素および炭素などの不純物は酸化物半導体膜の半導体特性を低下させる要因となる。例えば、酸化物半導体膜に含まれる水素および窒素は、酸化物半導体膜を用いたトランジスタのしきい値電圧をマイナス方向へシフトさせてしまう要因となる。また、酸化物半導体膜に含まれる窒素、炭素および希ガスは、酸化物半導体膜中に結晶領域が生成されることを阻害する。そこで、酸化物半導体膜の不純物濃度を低減することで、高い信頼性を有するトランジスタを作製する。 (もっと読む)


61 - 80 / 1,514