【課題】半導体材料等として有用な新規なＩｎ−Ｇａ−Ｚｎ系酸化物とその製造方法を提供する。
【解決手段】Ｉｎ、Ｇａ、Ｚｎを含む酸化物であって、４つの層状構造を１ユニットとする繰り返し構造を含み、前記層状構造はそれぞれＩｎ、Ｇａ、Ｚｎのうち少なくとも１つを含む酸化物からなる酸化物。 （もっと読む）

【課題】酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、高信頼性化する。
【解決手段】酸化物半導体膜を含むトランジスタの作製工程において、表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜（第１の結晶性酸化物半導体膜ともいう）を形成し、該酸化物半導体膜に酸素を導入して少なくとも一部を非晶質化し酸素を過剰に含む非晶質酸化物半導体膜を形成する。該非晶質酸化物半導体膜上に酸化アルミニウム膜を形成した後、加熱処理を行い該非晶質酸化物半導体膜の少なくとも一部を結晶化させて、表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜（第２の結晶性酸化物半導体膜ともいう）を形成する。 （もっと読む）

【課題】省電力化かつ高速での書き込み処理が可能なメモリの多値化に適した半導体装置およびベリファイ処理を提供する。
【解決手段】半導体装置に用いるメモリセルを、酸化物半導体を用いたトランジスタと酸化物半導体以外の材料を用いたトランジスタをそれぞれ有する構成とし、書き込み回路を用いてデータバッファのデータをメモリセルに書き込む前に、予め各々のメモリセルの有するしきい値ばらつきを調べ、データバッファのデータに対して当該しきい値ばらつきを補正したデータが各々のメモリセルに書き込む。 （もっと読む）

【課題】異常放電やノジュールの発生が少ない、Ｉｎ−Ｇａ−Ｚｎ系酸化物のスパッタリングターゲットを提供する。
【解決手段】２θ＝７．０°〜８．４°、３０．６°〜３２．０°、３３．８°〜３５．８°、５３．５°〜５６．５°、５６．５°〜５９．５°、１４．８°〜１６．２°、２２．３°〜２４．３°、３２．２°〜３４．２°、４３．１°〜４６．１°、４６．２°〜４９．２°及び６２．７°〜６６．７°の領域Ａ〜Ｋに回折ピークを有する酸化物Ａと、ＩｎＧａＺｎＯ_４とを含有するスパッタリングターゲット。 （もっと読む）

【課題】高移動度の薄膜トランジスタ、その製造方法及びその製造に用いるスパッタリングターゲットを提供する。
【解決手段】元素Ｉｎ，Ｇａ及びＺｎを下記領域１、２又は３の原子比の範囲で含む酸化物を活性層とし、電界効果移動度が２５ｃｍ^２／Ｖｓ以上である薄膜トランジスタ。
領域１
０．５８≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ）≦０．６８
０．１５＜Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ）≦０．２９
領域２
０．４５≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ）＜０．５８
０．０９≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ）＜０．２０
領域３
０．４５≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ）＜０．５８
０．２０≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ）≦０．２７ （もっと読む）

【課題】ＩＴＯ膜に迫る高い導電率の膜を高速成膜することができる。
【解決手段】透明導電膜を成膜するために用いられるＺｎＯ蒸着材において、ＺｎＯを主成分としたペレットからなり、ペレットがＣｅとＡｌの双方の元素を含み、ＣｅがＡｌよりも含有割合が高く、Ｃｅの含有割合が０．１質量％を越え１４．９質量％以下、Ａｌの含有割合が０．１質量％以上１０質量％以下の範囲内であることを特徴とする。 （もっと読む）

【課題】トランジスタ特性（移動度、オフ電流、閾値電圧）及び信頼性（閾値電圧シフト、耐湿性）が良好で、ディスプレイパネルに適した電界効果型トランジスタを提供すること。
【解決手段】基板上に、少なくともゲート電極と、ゲート絶縁膜と、半導体層と、半導体層の保護層と、ソース電極と、ドレイン電極とを有し、ソース電極とドレイン電極が、半導体層を介して接続してあり、ゲート電極と半導体層の間にゲート絶縁膜があり、半導体層の少なくとも一面側に保護層を有し、半導体層が、Ｉｎ原子、Ｓｎ原子及びＺｎ原子を含む酸化物であり、かつ、Ｚｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）で表される原子組成比率が２５原子％以上７５原子％以下であり、Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）で表される原子組成比率が５０原子％未満であることを特徴とする電界効果型トランジスタ。 （もっと読む）

【課題】透明電極に用いられる透明導電性酸化物は導電性を上げるための一つの手法として膜厚を上げることがあるが、膜厚を上げると透過率が低下するという課題があり、膜厚を上げることなく導電性を向上する必要があった。
【解決手段】基材上に形成された透明電極であって、該透明電極が、基材上に炭素系薄膜層が形成されており、さらにその上に透明導電性化合物層が形成されており、且つ該透明導電性化合物層はその一部が炭素系薄膜に入り込んでいることを特徴とする透明電極。 （もっと読む）

【課題】有機ＥＬディスプレイや液晶ディスプレイなどの表示装置において、保護膜等の形成時に酸化処理層を必要とせずに、薄膜トランジスタの電気特性を安定させることが可能である酸化物半導体層を提供する。
【解決手段】基板上に少なくとも、基板側から順に、酸化物半導体層と、ソース・ドレイン電極と、保護膜とを備えた薄膜トランジスタ構造であって、前記酸化物半導体層は、金属元素全体に占めるＺｎの含有量が５０原子％以上であり、ソース・ドレイン電極および保護膜側に形成される第１酸化物半導体層と、Ｉｎ、Ｇａ、およびＺｎよりなる群から選択される少なくとも１種の元素を含み、基板側に形成される第２酸化物半導体層との積層体であり、かつ、前記第１酸化物半導体層と、前記ソース・ドレイン電極および保護膜とが、直接接触していることを特徴とする薄膜トランジスタ構造。 （もっと読む）

【課題】プラズマを用いるスパッタリング法により、逆スパッタされやすい元素の組成減少を抑制して所望の組成比を有する膜を成膜する成膜方法を提供する。
【解決手段】基板２０上に、プラズマを用いるスパッタリング法により、複数の金属元素を含む複合ターゲットＴを用いて複合ターゲットＴに含まれる全ての構成元素を含み、複合ターゲットＴに含まれる全ての金属元素のうち、個々の該元素単体の結合エネルギーが最も高い元素の結合エネルギーＥｍａｘと、個々の前記元素単体の結合エネルギーが最も低い元素の結合エネルギーＥｍｉｎとが下記式（１）を満足する膜４０を成膜する方法であって、成膜時のプラズマ中のプラズマ電位Ｖｐ（Ｖ）と基板電位Ｖｓｕｂ（Ｖ）との電位差を、膜４０中の結合エネルギーが最も低い元素が逆スパッタされる閾値以下となるように制御して成膜する。Ｅｍａｘ／Ｅｍｉｎ≧１．５・・・（１） （もっと読む）

【課題】酸化物半導体層を備えた配線構造のスイッチング特性およびストレス耐性が良好であり、特にストレス印加前後のしきい値電圧変化量が小さく安定性に優れた配線構造を提供する。
【解決手段】本発明の配線構造は、基板上に少なくとも、ゲート絶縁膜、及び酸化物半導体層を有し、前記酸化物半導体層は、Ｉｎ、Ｇａ、ＺｎおよびＳｎよりなる群から選択される少なくとも一種の元素（Ｚ群元素）から構成される第１の酸化物半導体層、並びに、Ｉｎ、Ｇａ、ＺｎおよびＳｎよりなる群から選択される少なくとも一種の元素（Ｘ群元素）と、Ａｌ、Ｓｉ、Ｔｉ、Ｈｆ、Ｔａ、Ｇｅ、ＷおよびＮｉよりなる群から選択される少なくとも一種の元素（Ｙ群元素）を含む第２の酸化物半導体層を有する積層体であると共に、前記第２の酸化物半導体層は、前記第１の酸化物半導体層と前記ゲート絶縁膜との間に形成されている。 （もっと読む）

【課題】耐摩耗性に優れ、苛酷な使用環境でも硼化物皮膜が剥離しないよう、高い密着強度を有した状態で被覆した被覆工具およびその製造方法を提供する。
【解決手段】工具の基材表面に中間皮膜を介して硬質皮膜を被覆した被覆工具であって、前記硬質皮膜は、Ａｌ、Ｓｉ、Ｃｒ、Ｗ、Ｔｉ、Ｎｂ、Ｚｒから選択される１種以上の元素の硼化物であって、六方晶の結晶構造であり、前記中間皮膜は、ＡｌｘＭｙからなる窒化物又は炭窒化物（但し、ｘ、ｙは原子比を示し、ｘ＋ｙ＝１００、かつ、４０≦ｘ≦９５、かつ、５≦ｙ≦６０、ＭはＴｉ、Ｃｒ、Ｖ、Ｎｂから選択される１種以上）であり、前記基材側が立方晶の結晶構造、前記硬質皮膜側が六方晶の結晶構造である耐摩耗性に優れる被覆工具。硬質皮膜は、Ｔｉの硼化物であることが好ましい。中間皮膜は、基材側から硬質皮膜側に向けてＡｌの含有量が増加することが好ましい。 （もっと読む）

【課題】Ｅｕが光学的に活性化したＺｎＯ：Ｅｕ膜に十分な水素が存在する状態が得られるようにする。
【解決手段】第１工程Ｓ１０１で、基板１０１の上にＥｕがドープされたＺｎＯからなる薄膜１０２を形成する。次に、第２工程Ｓ１０２で、水素が存在する雰囲気の加熱により薄膜１０２の中に水素が含まれた状態として薄膜１０２のＥｕを活性化する。例えば、第１工程では、Ｈ₂Ｏガスを導入するスパッタ法で、薄膜１０２を形成すればよい。この場合、Ｅｕを含有するＺｎＯからなるターゲットを用いた電子サイクロトロン共鳴スパッタ法を用いればよい。 （もっと読む）

【課題】光記録媒体保護膜形成用として、割れやＩｎの溶出がなく製造工程を簡素化でき、高密度が得られる酸化物スパッタリングターゲットおよびその製造方法を提供することを目的とする。
【解決手段】酸化物スパッタリングターゲットが、ＺｒＯ_２，Ｉｎ_２Ｏ_３およびＺｎＯを含有し、ＺｒＯ_２相の周囲がＩｎとＺｎとの酸化物からなる複合酸化物相を含む相で囲まれた組織を有する。さらに、不可避不純物を除いた全金属成分量に対する原子比で、Ｚｒ：Ａ％，ＩｎおよびＺｎ：残とされており、これらの成分組成が、０＜Ａ≦４７．６、０．２２≦Ｉｎ（原子比）／Ｚｎ（原子比）≦４．６８、の関係を満たすことが好ましい。 （もっと読む）

【課題】筒状体の内周面への成膜に適したものであって、かつγ電子によるダメージを抑制することができる成膜装置および成膜方法を提供する。
【解決手段】ターゲットホルダ９は、スパッタ膜の材料としてのターゲット８を保持するためのものであって、相対的に負電位が印加されるように構成されている。筒状体ホルダ２は、筒状体１を保持するためのものであって、相対的に正電位が印加されるように構成された導電部２ｂを有する。導電部２ｂは、筒状体１が筒状体ホルダ２に保持された状態において筒状体１の内部空間へ露出するように構成されている。 （もっと読む）

【課題】積層構造の中にスピネルフェライト薄膜を配置したスピンフィルタ効果素子において、スピネルフェライト薄膜下部の金属電極層の酸化および下部界面の熱拡散を抑制し、上部界面の大気成分による汚染を排除しつつ、（１００）優先配向したスピネルフェライト薄膜を製造する方法を提供する。
【解決手段】基板上に（１００）優先配向のスピネルフェライト薄膜を製造する方法であって、前記製造方法は、スパッタリング法でスピネルフェライト薄膜もしくはその前駆体となる薄膜を基板上に形成するスパッタ成膜ステップと、その基板を真空中で加熱する真空加熱ステップとを有することを特徴とするスピネルフェライト薄膜の製造方法。 （もっと読む）

【課題】金属カルコゲナイド膜の積層体を有する相変化メモリにおいて、読み書き動作の速度を高めることのできる相変化メモリの形成装置、及び相変化メモリの形成方法を提供する。
【解決手段】スパッタ装置１０は、互いに異なる組成を有したＧｅＴｅターゲット２２ａ及びＳｂ_２Ｔｅ_３ターゲット２２ｂを有する。また、スパッタ装置１０は、基板Ｓを加熱する加熱面を有して、基板Ｓを該加熱面に吸着しながら加熱する基板ステージ１３と、基板ステージ１３を基板Ｓの周方向に回転させる回転部１８とを備えている。こうしたスパッタ装置１０は、基板ステージ１３が基板Ｓを吸着且つ加熱した状態で、回転部１８が基板ステージ１３を回転させつつ、ＧｅＴｅターゲット２２ａ及びＳｂ_２Ｔｅ_３ターゲット２２ｂの各々を互いに異なるタイミングでスパッタすることにより、互いに異なる組成を有した二つの金属カルコゲナイド膜を基板Ｓ上に積層する。 （もっと読む）

【課題】結晶性ＩＴＯ膜を、加熱処理を行うことなく短時間で容易に製造することができる、結晶性ＩＴＯ膜の製造方法を提供する。
【解決手段】不活性ガスおよび酸素ガスを含む第１の混合ガスをチャンバ内に導入した状態で、基板上に種結晶を含むＩＴＯ膜１２０をスパッタリング成膜した後に、不活性ガスおよび酸素ガスを含む第２の混合ガスをチャンバ内に導入した状態で、結晶性ＩＴＯ膜１３０をスパッタリング成膜する。第１の混合ガスにおける不活性ガスと酸素ガスとの分圧比は、１００：５〜７.５の範囲内である。また、第２の混合ガスにおける不活性ガスと酸素ガスとの分圧比は、１００：０．５〜２．５の範囲内である。 （もっと読む）

【課題】光透過性、耐熱性および力学的強度に優れた透明導電性フィルムおよびそれを含むタッチパネルを提供すること。
【解決手段】基材の少なくとも一方の面に透明導電膜を有する透明導電性フィルムであって、該基材が、示差走査熱量測定（ＤＳＣ、昇温速度２０℃／分）によるガラス転移温度（Ｔｇ）が２３０〜３５０℃である芳香族ポリエーテル系重合体を含む、透明導電性フィルム。 （もっと読む）

【課題】ドーパントの濃度を制御して半導体層を形成する技術を提供する。
【解決手段】
真空槽５１内の第二主ターゲット４２を、希ガスと反応性ガスとを含有するスパッタリングガスでスパッタリングし、成膜対象物２８表面に到達させて半導体層２６を形成する際に、真空槽５１内に配置されたドーパントを蒸着材料６４として加熱し、蒸着材料６４の蒸気を発生させ、成膜対象物２８表面に到達させ、ドーパントを含有する半導体層２６を形成する。蒸着材料６４の蒸気は、成膜対象物２８と蒸着材料６４の間に配置した放出量制限部材６３の貫通孔６６を通過させることで減少させるので、半導体層２６に微少量含有させることができるようになる。 （もっと読む）