【課題】画像データの読み出しを高速化し、表示エリアの移動をきめ細かに行なう。
【解決手段】不要データ判定回路３２がデータ転送要求にかかる表示エリアの画像データの先頭のアドレスが内部バス６のバス幅の先頭のアドレスと合致するか否かを判定し、合致しないと判定したときは、アドレス発生回路１１には先頭アドレスを０と出力する。このときＳＤＲＡＭ４からから読み出された内部バス６のバス幅の転送データには、無効データを含むことになる。この場合には、不要データ判定回路３２が無効データを含んでいるのは無効データの位置データをラインバッファ書き込み回路３３に出力する。ラインバッファ書き込み回路３３は、このデータに基づいて、読み出した１つのバス幅分のデータのうちの無効データをラインバッファ１２に書き込まないようにする。 （もっと読む）

【課題】低製造コストかつコンパクトな装置で、光学系で生じる種々の歪みを補正することができる、プロジェクタ、及び画像処理装置を提供する。
【解決手段】１ライン分の入力画像信号を保持する入力ラインメモリ４ａと、入力ラインメモリ４ａから転送された入力画像信号を用いて投影レンズ７の歪みに対応する補正を施した中間画像信号を生成する画像処理部５と、１ライン分の中間画像信号を保持する出力ラインメモリ４ｂと、中間画像信号に従って光源からの光を投影レンズ７に導くＬＣＯＳ６とを備えており、画像処理部５は、複数ラインの入力画像信号を格納する入力補充バッファ５１と、１ライン分の中間画像信号の生成に必要な入力画像信号を格納する入力データバッファ５２と、入力補充バッファ５１から入力データバッファ５２への補充ライン数を計算する補充ライン数計算部５３１とを備えていることを特徴とする。 （もっと読む）

【課題】フレームデータ内から特定の種別の画素データを抽出する際に、精度良く画素データを取得すること
【解決手段】システム制御部１１０は、フレームデータをラスタースキャン形式で供給する。システム制御部１１０は、フレームデータ内の各画素データの有効／無効を示すデータイネーブル信号を同時に供給する。ラインバッファ１２０は、フレームデータに含まれる画素データを逐次保持する。有効データ検出部１３０は、データイネーブル信号に基づいて、フレームデータの有効データ区間を検出する。比較部１４０は、有効データ検出部１３０が検出した有効データ区間と、予め指定された表示サイズと、を比較する。画素データ取得部１５０は、比較部１４０による比較結果に基づき、ラインバッファ１２０から画素データを取得する。 （もっと読む）

【課題】 ラインバッファ方式の画像処理装置においてフルカラーかつ高解像度の画像表示を実現する。
【解決手段】 コントローラ１０３は、各垂直走査期間において、各表示対象の画像データのＬＣＤ２０２での表示に先行して、各表示対象の画像データの生成を画像データ生成部１０５に順次指令し、画像データ生成部１０５は、指令された表示対象の画像データを生成し、仮想メモリとしてのワークメモリ１０８にＭＭＵ１０７を介して格納する。ラインバッファ描画部１１２は、このワークメモリ１０８内の画像データに基づいて、各水平走査期間において表示する１ライン分の画像データを生成する。また、ＭＭＵ１０７は、ワークメモリ１０８において画像データを記憶しているページのうちＬＣＤ２０２での表示に使用された画像データを記憶するページを新たな画像データの記憶に備えて解放する。 （もっと読む）

【課題】入力ビデオ信号の映像を、その映像におけるノイズまたは歪みが発生し易い周縁が映り込まない様に表示パネルに表示する画像表示装置を提供する。
【解決手段】この画像表示装置は、表示パネル５と、入力ビデオ信号Ｓ１の映像における各々一定の垂直方向幅の上下の周縁が前記表示パネルの映像表示領域の外にはみ出す様に、前記映像の垂直方向サイズを前記映像表示領域の垂直方向サイズよりも前記周縁に対応する分大きくなる様に変更して前記入力ビデオ信号を前記表示パネルに出力する表示信号処理部４と、表示信号処理部４を制御する制御部３とを備える。 （もっと読む）

【課題】プロジェクターのリソースの小型化を図る。
【解決手段】フレーム映像記憶部に記憶されたフレーム映像の入力映像データにおけるライン方向およびピクセル方向にそれぞれＭ×Ｎ（Ｍ，Ｎ≧２）個の画素から成るブロック映像データ毎に記憶するブロック映像記憶部と、被投写面上に投写される映像の歪みを補正する補正処理行う補正処理部であって、ライン方向およびピクセル方向にＫ×Ｌ（２≦Ｋ≦Ｍ，２≦Ｌ≦Ｎ）個の画素から成る補間ブロック映像データに基づいて、補正後の映像データである補正後映像データを生成する補正処理部と、補正処理に用いられる補間ブロック映像データの少なくとも一部を含むブロック映像データがブロック映像記憶部に記憶されているか否かを、補間ブロック映像データの隅部のうち、少なくとも補正処理の処理方向の下流に位置する２隅の画素を用いて判定する判定部とを備えるプロジェクター。 （もっと読む）

【課題】画像の表示をより適切に行なう。
【解決手段】ＶＲＡＭからの１画素分のデータの読み出しタイミングがＶＲＡＭへの１画素分のデータの書き込みタイミングよりも速いＬＣＤコントローラーにおいて、通常時は読み出しタイミング（クロック信号ＤＣＬＫ）にデフォルト値Ｄｄｅｆを設定し（Ｓ３２０）、書き込み用のアドレスカウンターＡｃ１と読み込み用のアドレスカウンターＡｃ２との差分（Ａｃ１−Ａｃ２）が所定値Ａｒｅｆ以下となったときに読み出しタイミングを書き込みタイミングと同一の設定値Ｄｌｏｗに設定する（Ｓ３３０）。これにより、データの読み出しが書き込みを追い越す追い越し現象が生じるのを回避でき、液晶ディスプレイへの画像の表示をより適切に行なうことができる。 （もっと読む）

【課題】拡大表示で広い階調表現を可能とする。
【解決手段】画像拡大処理部２１は、画素の繰り返しを行い拡大された画像の画像信号を生成する。多階調化処理部２２のパターンデータ出力部は、画素を繰り返した繰り返し領域毎に、拡大された画像の画像信号から上位側の所定ビット数を除いた信号に基づく階調を繰り返し領域の画素で再現するためのパターンデータを出力する。多階調化処理部２２の加算部は、繰り返し領域毎に、拡大された画像の画像信号における上位側の所定ビット数の信号に対してパターンデータを加算して出力する。 （もっと読む）

走査プロジェクタ（１００）は、二次元で走査するミラー（１４２）を含む。この走査ミラーは、高速走査軸上において共振周波数で振動し、低速走査軸上で、入力されるフレームレートに位相同期される。補間手段（１０４）は、ピクセルクロックが到達するとき、ミラーの位置に基づいて隣接する画素から画素密度のデータを補間する。入力される映像データは、バッファに保存される。完全なフレーム分よりも小さい映像データを、バッファ内に保存することができる。 （もっと読む）

【課題】コンピュータなどのデバイスの画面の変化を効率よく検出する。
【解決手段】
ディスプレイタイミング設定部１６は画像をラスタースキャンにより描画するためのタイミングを決定する。ピクセル読出部１０はディスプレイタイミング設定部が出力するタイミングに応じてピクセルを読み出す。関心領域情報入力部２０は画像中に任意の関心領域を特定するための情報を入力する。関心領域特定部２６はディスプレイタイミング設定部１６が出力するタイミングに基づいて、前記ピクセルが関心領域に含まれるか否かを特定する。有限ビット生成部３０は前記ピクセルが関心領域に含まれる場合には、前記ピクセルの情報を写像変換することにより有限ビット列を生成する。 （もっと読む）

【課題】ピクセルデータの垂直なスケーリングに関連して、ラインストアメモリ内に格納する必要のあるピクセルデータの量を減らす。
【解決手段】イメージ処理装置１１２は、ピクセルのラインを、ＲＧＢ色空間から、ＹＣｂＣｒ色空間に変換するための、ＲＧＢ色空間からＹＣｂＣｒ色空間へのコンバータモジュール１４４と、コンバータモジュールに結合された、クロミナンスデシメータモジュール１４５と、中間表現を格納するように構成された、クロミナンスデシメータモジュール１４５に結合されたラインストアメモリ１７０と、中間表現のスケーリング済みバージョンを生成するように構成された、ラインストアメモリ１７０に結合された垂直スケーラモジュール１４６とを備える。 （もっと読む）

【課題】簡単で安価な構成で、入力画像データを構成する画素データの並べ替えを行うことで、当該入力画像データを構成する画素データの並び順と走査方向が異なる表示部に当該入力画像データに基づく画像を表示することのできる技術を提供する。
【解決手段】１フレームが２４０ラインのラインデータにより構成される入力画像データの４ライン分のラインデータが第１バッファまたは第２バッファに保持されている。そして、データ置換制御手段により、ＶＲＡＭからの３２０ラインのラインデータにより構成された１フレームの画像データの圧縮データの読み出し時に、伸長部により復元された画像データのうち、第１バッファまたは第２バッファに保持された４ライン分が入力画像データに置換されて圧縮部に出力される置換処理が行われ、この置換処理が６０回繰り返されることにより、ＶＲＡＭの圧縮データのすべてが入力画像データに置換される。 （もっと読む）

【課題】同じラインの圧縮データの画像メモリへの書込みと読出しとが確実に同時に行われないような技術を提供する。
【解決手段】同じラインの圧縮データのＶＲＡＭ７６６への書込みと読出しとが競合するときに、書込むべき当該ラインの圧縮データをバッファ領域７６６ａに保持させる制御が書込／読出制御手段７６３により実行されるので、同じラインの圧縮データのＶＲＡＭ７６６への書込みと読出しとが同時に行われることを確実に防止できる。また、書込／読出制御手段７６３により、当該ラインの圧縮データを読出すときに、バッファ領域７６６ａに保持されている当該ラインの圧縮データを読出す制御が実行されるため、バッファ領域７６６ａに保持された当該ラインについての新しい圧縮データを確実に読出すことができる。 （もっと読む）

【課題】解像度の低下を抑えつつ輝度を向上させるプラズマデシィスプレイ装置及びプラズマディスプレイパネルの駆動方法を提供することを目的とする。
【解決手段】インターレース信号を表示するプラズマディスプレイ装置であって、
前記入力信号の垂直同期信号周波数に基づいて、１フィールド内で発光可能な最大サステインパルス数を算出する最大サステインパルス数算出手段６１と、
前記入力信号の前記１フィールドの表示負荷率を算出する表示負荷率算出手段５０と、
該表示負荷率算出手段により算出された前記表示負荷率に基づいて、前記１フィールドの目標サステインパルス数を決定する目標サステインパルス数決定手段６２と、
該目標サステインパルス数決定手段により決定された目標サステインパルス数と、前記最大サステインパルス数との関係に基づいて、前記１フィールドの前記主表示ラインに対する前記副表示ラインの発光輝度比を定める発光輝度比決定手段６３とを有する。 （もっと読む）

【課題】製品コストを増大させることなく、画像の表示比率を変更可能な画像表示装置を提供する。
【解決手段】表示信号処理部４０においては、入力ビデオ信号の周波数計測を行い、制御部２０において入力ビデオ信号が１６：９フォーマットのビデオ信号であるか否かを判定する。また、制御部２０においては、ユーザにより選択された画面サイズを制御用メモリ３０から読み出し、例えば、アスペクト画像表示が選択されている場合は、表示信号処理部４０において、垂直拡大率をフル画像表示の垂直拡大率よりも小さくして、表示パネル５０の表示領域の上端および下端に黒帯（垂直ブランキング部）を表示する、あるいは、表示信号処理部４０において、水平拡大率をフル画像表示の水平拡大率よりも大きくして、表示パネル５０に左右オーバースキャンで表示するように制御する。 （もっと読む）

【課題】複数の信号処理回路を用いた場合でも、１dot単位の表示位置調整や補正処理などを容易に行うことができるようにする。
【解決手段】マスタIC１１２−１およびスレーブIC１１２−２は、内蔵するレジスタを参照して、スキャンコンバータ１１１から入力されるODDデータおよびEVENデータのうち、どちらか一方および他方をそれぞれ選択し、選択した映像信号に対して、倍速変換処理を行い、さらに、内蔵するレジスタを参照して、一旦蓄積したデータの読み出し順および読み出し開始位置を制御する。マスタIC１１２−１およびスレーブIC１１２−２は、倍速後の映像信号に対して、LCDパネル１１４用の信号補正処理を行い、S/Hドライバ１１３−１および１１３−２にそれぞれ出力する。本発明は、LCDパネルに表示させるための映像信号の信号処理を行う液晶表示システムに適用できる。 （もっと読む）

【課題】動画ボケを抑制しつつフリッカ現象の発生を抑えて動画像表示の表示品位を向上させることが可能な映像表示装置を実現する。
【解決手段】本発明の映像表示装置は、複数の画素からなる、複数の水平ラインで構成されるＬＣＤパネル１１と、前記ＬＣＤパネル１１の各水平ラインに対し、入力された映像情報を映像情報表示期間内に表示する第一表示処理と、非映像信号を非映像表示期間内に前記映像情報と異なる階調数で表示する第二表示処理とを所定の周期で繰り返し行うゲートドライバ１３と、前記所定の周期に対する前記非映像表示期間の時間比率に応じて、第二表示処理における前記階調数を制御する制御回路１５とを備える。 （もっと読む）

【課題】パネルインターフェイス制御装置として、パネル表示用に新たに映像データを作る必要をなくし、かつ、表示パネルの種類変更に柔軟に対応可能にする。
【解決手段】データ変換回路８およびＲＧＢフィルタ回路１２は、プログラマブルであり、表示用デジタル映像信号７に対して、表示パネルの画面サイズに合わせて、水平方向および垂直方向に、拡大または縮小処理を行う。インターフェース部１６は、ＲＧＢフィルタ回路１２の出力を、表示パネルに映像データ１３として出力する。 （もっと読む）

【課題】表示形式が異なる複数の表示装置を同時に駆動することができるとともに、ラインメモリのメモリ容量を低減して回路規模を小さくする。
【解決手段】ラインメモリ４１は、１水平走査ラインの画素数７２０個に対して、１／３の画素数２４０個分のメモリ容量しか有していない。したがって、ラインメモリ４１は７２０画素分の画像データを一度に記憶することができない。そこで、１水平期間に、画像データをラインメモリ４１に３回に分けて書き込むようにした。これにより、１回の書き込みにより２４０画素分の画像データがラインメモリ４１に書き込まれる。そして、ラインメモリ４１からの画像データの読み出しは、例えば、１２０画素分の画像データの書き込みが終了した時点から開始し、その後、時系列的に読み出しを継続する。 （もっと読む）