【課題】エアギャップ部を有し、かつ、高い機械的強度を有する半導体装置およびその製造方法を提供する。
【解決手段】酸素を含有する層間絶縁膜ＩＬ１の複数の溝部の側壁を被覆するバリア金属層ＡＬが形成される。複数の溝部を充填するように配線金属層ＰＣが形成される。層間絶縁膜ＩＬ１の酸素を熱拡散させることによってバリア金属層ＡＬの少なくとも一部を酸化することで、酸化物バリア層ＢＬ１が形成される。配線金属層のうち複数の溝部の外側の部分を除去することによって、第１および第２の配線間領域ＩＷ１，ＩＷ２と第１〜第３の配線ＷＲ１〜ＷＲ３とが形成される。第１の配線間領域ＩＷ１を覆い、かつ第２の配線間領域ＩＷ２上に開口部ＯＰを有するライナー膜ＬＮ１が形成される。開口部ＯＰを介したエッチングが行なわれる。 （もっと読む）

【課題】 ギャップ充填信頼性を改良し及び容量を減少させるためのデュアル金属インターコネクトを提供する。
【解決手段】 本発明のインターコネクト形成方法は；パターン化された金属層の上に誘電層を堆積し、前記誘電層をエッチングしてトレンチ及び下置金属表面を露出するために開口部を形成し、前記前処理された開口部に、及び前記下置金属表面に直接隣接した高融点インターコネクトを形成し、前記トレンチと前記高融点インターコネクト上にバリア層とシード層を堆積し、及び前記シード層上に低抵抗金属を形成することを含む、方法である。
（もっと読む）

【課題】集積回路製造工程において、ガスを化学的に反応させて化学気相成長又はＣＶＤにより、低誘電率膜の堆積処理方法を提供する。
【解決手段】約１０Ｗから約２００Ｗの一定ＲＦパワーレベルか、または約２０Ｗから約５００ＷのパルスＲＦパワーレベルで、１以上のシリコン化合物と酸化ガスからなるプロセスガスから、パターン化された金属層上にコンフォーマルライニング層を堆積する工程と、前記ライニング層上にギャップ充填層を堆積させる工程とを含む低誘電率膜の堆積処理方法。
【効果】シリコン酸化物は、配線間の静電結合を弱めて、１つの堆積チャンバで高信頼性のデュアルダマシン構造を製造する集積プロセスにおいてさらに有効である。 （もっと読む）

本発明の実施形態は、概して、半導体基板を処理するための装置及び方法に関するものである。一実施形態は基板を処理する方法を提供し、この方法は、基板に形成されたトレンチ構造又はビア構造を有する基板を覆うようにシード層を形成することと、シード層の一部を有機パッシベーション膜で被覆することと、前記トレンチ構造又はビア構造をめっき液に浸漬して、前記有機パッシベーション膜で被覆されないシード層の上に導電材料を堆積させることとを含む。
（もっと読む）

【課題】基板の表裏を導通する導通部における電気特性を向上した貫通電極基板及びそれを用いた半導体装置を提供すること。
【解決手段】本発明の貫通電極基板１００は、表裏を貫通する貫通孔１０４を有する基板１０２と、貫通孔１０４内に充填される金属材料を含む導通部１０６と、を備え、導通部１０６は、面積重み付けした平均結晶粒径が１３μｍ以上の金属材料を少なくとも含む。また、導通部１０６は、結晶粒径が２９μｍ以上の金属材料を含む。 （もっと読む）

【課題】 導電性微粒子膜を用いた現実的なバンプ電極構造の形成方法を実現すること。
【解決手段】半導体基板上に設けられた第１の電極と、この第１の電極上に設けられ、導電性微粒子からなる導電性微粒子膜と、この導電性微粒子膜上に設けられた第２の電極としての半田で形成されたバンプ電極とから構成された電極構造を具備してなる。 （もっと読む）

【課題】パターン内のボイドの発生を抑制する。
【解決手段】下層配線３０に達するビアホール３３を形成し、バリアメタル層３４及びシード層３５ａを形成した後、電解めっき法により、ビアホール３３内をめっき層で埋め込む。その際、シード層３５ａ形成後に、ビアホール３３の間口にオーバーハング１０１ｂが形成されることを想定し、例えば開口径７０ｎｍ以下のビアホール３３であれば、シード層３５ａ形成後のビアホール３３の開口径Ｗ２を２０ｎｍ以上にする。これにより、そのシード層３５ａを用いた電解めっき時に、ビアホール３３内がめっき層で埋まる前にその間口が塞がってボイドが発生するのを回避する。 （もっと読む）

【課題】 半導体素子の微細パターン製造方法を提供する。
【解決手段】フィーチャー層３１０の第１領域Ａには第１マスク構造物を形成し、第２領域Ｂには第２マスク構造物を形成する。各々デュアルマスク層とエッチングマスク層とを含むように第１マスク構造物及び第２マスク構造物を形成する。第１マスク構造物及び第２マスク構造物のエッチングマスクパターンを等方性エッチングし、第１マスク構造物からエッチングマスクパターンを除去する。第１マスク構造物及び第２マスク構造物の両側壁にスペーサ３５０Ａ、３５０Ｂを形成する。第２マスク構造物上にあるエッチングマスクパターンをマスクとして第１領域Ａで間にボイドが形成されるように側壁スペーサ３５０Ａを含む第１マスクパターンと、第２領域Ｂで間に第２マスク構造物が介在するように側壁スペーサ３５０Ｂ、３５０Ｃを含む第２マスクパターンを形成する。 （もっと読む）

【課題】銅配線本体の開放表面に形成されるマンガンを含むバリア層に最適な内部構成を持たせて、そのバリア機能を充分に発揮させることができる半導体素子の製造方法を提供する。
【解決手段】銅配線１は、電気絶縁層３に銅からなる配線本体８を備える。配線本体の外周８１は、電気絶縁層に対向している第１の外周８ａと電気絶縁層との間に形成された第１のバリア層７ａと、配線本体の外周のうち電気絶縁層に対向していない第２の外周８ｂに接して形成された第２のバリア層７ｂとを備える。第１および第２のバリア層はそれぞれマンガンを含む酸化物層からなるとともに、各バリア層内の厚さ方向でマンガンの原子濃度が極大となる位置を有する。 （もっと読む）

【課題】半導体装置及びその製造方法について、ホウ素含有タングステン層を核形成層とする場合に、コンタクト抵抗値の増大を抑制する。
【解決手段】半導体装置１００は、半導体基板１０１上に形成された第１絶縁膜１０３と、第１絶縁膜１０３に埋め込まれた導電膜１０９を含み且つ半導体基板１０１に達するコンタクト１１０と、半導体基板１０１及び第１絶縁膜１０３のそれぞれと、導電膜１０９との間に形成され、高融点金属を含む第１バリア層１０７とを備える。更に、第１バリア層１０７と導電膜１０９との間に形成され、第１バリア層１０７よりも水分透過性の低い第２バリア層１１８を備える。 （もっと読む）

一体型ビア及びビア端子を有する半導体回路基板と、関連のシステム及び方法とが開示されている。特定の実施例に従う代表的な方法は、半導体回路基板に非貫通ビア（１４０）を形成することと、ビアの側壁面に保護層（１２２）を塗布することと、保護層が塗布された回路基板材料の除去から保護している間に、ビアの端面から回路基板材料を選択的に除去することにより端子穴（１１１）を形成することと、を含む。この方法は、ビア内の導電性材料が単一である導電性端子を形成するためにビア及び端子穴の双方に導電性材料を配置することをさらに含むことができる。端子に隣接する回路基板材料は、その後、回路基板の外部の導電性構造体に接続することができる端子を露出させるために除去することができる。 （もっと読む）

この発明は、電子デバイス用の基板（３）の下側（５）から基板（３）を少なくとも部分的に通って基板（３）の上側（４）に向かうビアホール（９）またはビア（７）を形成する方法を提供する。この方法は、ビアホール（９）の第１の縦方向部分（１１）をエッチングするステップと、ビアホール（９）の第２の縦方向部分（１２）をエッチングするステップとを含み、それにより、第１の縦方向部分（１１）および第２の縦方向部分（１２）はビアホール（９）を実質的に形成し、ビアホール（９）に狭窄部（２３）が形成される。狭窄部（２３）はビアホール（９）の開口部（２４）を規定し、この方法は、狭窄部（２３）がエッチングマスクとして機能している状態でエッチングすることによってビアホール（９）を開けるステップをさらに含む。ビアは、ビアホールを導電性材料で少なくとも部分的に充填することによって形成される。ビアを含む電気デバイス用の基板も提供される。
（もっと読む）

【課題】 低誘電率、高耐熱かつ高機械強度を兼ね備えた絶縁膜用重合体を提供することにあり、さらに、それを用いた低誘電率、高耐熱かつ高機械強度を有する絶縁膜およびこれを備える半導体デバイスを提供する。
【解決手段】 炭素−炭素三重結合を分子中に２個以上有し且つカゴ型構造を含む化合物を重合することにより得られる数平均分子量１０，０００以下のオリゴマーを含むプレポリマーを重合することにより得られた数平均分子量２０，０００以上の絶縁膜用重合体。 （もっと読む）

【課題】エアギャップ内への水分や絶縁材料の侵入を防ぎ、動作信頼性の劣化や電気容量の増加を抑えることのできる半導体装置の製造方法を提供する。
【解決手段】本発明の実施の形態による半導体装置の製造方法は、半導体素子を有する半導体基板上に、内部に配線が設けられた層間犠牲膜、および前記層間犠牲膜上に位置する絶縁膜を形成する工程と、前記絶縁膜および前記層間犠牲膜にエッチングを施し、前記層間犠牲膜に達する溝を形成する工程と、前記溝内にガス透過性膜を形成する工程と、前記層間犠牲膜をガス化させ、前記溝および前記ガス透過性膜を通して除去する工程と、前記層間犠牲膜を除去した後、前記ガス透過性膜上に、前記溝の開口部近傍を封止する封止膜を形成する工程と、を含む。 （もっと読む）

【課題】 銅等の金属配線の電気抵抗低減および安定化を実現し、銅等の金属配線の信頼性を向上させることが可能な金属配線膜の抽出洗浄方法、抽出洗浄処理された金属配線およびこの金属配線を有するデバイスを提供することである。また、配線構造を形成する過程で配線あるいはデバイス構成材料中に取り込まれた不純物を除去し、配線膜の比抵抗値の上昇を防止し、信頼性を高めることのできる金属配線膜の抽出洗浄方法、抽出洗浄処理された金属配線およびこの金属配線を有するデバイスを提供する。
【解決手段】 半導体ウエハー上にめっき法あるいは気相堆積法により形成された金属配線膜を常圧より高圧の二酸化炭素または不活性の気体ないし流体中に一定時間曝して処理する金属配線膜の抽出洗浄方法、抽出洗浄処理された配線およびこの配線を有するデバイスとした。 （もっと読む）

本発明の実施形態は、障壁層上にコバルト層を堆積させた後、コバルト層上に銅または銅合金などの導電材料を堆積させるプロセスを提供する。一実施形態では、基板表面上に材料を堆積させる方法であって、基板上に障壁層を形成するステップと、気相成長プロセス（たとえば、ＣＶＤまたはＡＬＤ）中に基板をジコバルトヘキサカルボニルブチルアセチレン（ＣＣＴＢＡ）および水素に露出させて障壁層上にコバルト層を形成するステップと、コバルト層を覆うように導電材料を堆積させるステップとを含む方法が提供される。いくつかの例では、障壁層および／またはコバルト層は、熱プロセス、インサイチュプラズマプロセス、または遠隔プラズマプロセスなどの処理プロセス中にガスまたは試薬に露出させることができる。
（もっと読む）

【課題】コンタクトプラグの配列ピッチが狭くなっても、隣接するコンタクトプラグ同士の短絡を防止し、コンタクトプラグ及びそれに接続する配線パターンを容易に形成することが可能な半導体装置及びその製造方法を提供する。
【解決手段】ゲート電極１１、ソース領域及びドレイン領域１２を有するトランジスタと、トランジスタを覆う層間絶縁膜１４と、層間絶縁膜１４を貫通して設けられ、ソース領域及びドレイン領域１２の一方に接続されたコンタクトプラグ１５と、コンタクトプラグ１５を覆う層間絶縁膜２６と、層間絶縁膜２６にゲート電極１１の延在方向と同一方向に延在し、底部にコンタクトプラグ１５の上面を露出する溝２７と、コンタクトプラグ１５に接続され溝２７内に設けられたコンタクトプラグ２８ｃと、コンタクトプラグ２８ｃと一体化して層間絶縁膜２６上に溝２７を横切るように延在する配線パターン２８ｗとを備える。 （もっと読む）

【課題】ＭＩＭ（金属−絶縁体−金属）コンデンサの面積削減製造方法の提供。
【解決手段】コンデンサ誘電体の垂直部の周辺に挟持された第１伝導線１２４及び第２伝導線を含む垂直ＭＩＭコンデンサ。追加の伝導線は、両面コンデンサを形成して静電容量を増加させるために、コンデンサ誘電体のもう一つの垂直部によって分離された直近第１伝導線１２４に垂直に位置しても良い。複数の垂直ＭＩＭコンデンサは、静電容量を増加させるために、同時に平行に接続してもよい。 （もっと読む）

【課題】 Ｍｎを含むバリア層を有するＣｕ配線の高抵抗化を防止する半導体装置、および半導体装置の製造方法を提供する。
【解決手段】 半導体基板上方に形成された酸素を含有する絶縁層と、絶縁層中に形成された第１配線と、絶縁層中に形成され、第１配線と接続し、且つマンガン、酸素、及び銅からなる第２配線と、絶縁層内に形成され、第２配線と接続し、第１配線と離間して形成され、且つマンガン、酸素、及び銅によって埋め込まれた突起部と、を有し、突起部は、第２配線の下側に形成されており、突起部は、ビア形状および／または溝形状を有し、第２配線は、突起部よりも配線幅が太い。 （もっと読む）

【課題】半導体基板の歪みを抑制することができ、低い接触抵抗を有する貫通電極構造体及びその形成方法を提供する。
【解決手段】貫通電極（Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ−Ｖｉａ:ＴＳＶ）構造体は、基板の上部表面から該上部表面に対向する基板の下部表面に延長されて基板を貫通する導電性ビアと、導電性ビアの底部に形成されてＮｉ及びＣｏのうちのすくなくともいずれかを有する導電性保護膜と、導電性保護膜に接触して基板の下部表面に形成される分離ポリマー絶縁膜と、を備える。 （もっと読む）