【課題】微小電力を発電する発電素子によって発電された電力により実際の電気回路などを動作させることができる電力を得られるようにする電源回路を提供する。
【解決手段】発電素子によって発電された電力を全波整流回路20を介して一端第１コンデンサC1に蓄電し、第１コンデンサC1に蓄電された電力によって、充電制御回路30により、負荷を動作させるために必要な電圧を得られる状態にまで第２コンデンサC2を充電した後、出力制御回路40により、第２コンデンサC2に蓄電された電力を負荷に供給する。これにより、微小電力を発電する発電素子によって発電された電力により実際の電気回路などを動作させることができる電圧を有する電力を負荷に供給する。 （もっと読む）

【課題】従来の電源回路は、電源供給する回路ブロックの消費電流が変動すると出力電圧が変動する問題があった。
【解決手段】本発明の電源回路は、制御信号Ｓ１〜Ｓ３に応じて動作状態と停止状態とを切り替える回路ブロック２１〜２３に対して内部電源ノードＮＯＵＴを介して内部電源を供給する電源回路であって、電源端子と内部電源ノードＮＯＵＴとの間に接続される駆動段回路１１〜１４と、駆動段回路１１〜１４に対して内部電源ノードＮＯＵＴの電圧値に応じた共通の駆動信号Ｓ４を与える制御段回路１５と、を備え、駆動段回路１１〜１３は、それぞれ、対応する回路ブロックに与えられる制御信号Ｓ１〜Ｓ３に応じて導通状態と遮断状態とが切り替えられ、導通状態において駆動信号Ｓ４に基づき対応する回路ブロック２１〜２３の消費電流に応じた出力電流を出力する。 （もっと読む）

【課題】さらに、出力電圧のオフセットのばらつきを抑制し、安定した電力供給を行うことが可能な、電源装置を実現する。
【解決手段】電源装置５１０は、ドレイン端子が、出力回路１０９に接続されているｎトランジスタＭ１０３と、ドレイン端子が、ｎトランジスタＭ１０３のドレイン端子に接続されており、ゲート端子が、駆動電圧出力線Ｌ１０１に接続されているｎトランジスタＭ１０４と、ｎトランジスタＭ１０３のゲート端子と、駆動電圧出力線Ｌ１０１と、の間に設けられたスイッチ１０３と、を備える。スイッチ１０３は、ｎトランジスタＭ１０３のゲート端子を、駆動電圧出力線Ｌ１０１に、接続するか否かを、電源装置５１０の動作状況に応じて切り替える。 （もっと読む）

【課題】主電源とバックアップ電源とを切り換える切換回路を内蔵しないリアルタイムクロック用の半導体集積回路において、バックアップモードにおける消費電力を低減する。
【解決手段】この半導体集積回路は、外部の主電源による第１の電源電圧又は外部のバックアップ電源による第２の電源電圧が選択的に供給されて動作する半導体集積回路であって、第１又は第２の電源電圧に基づいて第３の電源電圧を生成する定電圧回路と、第３の電源電圧が供給されて原振クロック信号を生成する発振回路と、原振クロック信号を分周し、分周されたクロック信号に基づいて計時情報を管理するロジック回路と、第１の電源電圧が供給されているか否かを表す信号に従って、第１の電源電圧が供給されていないときに、定電圧回路から出力される第３の電源電圧の値又は定電圧回路の動作期間を減少させる制御回路とを具備する。 （もっと読む）

【課題】スタンバイモードの制御回路を起動条件の成立時から短時間で起動可能にする。
【解決手段】電子制御装置において、マイコン４１等の制御回路に電源電圧Ｖ３を供給する電源装置１は、外部電源からの入力電圧Ｖ１を中間電圧に降圧するスイッチングレギュレータ１０と、その中間電圧から電源電圧Ｖ３を生成するシリーズレギュレータ２０と、入力電圧Ｖ１から電源電圧Ｖ３を生成すると共に、電流出力能力がシリーズレギュレータ２０より小さいシリーズレギュレータ３０とを備える。そして、マイコン４１がスタンバイモードになってから次に起動条件が成立するまで、シリーズレギュレータ２０の出力トランジスタ２１がオフに固定されるが、スイッチングレギュレータ１０のＦＥＴ１１はオンに固定される。このため、起動条件の成立時からシリーズレギュレータ２０の作動を開始させて、最初は電圧平滑用コンデンサＣ１の充電電荷により制御回路に給電できる。 （もっと読む）

【課題】リニア電圧レギュレータとスイッチング電圧レギュレータのそれぞれの長所を最大限に発揮させしつつ、十分な電力供給の確保と共に、車両の商品性を確保する。
【解決手段】イグニッションスイッチ２７がオンとされてから所定時間の間、スイッチング電源レギュレータ４による電源供給が行われる一方、所定時間経過後は、スイッチング電圧レギュレータ４に代えてリニア電圧レギュレータ３による電源供給が開始されると共に、所定の切換指標の大きさに応じて、リニア電圧レギュレータ３とスイッチング電圧レギュレータ４とが択一的に切り換えて電源供給が行われるようになっている。 （もっと読む）

【課題】従来の電源電圧変動抑制回路では、システムの消費電流が増加する問題があった。
【解決手段】本発明にかかるデータ処理装置は、第１電源電圧ＶＤＤが入力される電源端子ＰＷＲと、第１電源電圧ＶＤＤに基づき第２電源電圧ＶＤＤｉを生成するレギュレータと、第２電源電圧ＶＤＤｉが電源ライン１２を介して供給される内部回路１６と、電源端子ＰＷＲと電源ライン１２との間に接続される電源電圧変動抑制回路２０と、を備え、電源電圧変動抑制回路２０は、内部回路１６の動作クロックＣＰＵ＿ＣＬＫに同期した補助期間を設定し、補助期間において電源ライン１２へ補助電流ＩＳを供給するものである。 （もっと読む）

【課題】通常動作モードと動作待機モードを有する直流−直流変換装置において、動作待機モードでの出力電圧を低減することと、動作待機モード解除時に、システム側の静電容量充電のための一時的な出力電圧の落ち込みを防ぎ、安定した電圧を供給すること。
【解決手段】通常動作モードでのみ作動する第１の電圧出力端子の出力電圧を監視し、前記出力端子の出力が停止したことを検知した後、常時電圧を出力する第２の電圧出力端子の電圧を低減し、前記第１の出力端子の電圧が出力されたことを検知してのち、第２の電圧出力端子の出力電圧を上昇させる。この際、第１の電圧出力端子の動作に対して、第２の電圧出力端子の動作が僅かに遅れるため、前記一時的な電圧の低下を防ぐことができる。 （もっと読む）

【課題】トランジスタの短絡時に定電圧ダイオードが発熱しないようにして、安全規格を満たすことができる電源回路を提供する。
【解決手段】トランスＴの二次側から取り出される電源ラインＦに、トランジスタＱ１とトランジスタＱ２を直列に接続し、トランジスタＱ２のＯＮ／ＯＦＦを制御するトランジスタＱ３と、このトランジスタＱ３のＯＮ／ＯＦＦを制御するマイクロコンピュータＭとを設ける。マイクロコンピュータＭは、トランジスタＱ１のベース電圧をポートＰ１で監視し、トランジスタＱ１のコレクタｃとベースｂ間の短絡時にベース電圧の上昇を検出すると、ポートＰ２からＬ（Low）信号を出力して、トランジスタＱ３をＯＦＦにする。この結果、トランジスタＱ２がＯＦＦとなって、定電圧ダイオードＺへの電流経路が遮断される。 （もっと読む）

【課題】簡単な回路によって負荷短絡時の素子の発熱を防止できる電源回路を提供する。
【解決手段】トランスＴの二次側から取り出される電源ラインＦに、ＮＰＮ型トランジスタＱ１とＰＮＰ型トランジスタＱ２を直列に接続し、トランジスタＱ２のＯＮ／ＯＦＦを制御するＮＰＮ型トランジスタＱ３と、このトランジスタＱ３のＯＮ／ＯＦＦを制御するマイクロコンピュータＭとを設ける。通常動作時は、マイクロコンピュータＭから出力されるＨ（High）信号でトランジスタＱ３をＯＮにし、トランジスタＱ１，Ｑ２をＯＮにして負荷Ｌへ通電する。負荷の短絡時は、トランジスタＱ３のベースにＬ（Low）信号が入力され、トランジスタＱ１〜Ｑ３が全てＯＦＦとなることで回路の電流を断ち、発熱を防止する。 （もっと読む）

【課題】簡素な回路構成で、緩やかにＯＮし、急峻にＯＦＦすることが可能なスイッチ回路を実現する。
【解決手段】スイッチ回路１０は、電源１から負荷への電流供給を制御するものである。電源１と負荷との間には電流供給を直接的に制御するスイッチとしてＦＥＴ２が設けられている。ＦＥＴ２はＰチャネルのＭＯＳ型ＦＥＴであり、そのソースが電源２に、ドレインが負荷に直列に接続されている。また、ＦＥＴ２のゲートは抵抗７を介してＧＮＤに接続されている。ＦＥＴ２のゲート−ソース間にはＦＥＴ２のゲート電圧を制御するための制御スイッチとしてｐｎｐ型トランジスタ３が接続されている。トランジスタ３は、抵抗５を介して接続された制御回路６によってそのベース電流が制御される。 （もっと読む）

【課題】低消費電流化を図りながら、異なる消費電流量のモードに切り換えて使用できるとともに、出力電圧の変動を抑えることができるシリーズレギュレータ回路を提供する。
【解決手段】入力電圧ＶＩＮラインに接続された定電流源２０は、抵抗素子２１及びトランジスタＢ１を介して接地電圧ＧＮＤラインに接続される。定電流源２０とトランジスタＢ１との間には、トランジスタＭ２，Ｍ４のゲート端子が接続される。トランジスタＭ２は、高電流モードにオンとなるトランジスタＭ１を介して入力電圧ＶＩＮラインに接続される。トランジスタＭ２，Ｍ４のソース端子がシリーズレギュレータ回路１０の出力端子になる。この出力端子は、抵抗素子２３及び高電流モードにオンとなるトランジスタＭ３を介して、又は抵抗素子２４，２５を介して、接地電圧ＧＮＤラインに接続される。この抵抗素子２４，２５の接続ノードは、トランジスタＢ１のベース電圧に接続される。 （もっと読む）

【課題】制御信号によって動作停止状態から直ちに作動状態にすることができる差動増幅回路、差動増幅回路を使用したボルテージレギュレータ及び差動増幅回路の動作制御方法を得る。
【解決手段】切換信号ＳＬＰによって作動した際は、差動増幅段にバイアス電流を供給する定電流源をなすＮＭＯＳトランジスタＭ７、及び次段の増幅段にバイアス電流を供給する定電流源をなすＮＭＯＳトランジスタＭ１１の各ゲートに所定の第１バイアス電圧Ｖｂ１をそれぞれ入力し、切換信号ＳＬＰによって動作を停止すると、ＮＭＯＳトランジスタＭ７及びＭ１１の各ゲートに第１バイアス電圧Ｖｂ１よりも大きい所定の第２バイアス電圧Ｖｂ２をそれぞれ入力するようにした。 （もっと読む）

【課題】移動体内のマイクロコンピュータから入力される制御コマンドに従ってホール効果素子センサ等の外部負荷を駆動するための駆動電圧を供給する外部負荷インタフェース、電子制御装置、および外部負荷インタフェースにおける駆動電圧切替方法に関し、ＡＳＩＣの占有面積や製造コストを増大させずに、ＥＣＵの外部に設けられた複数種の外部負荷に対応することを目的とする。
【解決手段】外部負荷SE１〜SE３の種類に応じて複数の駆動電圧を切り替えるように構成され、外部負荷インタフェース回路の内部で生成される基準電圧と、外部端子に印加される任意の外部電圧との間で切り替えを行うことによって、それぞれ対応する駆動電圧を出力するようになっている。 （もっと読む）

【課題】簡単な回路で、チップ面積を低減させることができ、軽負荷動作モード時においても過渡応答性に優れたボルテージレギュレータを得る。
【解決手段】軽負荷動作モードの場合、スイッチＳＷがオフして遮断状態になると共に第１誤差増幅回路３は動作を停止して第１誤差増幅回路３で消費される電流がカットされ、第２誤差増幅回路４が、第２出力トランジスタＭ２の動作制御を行い、重負荷動作モードの場合、スイッチＳＷがオンして導通状態になると共に第１誤差増幅回路３は作動し、第１出力トランジスタＭ１と第２出力トランジスタＭ２の各ゲートはスイッチＳＷによって接続され、第１誤差増幅回路３は、第１出力トランジスタＭ１と第２出力トランジスタＭ２の両方を同時に制御するようにした。 （もっと読む）

【課題】 軽負荷時の自己の消費電流の低減化を図り、全体として電力の変換効率を向上してチップサイズを小さくした電源装置を提供する。
【解決手段】 直流電源８から供給された入力電圧を所定の出力電圧に変換するスイッチングレギュレータに、面積のさほど大きくない誤差増幅器９及びスイッチ部５を追加した構成とすることにより、チップ面積の増大を抑制しながら、スイッチ部５の切り換えだけで簡易にスイッチングレギュレータとシリーズレギュレータを選択可能な回路が実現できる。 （もっと読む）

【課題】単一または複数の電圧レギュレータに対する過熱保護を目的としたオーディオ機器や電子装置の停止時と復帰時において、ノイズ発生や誤動作を防止することのできる電源回路内蔵集積回路、オーディオ機器、及び電子装置を提供する。
【解決手段】入力電圧を所定の出力電圧に調整する単一または複数の電圧レギュレータ４１と、前記電圧レギュレータ４１の近傍温度が第一過熱検知温度を超えると前記電圧レギュレータ４１を停止させ、前記第一過熱検知温度もしくは前記第一過熱検知温度より低い第二過熱検知温度を下回ると前記電圧レギュレータ４１を作動させる過熱検知信号を出力する過熱検知回路４２と、前記過熱検知信号をモニタするモニタ信号生成回路４３とが基板上に集積配置され、前記モニタ信号が外部出力端子ＴＳＤに接続されている。 （もっと読む）

【課題】 電源を供給する回路では消費電流が増加してしまう場合があった。
【解決手段】 半導体装置は、外部電源電圧から第1の所定電圧を生成し、内部回路が通常動作の場合には活性化され、前記内部回路が待機動作の場合には非活性化される第1のレギュレータと、前記外部電源電圧から第２の所定電圧を生成する第2のレギュレータと、動作状態に基づいて前記第1の所定電圧あるいは前記第２の所定電圧に基づいて動作する前記内部回路とを有する。 （もっと読む）

【課題】出力電圧を切り替えた時に安定した電圧を出力することができる電圧レギュレータを提供する。
【解決手段】制御信号ＥＮが“Ｈ”になると、基準電圧回路１０で基準電圧ＶＲが生成され、バイアス回路２０ではバイアス電圧ＢＬが生成される。差動増幅回路３０と出力回路４０では、基準電圧ＶＲとバイアス電圧ＢＬに基づいて出力電圧ＶＡが生成される。一方、遅延回路５０では、バイアス電圧ＢＬによって動作が制御され、制御信号ＥＮを遅延させた遅延信号ＤＬが出力される。制御信号ＥＮと遅延信号ＤＬは、ＡＮＤ５６で論理積がとられて切替信号ＳＷが生成され、スイッチ５が制御される。これにより、出力電圧ＶＡが安定した適切なタイミングで、出力ノードＮＯの電圧を切り替えることができる。 （もっと読む）

【課題】安定性、高速応答性、及び確実に高い精度での電源電圧の発生を実現可能なレギュレータ回路、更にはそれらをより簡単な構成で実現させたレギュレータ回路を提供する。
【解決手段】レギュレータ回路は、負荷駆動アンプＡＭＰＬＤ２、レプリカアンプＡＭＰＬＤ２Ｒ、オペアンプ回路ＡＭＰＦ１、抵抗ＲＦ１Ｒ、ＲＦ２Ｒで構成される分圧回路、抵抗ＲＦ１、ＲＦ２で構成される分圧回路、及びその抵抗ＲＦに一端が接続されたコンデンサＣＯＵＴを備えている。それらのアンプＡＭＰＬＤ２、ＡＭＰＬＤ２Ｒは基本的に同じ構成であり、３つのＰＭＯＳトランジスタ、２つのＮＭＯＳトランジスタを備えている。２つのＮＭＯＳトランジスタは差動対を構成し、その一方のゲートにはオペアンプ回路ＡＭＰＦ１からの信号ＬＤＡＲＥＦが入力され、他方のゲートには、分圧回路からの信号ＤＩＶＯ１、或いはＤＩＶＯ１Ｒが入力される。 （もっと読む）