【課題】ハイサイド駆動回路が負バイアス駆動を行いつつ、ブートストラップコンデンサによりハイサイド駆動回路に駆動電圧を供給することができる半導体装置を得る。
【解決手段】基準電圧回路３は、ハイサイド駆動回路１の高圧端子ＶＢの電圧と低圧端子ＶＥの電圧との間の基準電圧を生成して、ハイサイドスイッチング素子Ｑ１とローサイドスイッチング素子Ｑ２の接続点に供給する。充電用スイッチング素子Ｑ３のドレインがハイサイド駆動回路１の低圧端子ＶＥに接続され、ソースが接地されている。 （もっと読む）

【課題】微小電気機械システム（ＭＥＭＳ）アレイを含む電力切替システムを提供すること。
【解決手段】切替システム（４）は、ダイオードブリッジを形成する複数のダイオードと、複数のダイオードに接近して結合された微小電気機械システム（ＭＥＭＳ）スイッチアレイ（１２）とを含む。ＭＥＭＳスイッチアレイ（１２）は（Ｍ×Ｎ）アレイをなして電気的に接続される。（Ｍ×Ｎ）アレイは、第２のＭＥＭＳスイッチ脚部（４４）に並列に電気的に接続された第１のＭＥＭＳスイッチ脚部（４０）を含む。第１のＭＥＭＳスイッチ脚部（４０）は直列に電気的に接続された第１の複数のＭＥＭＳダイを含み、第２のＭＥＭＳスイッチ脚部（４４）は直列に電気的に接続された第２の複数のＭＥＭＳダイを含む。 （もっと読む）

【課題】駆動信号がスイッチング素子のオフを指示しているにもかかわらず、制御端子の電圧が低下せず、スイッチング素子をオフできない場合であっても、スイッチング素子の熱破壊を防止できる電子装置を提供する。
【解決手段】制御回路は、正常時に、オン駆動用ＦＥＴ１２１ａがオフするタイミング（ｔ６）、オフ駆動用ＦＥＴ１２２ａがオンするタイミング（ｔ７）、及び、オン保持用ＦＥＴ１２３ａがオンするタイミング（ｔ９）の後であって、駆動信号がＩＧＢＴ１１０ｄのオン指示からオフ指示に切替わるタイミング（ｔ５）から一定の時間Ｔｏｆｆの経過後に、オン保持用ＦＥＴ１２３ａをオンする（ｔ１０）。そのため、オン駆動用ＦＥＴ１２１ａがオン故障し、駆動信号がＩＧＢＴ１１０ｄのオフを指示しているにもかかわらずＩＧＢＴ１１０ｄをオフできない異常状態であっても、ＩＧＢＴ１１０ｄを確実にオフできる。従って、ＩＧＢＴ１１０ｄの熱破壊を防止できる。 （もっと読む）

【課題】共振を利用し、容量性負荷の両端に逆位相の電圧パルスを印加可能として消費電力を低減する。
【解決手段】外部容量５３と、コイルＬ１〜Ｌ３と、負荷容量５２と外部容量５３とコイルＬ１とを接続して第３電極から外部容量５３に電荷を放電し、外部容量５３への放電完了後に負荷容量５１と負荷容量５２とコイルＬ３とを接続して端子１−Ａから端子２−Ａに電荷を放電し、端子２−Ａへの放電完了後に負荷容量５１と外部容量５３とコイルＬ１とを接続して外部容量５３から端子１−Ｂに電荷を放電することにより、逆位相のパルス電圧を印加するＳＷ駆動部と、を備える。 （もっと読む）

【課題】消費電力を抑制しつつ、ハイサイドトランジスタの誤動作を防止可能な制御回路を提供する。
【解決手段】制御回路１２はハイサイドトランジスタＭ１を制御する。負電圧回路２０は、動作状態と停止状態が切りかえ可能であって、動作状態においてハイサイドトランジスタＭ１の低電位側端子（ソース）より低いローレベル駆動電圧Ｖ４を発生し、停止状態において消費電流が低下する。ハイサイド駆動回路１４は、ハイサイドトランジスタＭ１のオン、オフを制御する制御信号Ｇ１を受け、制御信号Ｇ１がハイサイドトランジスタＭ１のオフを指示するとき、ハイサイドトランジスタＭ１の制御端子（ゲート）に、ローレベル駆動電圧Ｖ４に応じた駆動電圧Ｖ_Ｇ１を印加する。制御装置８は、負電圧回路２０の動作状態と停止状態を切りかえる。 （もっと読む）

【課題】ブリッジ回路を構成する高速スイッチング素子を駆動対象とする場合でも、セルフターンオンの発生を防止できる駆動回路を提供する。
【解決手段】ＳＪ−ＭＯＳＦＥＴであるＮチャネルＭＯＳＦＥＴ３Ｈ，３ＬによりＨブリッジ回路１を構成する場合に、駆動回路２１を、ＮチャネルＭＯＳＦＥＴ３のソースとゲートとの間に磁気結合構造２２を設け、ＮチャネルＭＯＳＦＥＴ３Ｈがターンオンした際に、オフ状態に維持されるＮチャネルＭＯＳＦＥＴ３Ｌの寄生ダイオード５Ｌに短絡電流が瞬間的に流れると、ＮチャネルＭＯＳＦＥＴ３Ｌのソースに発生する電圧変動に基づいてゲートに誘導される電圧変動を打ち消すため、磁気結合構造２２Ｌを、ＰＮＰトランジスタ８ＬのコレクタとＮチャネルＭＯＳＦＥＴ３のゲートとの間を接続する駆動側配線２４Ｌを、ＮチャネルＭＯＳＦＥＴ３Ｌのソース配線２３Ｌに対して同相で磁気結合させて構成する。 （もっと読む）

【課題】インバータ等に適用される半導体デバイスとし単方向デバイスを適用した場合に、負荷からの還流電流が流れるタイミングは、還流ダイオードを通して流れるためダイオードにおける損失を取り除けないという課題があった。
【解決手段】第一ゲート端子２、第二ゲート端子３、ドレイン端子４、ソース端子５を備え、第一ゲート端子２、第二ゲート端子３を各オンオフすることで４つの動作モードを有する双方向スイッチ１を使用し、還流電流が流れるタイミングに応じて、第三モードで通電するように前記第一ゲート端子２、および第二ゲート端子３を駆動させる同期制御手段を備えるので、還流ダイオードによる損失を無くすことができ、損失が少なく効率の良いインバータを提供できる双方向スイッチの駆動方法を提供する。 （もっと読む）

【解決手段】
集積回路は、結合点で外部デバイスに選択的にＡＣ結合又はＤＣ結合されるように適合される。集積回路は、ＡＣ結合のために結合キャパシタを介して結合点に接続される第１のコネクタと、ＤＣ結合のために結合点に接続される第２のコネクタと、集積回路がデバイスにＤＣ結合される場合に第１及び第２のコネクタ並びにそれにより結合キャパシタを選択的に短絡させるスイッチと、を含む。スイッチは、第１及び第２のコネクタの間で相互接続されるスイッチ制御ＭＯＳＦＥＴを備えるＭＯＳＦＥＴブリッジであってよく、スイッチ制御ＭＯＳＦＥＴは、そのゲートでスイッチ制御ＭＯＳＦＥＴをオンにするためのモード状態信号を受信しそれにより、集積回路がデバイスにＤＣ結合される場合にＭＯＳＦＥＴブリッジを短絡させてよい。ＭＯＳＦＥＴブリッジはまた、高い外部電源電圧からスイッチ制御ＭＯＳＦＥＴを保護するためにスイッチ制御ＭＯＳＦＥＴと直列に接続される幾つかの動的にバイアスされるｎＭＯＳＦＥＴと、スイッチ制御ＭＯＳＦＥＴと並列に接続される幾つかの動的にバイアスされるｐＭＯＳＦＥＴと、を含む。 （もっと読む）

【課題】貫通電流を防止する。
【解決手段】ローサイドオフ検出回路１０は、ローサイドトランジスタＭ２のゲート信号ＳＧ_Ｌを所定の第１レベルＴＨ_Ｌと比較することによって、ローサイドトランジスタＭ２がオフしたことを示すローサイドオフ検出信号Ｓ１を生成する。ローサイド検出トランジスタＭＳ_Ｌは、ローサイドトランジスタＭ２と同型であり、そのソースが接地端子１０８に接続され、そのゲートにローサイドトランジスタＭ２のゲート信号ＳＧ_Ｌを受ける。第１抵抗Ｒ１１は、ローサイド検出トランジスタＭＳ_Ｌのドレインと電源端子１０６の間に設けられる。第１バイパス回路１２は、第１抵抗Ｒ１１と並列に設けられ、制御信号Ｓ_ＩＮがローサイドトランジスタＭ２のオフを指示するレベルをとるときに導通し、オンを指示するレベルをとるとき遮断する。ローサイド検出トランジスタＭＳ_Ｌのドレインの信号が、ローサイドオフ検出信号Ｓ１として出力される。 （もっと読む）

信号処理回路は入力インバータ及び出力インバータを含む。インバータの各々は、入力整流信号を受信する信号入力部と、反転した出力整流信号を提供する信号出力部と、整流されたdc出力電圧を増幅する一対の電圧出力部とを有する。第1の回路入力端子は、入力インバータの出力及び出力インバータの入力に接続される。第2の回路入力端子は、入力インバータの入力及び出力インバータの出力に接続され、信号入力端子はデータの成分を有する入力信号を受信する。電源出力端子のペアがインバータの電圧出力端子に接続され、整流されたdc電源出力を提供する。第1の回路出力端子は或る電源出力端子に接続され、第2の回路出力端子は別の電源出力端子に接続され、それら回路出力端子はデータ成分を有する出力信号を提供する。
（もっと読む）

【課題】出力バッファ回路を構成する各出力トランジスタの破損や劣化を回避しつつ、短絡の有無を検査することを可能にする。
【解決手段】高電位電源線と低電位電源線との間に４個の出力トランジスタをブリッジ接続してなる出力段を有するアンプにて、高電位電源線と、この出力段の一方の出力端子ＯＵＴＭとの間に抵抗Ｒ１およびスイッチＳＷ１を直列に介挿するとともに、出力端子ＯＵＴＭと低電位電源線との間に抵抗Ｒ２およびスイッチＳＷ２を直列に介挿する。そして、上記各出力トランジスタをオフにして、スイッチＳＷ１をオフに、かつスイッチＳＷ２をオンにした場合に出力端子ＯＵＴＭの電圧が閾値電圧を超えているか否かにより天絡の有無を判定し、スイッチＳＷ１をオンに、かつスイッチＳＷ２をオフにした場合に出力端子ＯＵＴＭの電圧が閾値電圧を下回っているか否かにより地絡の有無を判定する。 （もっと読む）

【課題】クラスＤ増幅器へのＰＷＭ信号の印可のオン／オフ時にポップノイズを発生させないこと。
【解決手段】パワー・オン状態になる又はアン・ミュート状態にされたことを示す第１状態を、またはパワー・オフにされ又はミュート状態にされる第２状態を検出する。第１状態検出時、それぞれ漸増する幅を有する複数のパルスとその後のデューティ５０％のパルス列を含む差動ＰＷＭ信号を生成してマルチプレクサ経由で増幅器に送り、オーディオ・プロセッサの出力が安定状態になるとこれを増幅器にマルチプレクサ経由で送る。第２状態検出時、オーディオ・プロセッサの出力が安定状態の場合に、それぞれ漸減する幅を有する複数のパルスとその後の無信号のパルス列を含む差動ＰＷＭ信号を生成し、同時に、この生成したパルスをマルチプレクサを介して増幅器に送る。ここで、漸増／漸減するパルスのパルス数と各幅は本発明に開示した方程式を満足する関係にある。 （もっと読む）

【課題】電力ロスを低減しつつセンサ回路に供給される電圧の安定化を図ることができるセンサ駆動回路を安価に提供する。
【解決手段】電圧検出回路１２が、ブリッジ回路Ｂに供給される交流電圧を分圧した電圧を基準電圧Ｖｒｅｆだけシフトアップした電圧を出力する。第１比較回路１３が、電圧検出回路１２により出力された電圧と第１比較電圧Ｖｃ１とを比較して、ブリッジ回路Ｂに供給される正の交流電圧の大きさが電圧Ｖｔｈを越えないように第１トランジスタＱ１を制御する。第２比較回路１４が、電圧検出回路１２により出力された電圧と第２比較電圧Ｖｃ２とを比較して、ブリッジ回路Ｂに供給される負の交流電圧の大きさが電圧Ｖｔｈを越えないように第２トランジスタＱ２を制御する。 （もっと読む）

【課題】ハーフブリッジ回路を構成する２つのスイッチング素子を共にオンさせるような２つのパルス信号が入力された場合であっても、２つのスイッチング素子が同時にオンすることを確実に防止すること。
【解決手段】第１パルス信号と第２パルス信号に基づいて、第１出力端子（ＤＲＶ１）４からＰ型ＭＯＳＦＥＴ（ＭＯＳ１）１０に第１駆動信号が出力され、第１パルス信号と第２パルス信号に基づいて、第２出力端子（ＤＲＶ２）５から第２スイッチング素子であるＮ型ＭＯＳＦＥＴ（ＭＯＳ２）１１に第２駆動信号が出力されるように構成され、保護回路２０によりＰ型ＭＯＳＦＥＴ（ＭＯＳ１）１０及びＮ型ＭＯＳＦＥＴ（ＭＯＳ２）１１のうちの少なくとも一方がオフされるようにした。 （もっと読む）

【課題】ハイサイドＦＥＴスイッチとローサイドＦＥＴスイッチを備えたハーフブリッジ回路において、ゲート容量によるエネルギーロスを低減する。
【解決手段】ハーフブリッジ回路１０は、直列接続されたハイサイドＦＥＴスイッチＦＥＴ１及びローサイドＦＥＴスイッチＦＥＴ２と、両ＦＥＴスイッチの各ゲート容量を充放電して交互にオンオフするためのハーフブリッジドライバ１２とを備え、両ＦＥＴスイッチの接続点１１１に出力を発生する。ハーフブリッジドライバ１２は、ＦＥＴスイッチのゲート容量を充電するための電源ＶＧと、ＦＥＴスイッチがターンオフするとき、そのＦＥＴスイッチのゲート容量に充電されている電荷を放電し、そのエネルギーを電源ＶＧに回生するためのトランスＴＲ２、ＴＲ３とを備えた。これにより、ゲート容量によるエネルギーロスが低減され、ＦＥＴスイッチのスイッチング周波数が高周波であっても、発熱が防止され高効率となる。 （もっと読む）

【課題】ハイサイドＦＥＴスイッチとローサイドＦＥＴスイッチを備えたハーフブリッジ回路において、ゲート容量によるエネルギーロスを低減する。
【解決手段】ハーフブリッジ回路１０は、直列接続されたハイサイドＦＥＴスイッチＦＥＴ１及びローサイドＦＥＴスイッチＦＥＴ２と、両ＦＥＴスイッチの各ゲート容量を充放電して交互にオンオフするためのハーフブリッジドライバ１２とを備え、両ＦＥＴスイッチの接続点１１１に出力を発生する。ハーフブリッジドライバ１２は、一方のＦＥＴ１がターンオフするとき、ＦＥＴ１のゲート容量に充電されている電荷を、トランスＴＲ３を介して、ターンオンする他方のＦＥＴ２のゲート容量に回生する。これにより、ゲート容量によるエネルギーロスが低減され、ＦＥＴスイッチのスイッチング周波数が高周波であっても、発熱が防止され高効率となる。 （もっと読む）

【課題】低オフセットで高価な電圧源を不要にし、低コスト化を可能にした高精度のアナログ／ディジタル変換装置を提供する。
【解決手段】３相交流電圧または交流電流の第１〜第３のアナログ検出値にそれぞれ同一の直流量を加算する手段と、前記直流量加算後の第１〜第３のアナログ検出値を第１〜第３のディジタル検出値に変換する片極性のＡ／Ｄ変換器３３と、第１のＡ／Ｄ変換値を（２×第１のディジタル検出値−第２のディジタル検出値−第３のディジタル検出値）／３により演算し、第３のＡ／Ｄ変換値を（２×第３のディジタル検出値−第１のディジタル検出値−第２のディジタル検出値）／３により演算し、第２のＡ／Ｄ変換値を（−第１のアナログ／ディジタル変換値−第３のアナログ／ディジタル変換値）により演算する手段（ソフトウェア）と、を備える。 （もっと読む）

【課題】主にスイッチング素子での電圧降下による電圧誤差の補償と同時にＰＷＭ信号のスイッチングタイミングを管理でき、ソフト演算負荷の増減及びハード回路の追加部分を最小限に抑えることができるＰＷＭ変調形電力変換器の制御技術を提供する。
【解決手段】ＰＷＭ信号を発生するＰＷＭ信号発生手段を有する半導体集積回路に、ＰＷＭタイマユニット１００として、外部からＰＷＭ信号より遅延して入力するパルス信号のパルス幅をカウントするカウンタ１０３Ａと、カウンタ１０３Ａのカウンタ値をＰＷＭ信号に同期して取り込むレジスタ１０３Ｂと、外部から入力するパルス信号の源信号となるアナログ信号をデジタル信号に変換するＡ／Ｄ変換手段１０４とを備える。 （もっと読む）

【課題】スイッチング素子ＳＷを流れる電流と相関を有する電気的な状態量(センス電圧)の検出に基づき、上記電流が閾値以上であると判断される場合に、スイッチング素子ＳＷに過度の電流が流れる旨のフェール信号を生成するものにあって、ノイズの影響により誤ってフェール処理がなされること。
【解決手段】センス電圧が第１の閾値電圧ｖｒｅｆ１以上となる期間が規定時間Ｄｅｌａｙ１以上となる場合、ＯＲ回路４７の出力信号が論理「Ｈ」となることで、フェール信号生成回路５３からフェール信号ＦＬが出力される。ただし、スイッチング素子ＳＷの駆動信号がオフである場合には、ＡＮＤ回路５２の出力信号が論理「Ｌ」となるために、センス電圧が第１の閾値電圧ｖｒｅｆ１以上となる期間が規定時間Ｄｅｌａｙ１以上となっても、フェール信号ＦＬの生成が禁止される。 （もっと読む）

【課題】スイッチ回路に複数のスイッチング素子を有しており、これら複数のスイッチング素子の何れかが短絡破壊された場合であっても、他のスイッチング素子の破壊を最小限に食い止める。
【解決手段】つまり、昇圧トランス２６ｅの一次巻線にフルブリッジ回路により交流を印加するスイッチ回路２６ｂと、発振のオンオフを指令する指令信号の伝送ラインから発振オンの指令信号が入力されると、スイッチ回路２６ｂのスイッチ制御を行う制御回路Ｃ１と、スイッチ回路２６ｂを構成するＭＯＳ−ＦＥＴのゲートの端子電圧を監視し、ゲート電圧が所定の閾値を超えると参照電圧を出力する端子電圧監視回路５１，５２と、指令信号の伝送ラインに接続され、参照電圧をゲートに入力されるとゲート電流が流れてターンオンして、伝送ラインの指令信号を発振オフの状態にして、制御回路Ｃ１の発振を停止させるサイリスタ回路５３と、を備えさせる。 （もっと読む）