【課題】固体素子を損傷させにくい、固体素子を有するデバイスの製造方法及びその製造方法で用いる複合体を提供する。
【解決手段】可撓性基板１及び剛性基板２を準備し、前記可撓性基板及び前記剛性基板に紫外線３を照射する紫外線照射工程と、前記可撓性基板の紫外線を照射した部位４及び前記剛性基板の紫外線を照射した部位５を接触させて、前記可撓性基板及び前記剛性基板が剥離可能な状態で直に固着している複合体を形成する複合体６形成工程と、前記複合体の可撓性基板側に固体素子７を形成する固体素子形成工程と、前記複合体から剛性基板を剥離する剛性基板剥離工程と、を有することを特徴とする固体素子を有するデバイスの製造方法。 （もっと読む）

【課題】活性層の厚さを所望の規格内に容易に制御することができる接合ウェーハの製造方法を提供する。
【解決手段】支持用ウェーハと活性層用ウェーハとを接合し、接合体を形成し、面内複数個所の活性層の厚さを測定する。活性層の厚さの最大値から活性層規格値の最大値を減ずることで、研磨後の活性層の厚さが活性層規格値を満たすために最低限必要な研磨量である必要取り代を算出し、かつ、活性層の厚さの最小値から活性層規格値の最小値を減ずることで、研磨後の活性層の厚さが活性層規格値を満たすために最大限許容される研磨量である限界取り代を算出する。必要取り代、限界取り代および研磨レートから必要研磨時間と限界研磨時間を算出し、この間の研磨時間で接合体を研磨する。 （もっと読む）

【課題】パーティクルの発生を抑制することが可能な半導体装置の製造方法を提供すること。
【解決手段】本発明は、希釈塩酸と比較してＨ_２ＳＯ_４：Ｈ_２Ｏ_２：Ｈ_２Ｏ溶液に対するエッチングレートが小さいＩｎＰ層４４及び４８と、希釈塩酸と比較してＨ_２ＳＯ_４：Ｈ_２Ｏ_２：Ｈ_２Ｏ溶液に対するエッチングレートが大きいＩｎＧａＡｓ層４２及び４６とを交互に積層したダミー層４０と、希釈塩酸と比較してＨ_２ＳＯ_４：Ｈ_２Ｏ_２：Ｈ_２Ｏ溶液に対するエッチングレートが小さい第１クラッド層２４及び第２クラッド層２８と、希釈塩酸と比較してＨ_２ＳＯ_４：Ｈ_２Ｏ_２：Ｈ_２Ｏ溶液に対するエッチングレートが大きい変調層２６及びコンタクト層２２とを交互に積層した半導体層２０と、を含む積層構造のうち、浮き部分６０に希釈塩酸を用いたエッチングとＨ_２ＳＯ_４：Ｈ_２Ｏ_２：Ｈ_２Ｏ溶液を用いたエッチングとを交互に行う工程を有する半導体装置の製造方法である。 （もっと読む）

【課題】基板間の接合性を改善してボイドの発生を抑制することにより、信頼性の向上が図られた３次元構造の半導体装置およびその製造方法を提供する。
【解決手段】半導体装置１を、第１電極３３および第１絶縁膜３５を含むと共に、これらの第１電極３３および第１絶縁膜３５を露出させた貼合せ面４１を有する第１基板２と、第１電極３３に電気的に接続された第２電極６７および第２絶縁膜６９を含むと共に、これらの第２電極６７および第２絶縁膜６９を露出させた貼合せ面７１を有し、第１基板２に貼り合わされて設けられた第２基板７と、各基板の貼合せ面４１，７１の間に狭持された絶縁性薄膜１２とを備えた構成とする。 （もっと読む）

【課題】基板処理装置に接続される付帯設備を把握し、付帯設備をメンテナンスする作業にかかる負荷を軽減する。
【解決手段】基板処理装置と、前記基板処理装置に関連し、前記基板処理装置と直接又は間接的に接続される付帯設備と、前記付帯設備から収集される前記付帯設備に関する情報を少なくとも格納する記憶装置と、前記記憶装置に格納された情報に基づいて、前記基板処理装置及び前記付帯設備の接続関係を表示する表示装置とを備える。前記付帯設備は、ガスボンベが配置されるシリンダーキャビネット及びガス及び熱を排気する排気装置であり、前記表示装置は、前記基板処理装置及び前記シリンダーキャビネットの接続関係並びに前記基板処理装置及び前記排気装置の接続関係を連結させて表示する。 （もっと読む）

【課題】 一般的なパルス波形は、発振開始時点から急激に立ち上がり、ピークを示した後、緩やかに低下する。パワーがピークを示す時点でアニール対象物の表面が急激に加熱されて高温になる。ピークを示す時間が一瞬であるため、アニール対象物の深い領域を十分に加熱することが困難である。
【解決手段】 パルス電流が入力されると、レーザダイオードからレーザパルスが出射される。光学系が、レーザダイオードから出射されたレーザビームをアニール対象物まで導光する。ドライバが、レーザダイオードに、トップフラットの時間波形を有し、パルス幅が１μｓ〜１００μｓのパルス電流を供給する。 （もっと読む）

【課題】薄膜個片の接合面の汚染および薄膜個片の支持層からの脱離を抑制すること。
【解決手段】複数の薄膜個片１０ａ〜１０ｄの上面上にそれぞれ支持層２０を形成する工程と、第１基板５０の下面に設けられた仮固定層４０が前記複数の薄膜個片の上面および側面の少なくとも一部に接するように前記複数の薄膜個片を前記仮固定層を介し前記第１基板に仮固定する工程と、前記複数の薄膜個片の下面を第２基板６０に接合する工程と、前記支持層および前記仮固定層の少なくとも一方を除去することにより、前記第１基板を前記複数の薄膜個片から剥離する工程と、を含む薄膜個片の接合方法。 （もっと読む）

【課題】薄型化された炭化シリコン基板による低抵抗化が可能な半導体装置及びその製造方法を提供する。
【解決手段】実施形態によれば、半導体装置は、炭化シリコン基板と、半導体層と、絶縁膜と、補強基板と、第１の電極と、第２の電極とを備えている。半導体層は、炭化シリコン基板の第２の面上に設けられ、素子領域と素子領域よりも端部側の周辺領域とを有する。絶縁膜は、半導体層の周辺領域の表面上に設けられている。補強基板は、周辺領域における絶縁膜上に設けられている。第１の電極は、炭化シリコン基板の第１の面に接して設けられている。第２の電極は、素子領域の表面に接して設けられている。 （もっと読む）

【課題】半導体基板の裏面側に設けられる高濃度半導体層の格子欠陥を低減する。
【解決手段】一つの実施形態によれば、半導体装置は、半導体基板、半導体ベース層、ゲート電極、半導体ドレイン層、及びドレイン電極が設けられる。半導体基板は、第１導電型を有する。半導体ベース層は、第２導電型を有し、半導体基板表面に選択的に複数設けられる。ゲート電極は、隣り合う半導体ベース層を跨ぐように、半導体基板上でゲート絶縁膜を介して設けられる。半導体ドレイン層は、第１導電型を有し、半導体基板の裏面に設けられ、半導体基板よりも厚さが薄く、半導体基板と接する面側の不純物濃度よりも半導体基板と相対向する面側の不純物濃度が３桁以上高く、低格子欠陥層である。ドレイン電極は、半導体ドレイン層に接続される。 （もっと読む）

【課題】加圧および加熱を行うと共に、ウェハの接合面の平面度を上げるように、加圧面の形状を変化させ、ウェハ厚のばらつきを吸収する。
【解決手段】ウェハ接合装置は、上部ユニット１０１Ｕと下部ユニット１０１Ｌの間に、接合される複数のウェハを配置し、上部ユニットと下部ユニットによって加圧および加熱を行いながらウェハの接合を行う。ウェハ接合装置は、トッププレート１１１と、圧力プロファイル制御モジュールと、トッププレートと圧力プロファイル制御モジュールとの間に配置された加熱用のヒータ部と、を備える。ウェハ接合装置は、圧力プロファイル制御モジュールの表面に発生させた形状の変化がトッププレートの表面にもたらされる。 （もっと読む）