スイッチング電源装置、スイッチング電源制御回路およびスイッチング電源装置の制御方法
【課題】いずれの動作モードでも電流の逆流を防止し、安定した同期整流機能が実現できる。
【解決手段】最大オン幅制御回路４では、一次側のＭＯＳＦＥＴのオンタイミングに同期して同期整流素子であるＭＯＳＦＥＴＱｓに対する最大オン幅の開始を指示するとともに、その所定時間後に最大オン幅の終了を指示する最大オン幅終了信号Ｔｍｏｔ２を生成する。同期制御回路５では、Ｑｓの同期駆動信号Ｖｇｓを生成する際に、Ｑｓをターンオンさせるタイミングが、最大オン幅の開始を指示するタイミング、あるいはＱｓのドレイン・ソース間電圧Ｖｄｓにより検出される内蔵ダイオードＤｓの導通タイミングのいずれか遅いものに同期して決められ、Ｑｓをターンオフさせるタイミングが、一次側のＭＯＳＦＥＴのオフタイミング、あるいは最大オン幅の終了を指示するタイミングのいずれか早いものに同期して決められる。
【解決手段】最大オン幅制御回路４では、一次側のＭＯＳＦＥＴのオンタイミングに同期して同期整流素子であるＭＯＳＦＥＴＱｓに対する最大オン幅の開始を指示するとともに、その所定時間後に最大オン幅の終了を指示する最大オン幅終了信号Ｔｍｏｔ２を生成する。同期制御回路５では、Ｑｓの同期駆動信号Ｖｇｓを生成する際に、Ｑｓをターンオンさせるタイミングが、最大オン幅の開始を指示するタイミング、あるいはＱｓのドレイン・ソース間電圧Ｖｄｓにより検出される内蔵ダイオードＤｓの導通タイミングのいずれか遅いものに同期して決められ、Ｑｓをターンオフさせるタイミングが、一次側のＭＯＳＦＥＴのオフタイミング、あるいは最大オン幅の終了を指示するタイミングのいずれか早いものに同期して決められる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流共振インダクタと電流共振コンデンサを有する直列共振回路を備えたスイッチング電源装置、スイッチング電源制御回路およびスイッチング電源装置の制御方法に関し、とくに軽負荷時での電流の逆流を解消するスイッチング電源装置、スイッチング電源制御回路およびスイッチング電源装置の制御方法に関する。
【背景技術】
【０００２】
従来のスイッチング電源装置としては、図５に示すような電流共振型コンバータを備えたものが知られている。この電流共振型コンバータには、入力直流電圧Ｖｉが共振インダクタＬｒと共振コンデンサＣｒを有する直列共振回路に印加され、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）等からなる２つの主スイッチ素子Ｑａ，Ｑｂをオンオフして電力変換用のトランスＴの第１巻線Ｌ１を流れる一次側電流の経路を制御することによって、トランスＴの第１巻線Ｌ１に正弦波状の電流が流れる。また、トランスＴの第２巻線Ｌ２、第３巻線Ｌ３（Ｌ１：Ｌ２：Ｌ３の巻線比をｎ：１：１とする。）には、それぞれ誘起した二次電流Ｉ１，Ｉ２を整流する整流ダイオードＤ１，Ｄ２と、負荷ＬＤへの出力電圧ＶOを平滑する出力コンデンサＣOとが接続されている。さらに、負荷ＬＤへの出力電圧ＶOは、誤差増幅器１とＶＣＯ（電圧制御発振回路）２を介して主スイッチ素子Ｑａ，Ｑｂの駆動回路３に帰還され、トランスＴの第１巻線Ｌ１に流れる電流と電圧を制御して、出力電圧ＶOを一定電圧に制御している。なお、ＶＣＯ２は、誤差増幅器１の出力により出力電圧ＶOが設定電圧より高い、もしくは軽負荷であると判断するとその出力周波数を高くし、出力電圧ＶOが設定電圧より低い、もしくは重負荷であると判断するとその出力周波数を低くするよう機能している。
【０００３】
ところで、こうしたスイッチング電源装置を低電圧・大電流の電源として使用する場合に、二次電流Ｉ１，Ｉ２がトランスＴの二次側に設けられた整流ダイオードＤ１，Ｄ２に流れるとき、整流ダイオードＤ１，Ｄ２の順方向下降電圧ＶFによって、大きな電力損失ＶF×ＩOが発生する。ＩOは二次電流Ｉ１，Ｉ２のいずれかである。そこで、図６に示すように、これらの整流ダイオードＤ１，Ｄ２に替えて、それぞれオン抵抗が低いＭＯＳＦＥＴＱｓ１，Ｑｓ２を同期整流用のスイッチ素子として接続して同期整流を行い、こうした電力損失を低減する他励駆動方式の電流共振回路が用いられている。図６のＭＯＳＦＥＴＱｓ１，Ｑｓ２は、駆動回路３によりそれぞれ一次側の主スイッチ素子Ｑａ，Ｑｂをオンオフする動作周波数ｆopに同期させてオンオフ制御されることで、二次電流Ｉ１，Ｉ２が交互にコンデンサＣOに蓄積される。
【０００４】
さて、こうした従来のスイッチング電源装置は、主スイッチ素子Ｑａ，Ｑｂをスイッチング動作させて、電圧変換用のトランスＴを介して任意の直流出力を得るように構成されていることから、二次側に接続される負荷ＬＤの大きさ等によってはコンデンサＣOに蓄積された電荷が放電されてトランスＴ側へ逆流する電流（逆電流）が発生して、逆流領域での電力損失が問題になる。
【０００５】
図７は、二次側ダイオード整流の電流共振型コンバータの一例を示す回路図である。この図７には、図５の電流共振型コンバータのトランスＴを励磁インダクタンス成分Ｌｍと理想トランスＴｉとに分けて図示し、その動作原理を分りやすく示してある。ここで、上述した逆流領域の電力損失の説明に先立って、電流共振型コンバータの動作原理について説明する。
【０００６】
図７に示すような電流共振型コンバータでは、以下の二種類の基本的な電流共振周波数を定義することができる。ここでＬｒ，ＬｍおよびＣｒを、それぞれ共振インダクタＬｒのインダクタンス、トランスＴの励磁インダクタンス成分および共振コンデンサＣｒキャパシタンスとしている。
【０００７】
【数１】
【０００８】
【数２】
【０００９】
図５，７のスイッチング電源装置では、負荷ＬＤに電力の供給がある場合、トランスＴの励磁インダクタンス成分Ｌｍの電圧が出力電圧ＶOに応じてｎ×（ＶO＋ＶF）にクランプされ、励磁インダクタンス成分Ｌｍは電流共振に関与せず、共振コンデンサＣｒと共振インダクタＬｒで決まる第１の共振周波数ｆr1（上記（１）式参照）で動作することによって、二次側回路に電力が供給される。この場合、励磁インダクタンス成分Ｌｍに流れる電流Ｉｍと共振電流Ｉｒとの和が、共振コンデンサＣｒへの充放電電流として流れる。このとき、主スイッチ素子Ｑａ，Ｑｂの動作周波数ｆopについては、出力電圧ＶOを安定させるようにＶＣＯ２で制御している。
【００１０】
第２の共振周波数ｆr2は、トランスＴの二次側に接続された負荷ＬＤに電力供給が行われない場合の共振周波数であって、理想トランスＴｉがトランスとして機能せずトランスＴの励磁インダクタンス成分Ｌｍの電圧がクランプされないので、主に共振コンデンサＣｒのキャパシタンスＣｒと共振インダクタＬｒの共振インダクタンスＬｒと励磁インダクタンス成分Ｌｍによって共振動作が行われる。
【００１１】
図７の電流共振型コンバータの具体的な共振動作については、その動作周波数ｆopと第１の共振周波数ｆr1（以下、単に共振周波数という。）の関係、およびトランスＴの二次側に接続される負荷ＬＤの大きさによって、図８に示すように６つの動作モード（Ｍｏｄｅ１〜Ｍｏｄｅ６）に分けて考えることができる。
【００１２】
すなわち、図８においてＭｏｄｅ１〜Ｍｏｄｅ３は、動作周波数ｆopが共振周波数ｆr1より低い場合であり、Ｍｏｄｅ４〜Ｍｏｄｅ６は、動作周波数ｆopが共振周波数ｆr1と等しいか、それより高い場合である。また、スイッチング電源装置の定格負荷（最大負荷）に対して接続される負荷ＬＤの大きさが５０％以上であれば重負荷状態（ＨＬ：Heavy Load）、５０〜２０％であれば軽負荷状態（ＬＬ：Light Load）、２０％以下であれば超軽負荷状態（ＶＬＬ：Very Light Load）であるとする。
【００１３】
最初に、図５の電流共振型コンバータの動作モードについて、図９に示す動作波形により説明する。
図９には、動作周波数ｆop（スイッチング動作の１周期をＴopとする。）が共振周波数ｆr1（そのときの共振周期をＴｒとする。）より低く、かつ負荷ＬＤが重負荷状態である第１の動作モード（Ｍｏｄｅ１）の動作波形を示している。ここでは、一方の主スイッチ素子Ｑａがオンした直後のタイミングｓ１（以下、タイミングｓｊ（ｊ＝１〜１６）という用語を、瞬間ではなく幅をもった領域という意味で使用する。）から順に、一動作周期Ｔop内を１０個の動作状態（タイミングｓ１〜ｓ１０）に区分して説明する。
【００１４】
図９において、（Ａ），（Ｂ）は駆動回路３の出力である主スイッチ素子Ｑａ，Ｑｂのゲート電圧Ｖｇａ，Ｖｇｂ、（Ｃ），（Ｄ）は主スイッチ素子Ｑａ，Ｑｂを流れる電流Ｉａ，Ｉｂ、（Ｅ）は共振コンデンサＣｒの端子間電圧Ｖｃ、（Ｆ），（Ｇ）は整流ダイオードＤ１，Ｄ２を流れる電流Ｉ１，Ｉ２である。
【００１５】
図１０は、第１の動作モードのタイミングｓ１における動作状態を示す回路図である。ここでは、主スイッチ素子Ｑａがオンした直後であって、それに先行するタイミングｓ１０での動作結果を引き継いで、そこには電流Ｉａが矢印に示す方向に流れている。また、他方の主スイッチ素子Ｑｂはオフしている。このとき、励磁インダクタンス成分Ｌｍには共振電流Ｉｒとは逆方向の励磁電流Ｉｍが流れ、それが共振電流Ｉｒより大きいため、共振コンデンサＣｒの電荷を放電する方向に放電電流として流れる。一次側の共振回路の共振電流Ｉｒに基づき理想トランスＴｉによって第２巻線Ｌ２に誘起される電流は、整流ダイオードＤ１から負荷ＬＤに供給される。
【００１６】
図１１に示すタイミングｓ２における動作状態では、引き続き主スイッチ素子Ｑａがオン、Ｑｂがオフである。しかし、共振電流Ｉｒとは逆方向に流れていた励磁電流Ｉｍが共振電流Ｉｒと同一方向に流れて、共振コンデンサＣｒを充電し始める。そして、先行するタイミングｓ１と同様に、一次側の共振回路の共振電流Ｉｒに基づき理想トランスＴｉによって二次側の整流ダイオードＤ１に正弦波電流Ｉ１が流れ（図９（Ｆ）参照）、負荷ＬＤに電力が供給される。
【００１７】
図１２に示すタイミングｓ３では、引き続き主スイッチ素子Ｑａがオン、Ｑｂがオフの状態であるが、共振インダクタＬｒと共振コンデンサＣｒの大きさで決まる共振周期Ｔｒの半周期（Ｔｒ／２）が経過して、理想トランスＴｉの一次側から二次側には電力供給されなくなる。しかし、動作周波数ｆopが共振周波数ｆr1より低く、主スイッチ素子Ｑａがオン状態であるため、一次側の共振回路は上述した第２の共振周波数ｆr2で共振して、共振コンデンサＣｒが励磁電流Ｉｍによって充電される。第２の共振周波数ｆr2の周期は第１の共振周波数ｆr1の周期に比べて非常に長いので、タイミングｓ３における共振波形はほぼ直線となる。
【００１８】
図１３に示すタイミングｓ４は、２つの主スイッチ素子Ｑａ，Ｑｂがいずれもオフとなるデッドタイムに相当する。ここでは、オフ状態の主スイッチ素子Ｑａの分布容量Ｃ＿Qaおよび他方のオフ状態にある主スイッチ素子Ｑｂの分布容量Ｃ＿Qbに対し、それぞれ図１３の矢印が示す方向に電流ＩａおよびＩｂが流れて、２つの分布容量Ｃ＿Qa，Ｃ＿Qbの両端電圧を変化させる。このとき、共振コンデンサＣｒおよび２つの分布容量Ｃ＿Qa，Ｃ＿Qbが共振インダクタンスＬｒと励磁インダクタンス成分Ｌｍとの共振回路を構成して、共振コンデンサＣｒを充電するように共振動作しているが、電力は一次側から二次側に供給されない。なお、共振コンデンサＣｒのキャパシタンスは分布容量Ｃ＿Qa，Ｃ＿Qbのキャパシタンスより非常に大きいので、タイミングｓ４においては、共振コンデンサＣｒを定電圧源とみなすこともできる。
【００１９】
図１４に示すタイミングｓ５では、引き続き２つの主スイッチ素子Ｑａ，Ｑｂはオフ状態にあるが、タイミングｓ４で分布容量Ｃ＿Qbの両端電圧が大きくなって、図１３において、分布容量Ｃ＿Qbの共振コンデンサＣｒに接続されている側を基準電位とすると、負電圧で絶対値が大きくなる。その結果、主スイッチ素子Ｑｂではそのボディダイオード（Body-diode）Ｄ＿Qbが導通状態になる。このとき、一次側で共振回路が共振することによって、理想トランスＴｉの一次側から第３巻線Ｌ３を介して電流Ｉ２が流れ始めて、負荷ＬＤへの電力供給が始まる。すなわち、励磁インダクタンス成分Ｌｍに流れる励磁電流Ｉｍが共振電流Ｉｒと逆方向に、かつ共振電流Ｉｒより大きい電流として流れるから、共振コンデンサＣｒが継続して充電される。なお、電流ＩｂがボディダイオードＤ＿Qbに流れていて（電流の向きは矢印に示す方向）、他方の主スイッチ素子Ｑａはオフしているため、トランスＴの第１巻線Ｌ１は共振コンデンサＣｒに接続されている側の端子が高電圧側となり、反対側の端子が低電圧側となっている。
【００２０】
図１５に示すタイミングｓ６では、主スイッチ素子Ｑｂがオンした直後の状態となって、そこには電流Ｉｂは依然として矢印に示す方向に流れている。また、他方の主スイッチ素子Ｑａはオフしている。したがって、トランスＴの第１巻線Ｌ１は共振コンデンサＣｒに接続されている側の端子が高電圧側となり（反対側の端子が低電圧側となる。）、一次側の共振回路から理想トランスＴｉによって二次側の第３巻線Ｌ３に誘起される電力が、整流ダイオードＤ２から負荷ＬＤに供給される。このとき、励磁インダクタンス成分Ｌｍには共振電流Ｉｒとは逆方向の励磁電流Ｉｍが流れ、それが共振電流Ｉｒより大きいので、共振コンデンサＣｒが差電流（Ｉｍ−Ｉｒ）によって充電される。
【００２１】
図１６に示すタイミングｓ７では、引き続き主スイッチ素子Ｑａがオフ、Ｑｂがオンの状態である。しかし、励磁電流Ｉｍが共振電流Ｉｒより小さくなり、そして共振電流Ｉｒとは逆方向に流れていた励磁電流Ｉｍが共振電流Ｉｒと同一方向（図１６の矢印で示す方向）に流れるようになり、共振コンデンサＣｒに蓄積されていた電荷は放電され始める。そこで、一次側の共振回路からは、理想トランスＴｉによって二次側の整流ダイオードＤ２に正弦波電流が流れ（図９（Ｇ）参照）、負荷ＬＤに電力が供給される。
【００２２】
図１７に示すタイミングｓ８では、引き続き主スイッチ素子Ｑａがオフ、Ｑｂがオンの状態であるが、共振インダクタＬｒと共振コンデンサＣｒにおける半周期の共振動作が終わって、一次側から二次側には電力供給されなくなる。また、共振コンデンサＣｒは放電を続けながら、一次側の共振回路が上述した第２の共振周波数ｆr2で共振動作している。
【００２３】
図１８に示すタイミングｓ９は、２つの主スイッチ素子Ｑａ，Ｑｂがいずれもオフとなるデッドタイムに相当する。ここでは、主スイッチ素子Ｑａの分布容量Ｃ＿Qaおよび他方の主スイッチ素子Ｑｂの分布容量Ｃ＿Qbに対し、それぞれ図１８の矢印が示す方向に電流ＩａおよびＩｂが流れて、２つの分布容量Ｃ＿Qa，Ｃ＿Qbの両端電圧を変化させる。このとき、共振コンデンサＣｒおよび２つの分布容量Ｃ＿Qa，Ｃ＿Qbが共振インダクタンスＬｒと励磁インダクタンス成分Ｌｍとの共振回路を構成して、共振コンデンサＣｒを放電するように共振動作しているが、電力は一次側から二次側に供給されない。なお、共振コンデンサＣｒのキャパシタンスは分布容量Ｃ＿Qa，Ｃ＿Qbのキャパシタンスより非常に大きいので、タイミングｓ９においては、共振コンデンサＣｒを定電圧源とみなすこともできる。
【００２４】
図１９に示すタイミングｓ１０では、引き続き２つの主スイッチ素子Ｑａ，Ｑｂはオフ状態にあるが、タイミングｓ９で分布容量Ｃ＿Qaの両端電圧が大きくなった結果、主スイッチ素子ＱａではそのボディダイオードＤ＿Qaが導通する。このとき、一次側で共振回路が共振することによって、理想トランスＴｉの一次側から第２巻線Ｌ２を介して電流Ｉ１が流れ始めて、負荷ＬＤへの電力供給が始まる。また、励磁インダクタンス成分Ｌｍに流れる励磁電流Ｉｍは共振電流Ｉｒと逆方向に、かつ共振電流Ｉｒより大きい電流として流れ、共振コンデンサＣｒがさらに放電される。
【００２５】
図２０は、電流共振型コンバータの第２の動作モードにおける各部の電流、電圧波形を示す動作波形図である。ここでは、動作周波数ｆopが共振周波数ｆr1より低く、かつ負荷ＬＤが軽負荷状態である第２の動作モード（Ｍｏｄｅ２）について説明する。
【００２６】
図２０（Ａ），（Ｂ）に示すように、主スイッチ素子Ｑａ，Ｑｂのゲート電圧Ｖｇａ，Ｖｇｂには、所定のデッドタイムが設けられている。また、軽負荷状態であることから、主スイッチ素子Ｑａ，Ｑｂを流れる電流Ｉａ，Ｉｂは小さくなって、同図（Ｅ）に示す共振コンデンサＣｒの端子間電圧Ｖｃも変動幅が小さくなる。また、励磁電流Ｉｍは重負荷時とさほど変わらないため、励磁電流Ｉｍの影響が相対的に大きくなって、重負荷時より位相が進む。以下では、図９に示す重負荷時の回路動作とは異なる動作状態についてだけを説明する。
【００２７】
図２１には、主スイッチ素子Ｑａがオンした直後のタイミングｓ１１における動作状態を示している。この状態は、主スイッチ素子Ｑａがオン、Ｑｂがオフの状態であり、共振コンデンサＣｒは共振インダクタンスＬｒと励磁インダクタンス成分Ｌｍとの共振回路を構成しているが、図９に示すＭｏｄｅ１におけるタイミングｓ１（図１０参照）とは異なり、励磁インダクタンス成分Ｌｍの両端電圧（図２１の＋側が高電位側となる。）が低いため、主スイッチ素子Ｑａがオンしても直ぐには一次側から二次側に電力を供給できない。
【００２８】
その後、共振コンデンサＣｒが放電してその端子間電圧Ｖｃが低下し、タイミングｓ１１の最後で下記の式（３）を満たすと、前述したタイミングｓ１における一次側の共振回路での共振動作が開始し、一次側から二次側に電力供給される。ここで、Ｖｆは二次側の整流ダイオードＤ１，Ｄ２のフォワード電圧である。
【００２９】
（Ｖｉ−Ｖｃ）＊Ｌｍ／（Ｌｒ＋Ｌｍ）＝ｎ＊（ＶO＋Ｖｆ）…（３）
図２２には、スイッチング動作の半周期（Ｔop／２）が経過して、２つの主スイッチ素子Ｑａ，Ｑｂがともにオフしているデッドタイムのタイミングｓ１２の動作状態を示している。この場合、主スイッチ素子ＱｂのボディダイオードＤ＿Qbは導通して、先行するタイミングｓ４から継続して励磁電流Ｉｍ（正確にいえば、共振コンデンサＣｒ、共振インダクタＬｒおよび励磁インダクタンス成分Ｌｍからなる共振回路の共振電流である。）が共振コンデンサＣｒに流れ込んでいる。しかし、励磁インダクタンス成分Ｌｍの両端電圧（図２２の＋側が高電位側となる。）が足りないため、図１４に示す動作状態（タイミングｓ５）とは異なり、二次側に電力を供給することができない。
【００３０】
図２３は、つぎのタイミングｓ１３の動作状態を示している。ここに示すように、主スイッチ素子Ｑｂがオンしていて、共振コンデンサＣｒが共振インダクタンスＬｒと励磁インダクタンス成分Ｌｍとの共振回路を構成する。しかし、図９に示す第１の動作モード（Ｍｏｄｅ１）のタイミングｓ６の場合とは異なり、励磁インダクタンス成分Ｌｍの両端電圧（図２３の＋側が高電位側となる。）が低いため、主スイッチ素子Ｑｂがオンしても直ぐには一次側から二次側に電力を供給できない。
【００３１】
その後、共振コンデンサＣｒが充電されて、その端子間電圧Ｖｃが下記の式（４）を満たす動作状態（図１５のタイミングｓ６の状態）になると、共振インダクタンスＬｒと共振コンデンサＣｒとの共振動作によって、一次側から二次側に電力供給される。
【００３２】
Ｖｃ＊Ｌｍ／（Ｌｒ＋Ｌｍ）＝ｎ＊（ＶO＋Ｖｆ）…（４）
その後、タイミングｓ６から順次タイミングｓ７，ｓ８に進んで、２つの主スイッチ素子Ｑａ，Ｑｂがともにオフするタイミングｓ９になると、主スイッチ素子Ｑａの分布容量Ｃ＿Qaおよび他方の主スイッチ素子Ｑｂの分布容量Ｃ＿Qbに対し、それぞれ図１８の矢印が示す方向に電流ＩａおよびＩｂが流れて、２つの分布容量Ｃ＿Qa，Ｃ＿Qbの両端電圧を変化させる。このとき、負荷ＬＤが軽負荷状態であることから、図２４に示すように主スイッチ素子ＱａのボディダイオードＤ＿Qaが導通するタイミングｓ１４では、励磁インダクタンス成分Ｌｍの両端電圧（図２４の＋側が高電位側となる。）が足りないため、図１９に示す動作状態（タイミングｓ１０）とは異なり、二次側に電力を供給することができない。
【００３３】
つぎに、動作周波数ｆopが共振周波数ｆr1より低く、かつ負荷ＬＤがさらに小さな超軽負荷（ＶＬＬ）状態の第３の動作モード（Ｍｏｄｅ３）について説明する。図２５は、電流共振型コンバータの第３の動作モードにおける各部の電流、電圧波形を示す動作波形図である。この場合、共振電流Ｉｒはさらに小さくなり、共振コンデンサＣｒの端子間電圧Ｖｃの変動幅もさらに小さくなる。共振コンデンサＣｒの電圧Ｖｃは励磁電流Ｉｍ（もしくは、共振コンデンサＣｒ、共振インダクタＬｒ、励磁インダクタンス成分Ｌｍからなる共振回路の共振電流）によって支配され、その位相はさらに進む。
【００３４】
タイミングｓ２では、前述した図１１に示すような共振電流Ｉｒと励磁電流Ｉｍが流れるが、共振電流Ｉｒは励磁電流Ｉｍより遥かに小さくなって、共振コンデンサＣｒの端子間電圧Ｖｃは励磁電流Ｉｍに支配されてしまう。そのため、共振インダクタＬｒからの共振電流Ｉｒによる充放電時間が短くなる。したがって、超軽負荷となる第３の動作モード（Ｍｏｄｅ３）では、第１の動作モード（重負荷のＭｏｄｅ１）や第２の動作モード（軽負荷のＭｏｄｅ２）より短い時間でタイミングｓ３の状態に移行する。
【００３５】
同様に、タイミングｓ７では、前述した図１６に示すような共振電流Ｉｒは励磁電流Ｉｍより遥かに小さくなって、共振コンデンサＣｒの端子間電圧Ｖｃは励磁電流Ｉｍに支配される。そのため、共振インダクタＬｒからの共振電流Ｉｒによる充放電時間は短くなり、超軽負荷の動作モード（Ｍｏｄｅ３）では、重負荷時や軽負荷時より早くタイミングｓ８の動作状態に移行する。
【００３６】
さらに、動作周波数ｆopが共振周波数ｆr1より高いか等しい場合の第４ないし第６の動作モード（Ｍｏｄｅ４〜６）について、図２６、図２９および図３０にそれぞれ動作波形を示す。
【００３７】
図２６は、電流共振型コンバータの第４の動作モードにおける各部の電流、電圧波形を示す動作波形図である。第４の動作モード（Ｍｏｄｅ４）は、動作周波数ｆopが共振周波数ｆr1以上であり、かつ負荷ＬＤが重負荷の状態である。
【００３８】
図２７は、図２６において２つの主スイッチ素子Ｑａ，Ｑｂが同時にオフするタイミングｓ１５における動作状態を示している。第４の動作モード（Ｍｏｄｅ４）の場合、タイミングｓ１５で主スイッチ素子Ｑａがオフしても、主スイッチ素子ＱｂのボディダイオードＤ＿Qbが導通して、共振インダクタＬｒに蓄積されたエネルギーの放電を続けるが、励磁インダクタンス成分Ｌｍの＋側電位は維持される。そのため、共振電流Ｉｒが理想トランスＴｉに流れて電力は一次側から二次側に供給される。この場合、共振インダクタＬｒは電圧（ｎ×（ＶO＋ＶF）＋Ｖｃ＋ＶF）が印加されて定電圧放電に近い形になるので整流ダイオードＤ１にほぼ直線的に減少する電流Ｉ１が流れる。つぎのタイミングｓ５には、共振電流Ｉｒが逆方向に流れて二次側の整流ダイオードＤ２に正弦波電流Ｉ２が流れ始める。したがって、第４の動作モードでは二次側の正弦波電流Ｉ１，Ｉ２が連続して流れることになる。
【００３９】
図２８では、同様に２つの主スイッチ素子Ｑａ，Ｑｂが同時にオフするタイミングｓ１６における動作状態を示している。この場合、主スイッチ素子Ｑｂがオフしても、主スイッチ素子ＱａのボディダイオードＤ＿Qaが導通になる。また、共振インダクタＬｒの放電により、励磁インダクタンス成分Ｌｍの＋側電位が維持され、電力は二次側に供給される。
【００４０】
図２９は、電流共振型コンバータの第５の動作モードにおける各部の電流、電圧波形を示す動作波形図である。ここでは、動作周波数ｆopが共振周波数ｆr1以上で、かつ負荷ＬＤが軽負荷状態である第５の動作モード（Ｍｏｄｅ５）について説明する。
【００４１】
２つの主スイッチ素子Ｑａ，Ｑｂが同時にオフした直後のタイミングｓ１５，ｓ１６では、それぞれ電力を二次側に供給できる。しかし、負荷ＬＤが軽負荷状態であることから、その後のタイミングｓ１１とｓ１２、およびｓ１３とｓ１４では、第２の動作モード（図２０参照）と同様、それぞれ二次側に電力が供給されない状態となる。
【００４２】
図３０は、電流共振型コンバータの第６の動作モードにおける各部の電流、電圧波形を示す動作波形図である。動作周波数ｆopが共振周波数ｆr1以上で、かつ超軽負荷（ＶＬＬ）状態のＭｏｄｅ６では、２つの主スイッチ素子Ｑａ，Ｑｂがそれぞれオンしている期間に、二次側に電力供給されないタイミングｓ１１とｓ３、およびｓ１３とｓ８が現れる。
【００４３】
以上、図７に示す電流共振型コンバータの６つの動作モードにおける共振動作について説明したが、さらに、二次側の整流ダイオードＤ１，Ｄ２をオン抵抗が低いＭＯＳＦＥＴＱｓ１，Ｑｓ２に置き換えた図６の電流共振型コンバータにおける他励駆動同期整流について考察する。
【００４４】
同期整流方式には、自励駆動方式と他励駆動方式がある。他励駆動方式については、ロジック回路で駆動信号を出すため、ロジック回路を電源ＩＣに内蔵すると、電源メーカにとって容易に同期整流機能を実現できる。したがって、ＩＣメーカ各社は様々な他励駆動方式を考案している（後述する特許文献１〜５参照。）。
【００４５】
他励駆動同期整流について単純に考えると、ＭＯＳＦＥＴＱｓ１，Ｑｓ２の同期駆動信号が主スイッチ素子Ｑａ，Ｑｂをスイッチング制御するゲート信号に同期していればよいように思われる。しかし、実際には、各動作モードでそれぞれ逆流領域を検出してそれぞれに同期した駆動信号に変換しないと、出力コンデンサＣOに蓄積された電荷が放電されてトランスＴ側へ逆流する電流（逆電流）が発生して効率低下が生じ、さらには一次側に電力が逆流することによって回路破壊のおそれも生じてしまう。
【００４６】
ここで、各動作モードでの逆流領域は、電流共振型コンバータの動作周波数ｆopと共振周波数ｆr1の関係、および負荷ＬＤによって決まるものであって、そのうち動作周波数ｆopは回路パラメータと負荷状態によって変わるが、共振周波数ｆr1は共振コンデンサＣｒと共振インダクタＬｒの大きさにより決まる。したがって、同期駆動信号をパワースイッチング信号に同期させる同期整流はシンプルな方法であるが、その場合には下記の５つの逆流領域を解消するための対策が必要になる。
【００４７】
すなわち、２つの主スイッチ素子Ｑａ，Ｑｂをそれぞれゲート信号Ｖｇａ，Ｖｇｂによってオンオフして二次電流Ｉ１，Ｉ２を供給するスイッチング電源装置は、図３１に示す第１の動作モード（Ｍｏｄｅ１）では、図９に示すスイッチング動作の半周期（Ｔop／２）後半のタイミングｓ３およびｓ８において、それぞれ同期制御用のＭＯＳＦＥＴＱｓ１，Ｑｓ２を確実にオフすることで、二次電流Ｉ１，Ｉ２が逆流することを阻止できる。したがって、同図（Ａ），（Ｂ）に示すようなゲート信号Ｖｇａ，Ｖｇｂがそのまま同期制御用のＭＯＳＦＥＴＱｓ１，Ｑｓ２に同期駆動信号Ｖｇｓ１，Ｖｇｓ２として出力されると、このタイミングｓ３およびｓ８の領域（ＲａｎｇｅＡ）で逆流電流が流れる。
【００４８】
また、第２の動作モード（Ｍｏｄｅ２）の場合、逆流が起こるＲａｎｇｅＡとは別に、図３２に示すＲａｎｇｅＢの領域（図２０に示すタイミングｓ１１およびｓ１３に相当する。）でも逆流が起こるおそれがあった。
【００４９】
同様に、第３の動作モード（Ｍｏｄｅ３）の場合、図３３に示すように、ＲａｎｇｅＡとＲａｎｇｅＢで逆流が起こる上に、ＲａｎｇｅＣ（これは、共振周期Ｔｒの半周期内であるが共振が終わってしまっている領域に相当する。）でも逆流が起こる。
【００５０】
図３４に示す第４の動作モード（Ｍｏｄｅ４）の場合は、二次電流Ｉ１，Ｉ２が連続しているために逆流が起こるおそれはない。
図３５に示す第５の動作モード（Ｍｏｄｅ５）では、ＲａｎｇｅＤの領域（図２９に示すタイミングｓ１１およびｓ１３に相当する。）で逆流が起こる。
【００５１】
第６の動作モード（Ｍｏｄｅ６）の場合、図３６に示すように、ＲａｎｇｅＤで逆流が起こる上に、ＲａｎｇｅＥの領域（図３０に示すタイミングｓ３およびｓ８に相当する。）にも逆流が起こる。したがって、同期制御用のＭＯＳＦＥＴＱｓ１，Ｑｓ２に対する同期駆動信号Ｖｇｓ１，Ｖｇｓ２として、ゲート信号Ｖｇａ，Ｖｇｂと同期する信号（同じ信号）を適用した場合は、各動作モード１〜３および５，６で逆流が発生するため、それらに対応する領域（ＲａｎｇｅＡ〜Ｅ）でのＶｇｓ１，Ｖｇｓ２の信号波形をそれぞれ成形する必要があった。
【００５２】
そこで、従来のスイッチング電源装置では、ゲート信号Ｖｇａ，Ｖｇｂのオン期間より少しだけ狭いパルス幅で一定パルス幅信号（ＣＷＰ：Constant Width Pulse）を出力するＣＷＰ生成回路を設けて、同期駆動信号Ｖｇｓ１，Ｖｇｓ２を波形成形するようにしている。すなわち、動作周波数ｆopが共振周波数ｆr1と同じか、それより高い場合は、同期駆動信号Ｖｇｓ１，Ｖｇｓ２がゲート信号Ｖｇａ，Ｖｇｂに同期するようにし、動作周波数ｆopが共振周波数ｆr1より小さいときに、同期駆動信号Ｖｇｓ１，Ｖｇｓ２は一定パルス幅信号ＣＷＰに同期して終了させるようにしている（たとえば、特許文献１参照。）。これにより、二次側の整流ダイオードＤ１，Ｄ２をオン抵抗が低いＭＯＳＦＥＴＱｓ１，Ｑｓ２に置き換えた場合でも、二次側からの逆流電流を防止することができるというものである。
【００５３】
ところが、特許文献１に記載された発明では、同期駆動信号Ｖｇｓ１，Ｖｇｓ２の立ち上がりのタイミングは常にゲート信号Ｖｇａ，Ｖｇｂに同期しているため、第２の動作モード（Ｍｏｄｅ２）における逆流領域（ＲａｎｇｅＢ）のように、二次電流が流れ始める直前での逆流を防ぐことが困難である。また、動作周波数ｆopが共振周波数ｆr1と同じか、それより高いＭｏｄｅ４〜Ｍｏｄｅ６の場合に、同期駆動信号Ｖｇｓ１，Ｖｇｓ２がゲート信号Ｖｇａ，Ｖｇｂと同期していれば、軽負荷状態（ＬＬ）や超軽負荷状態（ＶＬＬ）での逆流を阻止することができない。
【００５４】
別のスイッチング電源装置としては、図３７（Ａ）に示すような同期整流用ＭＯＳＦＥＴの制御回路を構成する方法が考えられている（たとえば、特許文献２参照。）。また、その各部の動作波形を図３７（Ｂ）に示す。これは、同期整流用のスイッチ素子（ＭＯＳＦＥＴ）のドレイン・ソース間電圧（Ｖｄｓ(on)）を基準電圧ＲＥＦとコンパレータ５１０で比較して同期整流用ＭＯＳＦＥＴまたはそのボディダイオードが導通したことを検出し、この導通を検出しかつゲート信号ＶｇｐがＨ（Ｈｉｇｈ）である期間だけ同期整流用ＭＯＳＦＥＴをオンさせる信号を同期整流用ＭＯＳＦＥＴに与えるものである。すなわち、アンド（ＡＮＤ：論理積）回路４３０でコンパレータ５１０の出力である比較信号Ｖｄｓｃと一次側の主スイッチ素子Ｑａ，Ｑｂのゲート信号Ｖｇｐのアンド信号を生成し、これを波形成形された同期駆動信号Ｖｇｓ（すなわち、Ｖｇｓ１，Ｖｇｓ２）としてスイッチ素子であるＭＯＳＦＥＴＱｓ１，Ｑｓ２に出力するようにしたものである。
【００５５】
一般にＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓは、ＭＯＳＦＥＴがオフしていてボディダイオードに電流が流れている状態では、ボディダイオード順方向下降電圧ＶFとなる（ソース電位を基準電位とすると、正確には−ＶF）。一方、ＭＯＳＦＥＴがオンしている状態では、そのオン抵抗と流れる電流の積となり、その値（絶対値）は通常ＶFより小さい。上記の基準電圧ＲＥＦは、最初ボディダイオードに電流が流れていることを検出してＭＯＳＦＥＴのオンを許可し、その後ＭＯＳＦＥＴがオンしてドレイン・ソース間電圧Ｖｄｓが小さくなってもＭＯＳＦＥＴをオンさせ続けることができるように、その絶対値をかなり小さいものとしている（実際は、ノイズ等を考慮して、誤りなくＭＯＳＦＥＴまたはそのボディダイオードが導通していることを検知できる程度には大きくする必要がある。）。しかしながら、図３７（Ｂ）に示すように、二次電流Ｉｓが減少してゼロとなるときは、基準電圧ＲＥＦの値がいかに小さくとも、いつかはＭＯＳＦＥＴのオン抵抗と流れる電流の積の方が小さくなる。すると、比較信号Ｖｄｓｃが反転してＭＯＳＦＥＴがオフし、ボディダイオードに電流が流れる状態となり、ドレイン・ソース間電圧Ｖｄｓは−ＶFとなる。これにより、比較信号Ｖｄｓｃが再び反転して再びＭＯＳＦＥＴがオンし、その結果として比較信号Ｖｄｓｃがさらに反転する。以後、図３７（Ｂ）のエラー領域に示すように、二次電流Ｉｓが完全にゼロになるまで、ＭＯＳＦＥＴのオンオフを高周波で繰り返す。この発振現象は負荷が軽くなって二次電流Ｉｓが低下するほど顕著になる。このように、特許文献１に記載された発明は、二次電流Ｉｓが減少してゼロとなる度に必ず高周波の発振を繰り返すので、ノイズおよび電力変換効率の観点から課題のある方式となっている。
【００５６】
内蔵ダイオードの導通電圧を考慮してターンオンしきい値（ＶTH2）を設定した発明としては、特許文献３に記載のものがある。ここでは、同期駆動信号のターンオンタイミングを内蔵ダイオードの導通電圧だけで決めるようにしているため、一次側のゲート信号Ｖｇａ，Ｖｇｂに設定されたデッドタイムで誤動作を起こしやすいという問題があった。また、ターンオフタイミングを決めるしきい値（ＶTH1）が−２０ｍＶ程度の微小電圧値かつマイナスの値であるため、ノイズの影響を受けやすく、オフ動作のタイミングが不安定になるという問題があった。
【００５７】
また別のスイッチング電源装置では、一次側の共振電流をカレントトランスで検出し、励磁電流は二次側補助巻線で検出し、共振電流検出信号を励磁電流検出信号と比較する。その比較結果信号とパワースイッチング信号と共振電流検出信号が０Ａを超えたかどうかを検出する信号に基づいて同期整流信号を生成するようにしている（たとえば、特許文献４参照。）。
【００５８】
この特許文献４の技術では、各不連続モードにおける逆流問題を解決できるが、重負荷状態での動作モード（Ｍｏｄｅ１，４）で同期整流用ＭＯＳＦＥＴのオンタイミングが遅くなるために電力効率が低下する。しかも、検出回路にはカレントトランスと補助巻線を利用しているため回路構成が複雑化する等、最適な調整値に設計することが困難であって、コストの観点からしても好ましくなかった。
【００５９】
さらに、逆方向に電流が流れることを阻止し得る同期整流回路、および電力変換損失の低減を図った電力変換器としては、特許文献５に記載された発明がある。これは、同期整流トランジスタのソース・ドレイン間電圧をコンパレータ回路で比較して、逆方向電流を検知したときスイッチング手段によって阻止しようとするものである。ここでは、同期整流トランジスタをターンオフさせるタイミングが決められているが、ターンオンさせるタイミングについての記載はない。したがって、上述した第２の動作モード（Ｍｏｄｅ２）、第３の動作モード（Ｍｏｄｅ３）、第５の動作モード（Ｍｏｄｅ５）および第６の動作モード（Ｍｏｄｅ６）で電流の逆流（ＲａｎｇｅＢ，Ｄ）を防止する対策としては有効でなかった。
【先行技術文献】
【特許文献】
【００６０】
【特許文献１】米国特許第７１８４２８０号明細書
【特許文献２】米国特許出願公開２００８／００５５９４２号明細書
【特許文献３】米国特許出願公開２００５／０１２２７５３号明細書
【特許文献４】特開２００５−１９８４３８号公報
【特許文献５】特開２００５−１９８３７５号公報
【発明の概要】
【発明が解決しようとする課題】
【００６１】
このように従来のスイッチング電源装置では、前述した６つの動作モード（図８参照）の全てにおいて、確実に二次電流の一次側への逆流を防止するようにした駆動回路を備えたものがなかった。とくに、軽負荷状態での電流逆流を防止し、かつ同期整流用ＭＯＳＦＥＴのドレイン・ソース間電圧（Ｖｄｓ）を安定して検出することで誤動作を防止できるシンプルな同期整流を実行する必要があった。
【００６２】
本発明はこのような点に鑑みてなされたものであり、いずれの動作モードでも電流の逆流を防止し、安定した同期整流機能が実現できるスイッチング電源装置、スイッチング電源制御回路およびスイッチング電源装置の制御方法を提供することを目的とする。
【課題を解決するための手段】
【００６３】
本発明では、上記問題を解決するために、入力直流電圧が直列共振回路に印加され、トランスを介して所定の出力電圧を発生し、負荷に電力供給するスイッチング電源装置が提供される。
【００６４】
このスイッチング電源装置では、直列共振回路は電流共振インダクタと電流共振コンデンサを有している。また、複数の主スイッチ素子もしくは主スイッチ素子群は、たとえばＭＯＳＦＥＴから構成され、交互にオンオフして直列共振回路の電流経路を切り換える。トランスは、主スイッチ素子もしくは主スイッチ素子群を一次側でオンオフ制御することにより直列共振回路から二次側に電流を誘起させる。複数の同期整流用スイッチ素子は、内蔵ダイオードが並列に接続され、それぞれ複数の主スイッチ素子もしくは主スイッチ素子群のいずれかに対応してオンオフしてトランスの二次電流を整流する。最大オン幅制御回路は、主スイッチ素子もしくは主スイッチ素子群のオンタイミングに同期して同期整流用スイッチ素子に対する最大オン幅の開始を指示するとともに、所定時間後に最大オン幅の終了を指示する。同期制御回路は、最大オン幅制御回路が最大オン幅の開始を指示するタイミング、あるいは同期整流用スイッチ素子の端子間電圧信号により検出される内蔵ダイオードの導通タイミングのいずれか遅いタイミングに同期して同期整流用スイッチ素子をターンオンさせるとともに、主スイッチ素子もしくは主スイッチ素子群のオフタイミング、あるいは最大オン幅制御回路が最大オン幅の終了を指示するタイミングのいずれか早いタイミングに同期して同期整流用スイッチ素子をターンオフさせるように、同期整流用スイッチ素子のオン期間を制御する。
【発明の効果】
【００６５】
本発明のスイッチング電源装置、スイッチング電源制御回路およびスイッチング電源装置の制御方法によれば、主スイッチ素子もしくは主スイッチ素子群のゲートに印加されるゲートオンオフ信号と最大オン幅信号を利用して、同期整流用スイッチ素子のオン期間を制御しているため、主スイッチ素子もしくは主スイッチ素子群がオンとなる時間以外で全てのノイズを排除することができる。
【００６６】
また、同期整流用スイッチ素子に並列接続されたダイオードの導通電圧を、同期整流用スイッチ素子の端子間電圧レベルから検出して、それを同期整流用スイッチ素子のターンオンのタイミング制御だけに用いていることと、最大オン幅信号を有効に適用していることから、端子間電圧レベルの検出ノイズに強く、誤動作もなく、逆流も起こらない電流共振型コンバータの同期整流機能を実現したスイッチング電源装置の制御方法、スイッチング電源制御回路およびスイッチング電源装置を提供することができる。
【図面の簡単な説明】
【００６７】
【図１】実施の形態に係るスイッチング電源装置の全体構成を示す回路図である。
【図２】スイッチング電源装置の最大オン幅制御回路および同期制御回路を示す回路図である。
【図３】図２の同期制御回路による二次側電流の制御動作を説明するタイミング図である。
【図４】フルブリッジ型のスイッチング電源装置の全体構成を示す回路図である。
【図５】従来の電流共振型コンバータの一例を示す回路図である。
【図６】図５の整流ダイオードをＭＯＳＦＥＴに置き換えた電流共振型コンバータを示す図である。
【図７】二次側ダイオード整流の電流共振型コンバータの一例を示す回路図である。
【図８】６つの動作モードの動作周波数ｆｓと共振周波数ｆｒの関係、および負荷状態について示す図である。
【図９】電流共振型コンバータの第１の動作モードにおける各部の電流、電圧波形を示す動作波形図である。
【図１０】第１の動作モードのタイミングｓ１における動作状態を示す回路図である。
【図１１】第１の動作モードのタイミングｓ２における動作状態を示す回路図である。
【図１２】第１の動作モードのタイミングｓ３における動作状態を示す回路図である。
【図１３】第１の動作モードのタイミングｓ４における動作状態を示す回路図である。
【図１４】第１の動作モードのタイミングｓ５における動作状態を示す回路図である。
【図１５】第１の動作モードのタイミングｓ６における動作状態を示す回路図である。
【図１６】第１の動作モードのタイミングｓ７における動作状態を示す回路図である。
【図１７】第１の動作モードのタイミングｓ８における動作状態を示す回路図である。
【図１８】第１の動作モードのタイミングｓ９における動作状態を示す回路図である。
【図１９】第１の動作モードのタイミングｓ１０における動作状態を示す回路図である。
【図２０】電流共振型コンバータの第２の動作モードにおける各部の電流、電圧波形を示す動作波形図である。
【図２１】第２の動作モードのタイミングｓ１１における動作状態を示す回路図である。
【図２２】第２の動作モードのタイミングｓ１２における動作状態を示す回路図である。
【図２３】第２の動作モードのタイミングｓ１３における動作状態を示す回路図である。
【図２４】第２の動作モードのタイミングｓ１４における動作状態を示す回路図である。
【図２５】電流共振型コンバータの第３の動作モードにおける各部の電流、電圧波形を示す動作波形図である。
【図２６】電流共振型コンバータの第４の動作モードにおける各部の電流、電圧波形を示す動作波形図である。
【図２７】第４の動作モードのタイミングｓ１５における動作状態を示す回路図である。
【図２８】第４の動作モードのタイミングｓ１６における動作状態を示す回路図である。
【図２９】電流共振型コンバータの第５の動作モードにおける各部の電流、電圧波形を示す動作波形図である。
【図３０】電流共振型コンバータの第６の動作モードにおける各部の電流、電圧波形を示す動作波形図である。
【図３１】第１の動作モード時にトランスを介して誘導される二次側の電流波形を示す図である。
【図３２】第２の動作モード時にトランスを介して誘導される二次側の電流波形を示す図である。
【図３３】第３の動作モード時にトランスを介して誘導される二次側の電流波形を示す図である。
【図３４】第４の動作モード時にトランスを介して誘導される二次側の電流波形を示す図である。
【図３５】第５の動作モード時にトランスを介して誘導される二次側の電流波形を示す図である。
【図３６】第６の動作モード時にトランスを介して誘導される二次側の電流波形を示す図である。
【図３７】従来技術の問題点を説明するための図であって、（Ａ）は同期整流用ＭＯＳＦＥＴの制御回路を示す図、（Ｂ）は制御回路の各部の動作波形図である。
【発明を実施するための形態】
【００６８】
以下、図面を参照してこの発明の実施の形態について説明する。図１は、実施の形態に係るスイッチング電源装置の全体構成を示す回路図である。
このスイッチング電源装置は、入力直流電圧Ｖｉが共振インダクタＬｒと共振コンデンサＣｒを有する直列共振回路に印加され、トランスＴを介して負荷ＬＤに所定の出力電圧ＶOを発生するように構成されたものである。なお、トランスＴ以外にインダクタンスを設けず、リーケージインダクタンスを電流共振インダクタＬｒとするようにしてもよい。あるいはトランスＴ以外に外付けインダクタンスを設け、当該外付けインダクタンスとリーケージインダクタンスの合成で電流共振インダクタＬｒを構成するようにしてもよい。ＭＯＳＦＥＴＱａ，Ｑｂは、トランスＴの一次側で交互にスイッチングすることにより直列共振回路への電流経路を切り換える主スイッチ素子である。共振インダクタＬｒの一端はトランスＴの第１巻線Ｌ１の一端に接続され、第１巻線Ｌ１の他端は共振コンデンサＣｒの一端に接続される。
【００６９】
トランスＴの二次側には、第２巻線Ｌ２と第３巻線Ｌ３が互いに直列に接続され、その接続点が出力コンデンサＣOと負荷ＬＤの一端に接続されている。また、第２巻線Ｌ２と第３巻線Ｌ３の他端は、それぞれＭＯＳＦＥＴＱｓ１，Ｑｓ２を介して出力コンデンサＣOと負荷ＬＤの接地側の他端と接続されている。ＭＯＳＦＥＴＱｓ１，Ｑｓ２は、トランスＴから誘導される二次電流Ｉ１，Ｉ２をＭＯＳＦＥＴＱａ，Ｑｂの動作に対応してオンオフすることにより、負荷ＬＤに所定の出力電圧ＶOを供給する同期整流用スイッチ素子であって、そこにはそれぞれ後述するような内蔵ダイオード（ボディダイオード、もしくはボディダイオードと外付けダイオード）Ｄｓが並列に接続されている。
【００７０】
負荷ＬＤへ供給される出力電圧ＶOは、誤差増幅器１とＶＣＯ（電圧制御発振回路）２を介してＭＯＳＦＥＴＱａ，Ｑｂの駆動回路３に帰還される。このとき、駆動回路３では所定のタイミングで交互にオンオフするゲート信号Ｖｇａ，Ｖｇｂを生成して、ＭＯＳＦＥＴＱａ，Ｑｂの電流Ｉａ，Ｉｂを所定のタイミングで矢印方向に流すように制御することによって、トランスＴの第１巻線Ｌ１に流れる電流と電圧を制御して、二次側の出力電圧ＶOを一定電圧に制御している。なお、ＶＣＯ２は、誤差増幅器１の出力により出力電圧ＶOが設定電圧より高い、もしくは軽負荷であると判断するとその出力周波数を高くし、出力電圧ＶOが設定電圧より低い、もしくは重負荷であると判断するとその出力周波数を低くするよう機能している。
【００７１】
最大オン幅制御回路４１，４２では、ＭＯＳＦＥＴＱａ，Ｑｂのオンタイミングに同期して、同期整流用のＭＯＳＦＥＴＱｓ１，Ｑｓ２に対し、この期間を外れるとＭＯＳＦＥＴＱｓ１，Ｑｓ２を強制的にオフする所定時間の最大オン幅を指示するために、最大オン幅の期間Ｈ（それ以外の期間はＬ（Ｌｏｗ））となる最大オン幅信号Ｔｍｏｔ、もしくは最大オン幅の終了を指示する信号である最大オン幅終了信号Ｔｍｏｔ２を生成・出力している。なお、最大オン幅の開始は、ＭＯＳＦＥＴＱａ，Ｑｂに対するゲート信号Ｖｇａ，Ｖｇｂにより指示され、ゲート信号Ｖｇａ，ＶｇｂがＨとなってＭＯＳＦＥＴＱａ，Ｑｂがターンオンするタイミングと同じである。そして、実際に同期整流用のＭＯＳＦＥＴＱｓ１，Ｑｓ２の同期駆動信号Ｖｇｓ１，Ｖｇｓ２を生成する同期制御回路５１，５２では、ＭＯＳＦＥＴＱｓ１，Ｑｓ２をターンオンさせるタイミングが、最大オン幅の開始を指示するタイミング（すなわち最大オン幅信号ＴｍｏｔがＬからＨになるタイミング）、あるいはＭＯＳＦＥＴＱｓ１，Ｑｓ２のドレイン・ソース間電圧Ｖｄｓ１，Ｖｄｓ２により検出される内蔵ダイオードＤｓの導通タイミングのいずれか遅いタイミングに同期して決められており、さらにＭＯＳＦＥＴＱｓ１，Ｑｓ２をターンオフさせるタイミングが、ＭＯＳＦＥＴＱａ，Ｑｂのオフタイミング、あるいは最大オン幅の終了を指示するタイミングのいずれか早いタイミングに同期して決められている。
【００７２】
つぎに、図１に示すスイッチング電源装置の制御回路（スイッチング電源制御回路）について説明する。
図２は、スイッチング電源装置の最大オン幅制御回路および同期制御回路を示す回路図である。ここで、同期制御回路５は、同期制御回路５１または５２のいずれかを代表して示している。また、最大オン幅制御回路４１，４２については、これをＭＯＴ端子に接続される外付け部品によりそのパルス幅を調整するワンショットマルチバイブレータで構成することにより、最大オン幅制御回路４１，４２が最大オン幅信号Ｔｍｏｔを出力する実施の形態を実現でき、これを第１の実施例とする。但し、ワンショットマルチバイブレータ自体は周知なので、第１の実施例に関するこれ以上の説明は省略する。ここでは、それに準じた動作をする最大オン幅制御回路４で実現される第２の実施例について説明する。なお、図２に示す最大オン幅制御回路４は、最大オン幅制御回路４１または４２のいずれかを代表して示している。また、最大オン幅制御回路４１，４２をワンショットマルチバイブレータで実現する場合も、同じ同期制御回路５を用いることができる。また、トランスＴの二次側の第２巻線Ｌ２あるいは第３巻線Ｌ３のいずれか（図２では、Ｌｓとして記している。）の二次電流Ｉｓを制御する同期整流用のＭＯＳＦＥＴＱｓには、そのドレイン・ソース間に内蔵ダイオードＤｓが並列に接続されている。
【００７３】
最大オン幅制御回路４は、図１に示す駆動回路３からのゲート信号Ｖｇａ，Ｖｇｂのいずれか（以下では、単にゲート信号Ｖｇｐと記す。）が供給されるゲート信号入力端子４ａと、最大オン幅（ワンショットマルチバイブレータを用いる場合の、ワンショットマルチバイブレータの出力である最大オン幅信号Ｔｍｏｔのパルス幅に相当）の大きさを調整するための外付け部品が接続されるＭＯＴ端子４ｂを備えている。この最大オン幅制御回路４は、最大オン幅信号Ｔｍｏｔ自体を出力するのではなく、最大オン幅の終了タイミングを示す最大オン幅終了信号Ｔｍｏｔ２を出力する回路である。この最大オン幅制御回路４は、ゲート信号入力端子４ａと接続されたインバータ４３、電源電圧ＶＤＤと接続された定電流源４４、一端が定電流源４４に接続され他端が接地されたコンデンサＣ１、このコンデンサＣ１の充放電を制御するようにインバータ４３によってオンオフ制御されるスイッチＳ１、コンデンサＣ１への充電電圧を基準電圧ＲＥＦ１と比較するコンパレータ４５から構成されている。
【００７４】
この最大オン幅制御回路４では、ゲート信号入力端子４ａのゲート信号ＶｇｐによってスイッチＳ１がオフすると、定電流源４４からの電流がコンデンサＣ１を充電し始める。そして、コンパレータ４５の反転入力端子（−）の電圧が、非反転入力端子（＋）への基準電圧ＲＥＦ１を超えるタイミングでコンパレータ４５の出力である最大オン幅終了信号Ｔｍｏｔ２がＨ（Ｈｉｇｈ）からＬ（Ｌｏｗ）に反転し、最大オン幅の終了を同期制御回路５に伝達する。最大オン幅終了信号Ｔｍｏｔ２がＬになると、同期制御回路５のナンド（ＮＡＮＤ：否定論理積）回路５４の出力がＨになってフリップフロップ回路５５をリセットする。その後、ゲート信号ＶｇｐによってスイッチＳ１がオンすると、コンデンサＣ１は放電されて最大オン幅終了信号Ｔｍｏｔ２はＨとなる。なお、上記のとおり最大オン幅信号Ｔｍｏｔの開始はゲート信号ＶｇｐがＨになるタイミングであり、ゲート信号Ｖｇｐがフリップフロップ回路５５のリセット端子に接続されるナンド回路５４に入力されていて、これにより実施例２の最大オン幅制御回路４は最大オン幅の開始（フリップフロップ回路５５のリセットの終了）を指示できる。したがって、実施例２においても、最大オン幅の開始と終了について、実施例１のワンショットマルチバイブレータを用いる場合の最大オン幅信号Ｔｍｏｔと同じタイミングを指示でき、これにより最適なオン幅を有する最大オン幅を設定することができる。
【００７５】
コンパレータ４５から出力される最大オン幅終了信号Ｔｍｏｔ２の出力タイミングを共振周波数ｆr1に合わせて調整するためのＭＯＴ端子４ｂには、抵抗やコンデンサ等を接続する。抵抗を接続した場合、定電流源４４からの電流がその抵抗に分流されて、抵抗の抵抗値に応じて最大オン幅終了信号Ｔｍｏｔ２の出力タイミングを遅くすることができる。また、コンデンサを接続した場合は、コンデンサＣ１の容量値が大きくなるのと同等であり、これにより最大オン幅終了信号Ｔｍｏｔ２の出力タイミングを遅くすることができる。
【００７６】
ここでは、ゲート信号Ｖｇｐと最大オン幅終了信号Ｔｍｏｔ２がナンド回路５４で論理積（の否定）をとられているので、最大オン幅終了信号Ｔｍｏｔ２がＬとなるタイミングとゲート信号Ｖｇｐのオン期間が終了してＬとなるタイミングの、いずれか早い方がフリップフロップ回路５５をリセットする。
【００７７】
同期制御回路５は、図示しない回路により超軽負荷が検出されるとＨとなる超軽負荷状態信号ＶＬＬが供給される信号入力端子５ａを備え、さらに同期整流用のＭＯＳＦＥＴＱｓからそのドレイン・ソース間電圧Ｖｄｓ、最大オン幅制御回路４から出力された最大オン幅信号Ｔｍｏｔもしくは最大オン幅終了信号Ｔｍｏｔ２、およびＭＯＳＦＥＴＱａ，Ｑｂをオンオフ制御するゲート信号Ｖｇｐが供給され、同期駆動信号Ｖｇｓを出力することによりＭＯＳＦＥＴＱｓのオン期間を制御する回路である。この同期制御回路５は、基準電圧ＲＥＦ２に基づいてドレイン・ソース間電圧Ｖｄｓからレベル検出信号Ｖｄｓｃを出力するコンパレータ５３、最大オン幅信号Ｔｍｏｔとゲート信号Ｖｇｐのナンド信号を演算するナンド回路５４、セット端子Ｓにコンパレータ５３のレベル検出信号Ｖｄｓｃが、リセット端子Ｒにナンド回路５４のナンド信号がそれぞれ供給されるフリップフロップ回路５５、およびこのフリップフロップ回路５５のＱ出力信号と、信号入力端子５ａへの超軽負荷状態信号ＶＬＬをインバータ５６で反転した信号が入力されるアンド回路５７から構成されている。
【００７８】
この同期制御回路５では、コンパレータ５３の反転入力端子（−）はツェナーダイオードＺＤを介して接地されるとともに抵抗Ｒ１を介して電源電圧ＶＤＤと接続され、さらに抵抗Ｒ２を介して同期整流用のＭＯＳＦＥＴＱｓのドレイン端子と接続されている。コンパレータ５３の基準電圧ＲＥＦ２は非反転入力端子（＋）に与えられている。
【００７９】
いま、電源電圧ＶＤＤをＡ、コンパレータ５３の出力であるレベル検出信号Ｖｄｓｃが反転するときのＭＯＳＦＥＴＱｓのドレイン・ソース間電圧Ｖｄｓであるしきい値電圧（Ｖｄｓ＿th）をＸとすると、Ｖｄｓ＝Ｘであるときはコンパレータ５３の２入力が等しくなるから、次式が成り立つ。なお、上記しきい値電圧（Ｖｄｓ＿th）はＭＯＳＦＥＴＱｓのオンオフに関するしきい値とは別のものである。
【００８０】
（Ａ−Ｘ）＊（Ｒ２／（Ｒ１＋Ｒ２））＋Ｘ＝ＲＥＦ２
∴ （Ａ−Ｘ）＋Ｘ＊（１＋Ｒ１／Ｒ２）＝ＲＥＦ２＊（１＋Ｒ１／Ｒ２）
∴ Ｘ＊（Ｒ１／Ｒ２）＝（１＋Ｒ１／Ｒ２）＊ＲＥＦ２−Ａ
したがって、レベル検出信号Ｖｄｓｃが反転するときのＭＯＳＦＥＴＱｓのドレイン・ソース間電圧しきい値電圧（Ｖｄｓ＿th）は、
【００８１】
【数３】
【００８２】
となる。
ドレイン・ソース間電圧Ｖｄｓが（Ｖｄｓ＿th）を超えると（厳密に言えば、両者が負の値で、Ｖｄｓの絶対値が（Ｖｄｓ＿th）の絶対値より大きくなると）、コンパレータ５３の出力であるレベル検出信号ＶｄｓｃはＬからＨに反転する。ちなみに、ドレイン・ソース間に電流が流れていない状態では、ドレイン・ソース間電圧Ｖｄｓの値は正であり、レベル検出信号ＶｄｓｃはＬとなっている。このドレイン・ソース間電圧Ｖｄｓのレベル検出信号Ｖｄｓｃはフリップフロップ回路５５のセット信号として供給される一方、ゲート信号Ｖｇｐと最大オン幅信号Ｔｍｏｔもしくは最大オン幅終了信号Ｔｍｏｔ２が入力されるナンド回路５４の出力信号がフリップフロップ回路５５のリセット信号とされる。また、フリップフロップ回路５５のＱ出力信号はインバータ５６から出力された超軽負荷状態信号ＶＬＬの反転信号とともにアンド回路５７に供給され、その出力信号が同期整流用のＭＯＳＦＥＴＱｓのゲート駆動信号Ｖｇｓとされている。なお、フリップフロップ回路５５はリセット優先の回路である。すなわち、ドレイン・ソース間電圧Ｖｄｓが（Ｖｄｓ＿th）を超えても、ゲート信号Ｖｇｐが最大オン幅の開始を指示する前のＬの状態であると、フリップフロップ回路５５をセットすることができない。これにより、一次側のゲート信号Ｖｇａ，Ｖｇｂに設定されたデッドタイムで生じる可能性のある誤動作を防止することができる。
【００８３】
つぎに、スイッチング電源装置の制御方法について説明する。
図３は、図２の同期制御回路による二次側電流の制御動作を説明するタイミング図である。ここでは、最大オン幅制御回路４１，４２をワンショットマルチバイブレータで実現した場合について説明する。図３（Ａ）には、図１に示す駆動回路３からのゲート信号Ｖｇｐを、６つの動作モードＭｏｄｅ１〜６について同一時間軸に沿って並べて示している。同図（Ｂ）は、同期整流用のＭＯＳＦＥＴＱｓに流れる二次電流Ｉｓを、レベル検出信号Ｖｄｓｃが反転するときのＭＯＳＦＥＴＱｓのドレイン・ソース間電圧の絶対値（｜Ｖｄｓ＿th｜）をＭＯＳＦＥＴＱｓのオン抵抗Ｒｏｎで除して電流に換算したものと比較して示している。また、しきい値電圧Ｖｄｓ＿thについては、上述した式（５）によって計算できる。もしくは、電圧Ｖｄｓ＿thを先に決め、他のパラメータを式（５）によって調整することができる。
【００８４】
図３（Ｃ）にはレベル検出信号Ｖｄｓｃの波形を示している。図３（Ｂ）に示す｜Ｖｄｓ＿th｜／Ｒｏｎは、コンパレータ５３から出力されるレベル検出信号ＶｄｓｃがＨになる二次電流Ｉｓのレベルを示している。また、同図（Ｄ）は最大オン幅信号Ｔｍｏｔ、同図（Ｅ）は超軽負荷状態信号ＶＬＬ、同図（Ｆ）は同期制御回路５から出力される同期駆動信号Ｖｇｓである。
【００８５】
第１の動作モード（Ｍｏｄｅ１）においては、ゲート信号Ｖｇｐのターンオフするタイミングと最大オン幅信号Ｔｍｏｔがオフを指示するタイミングのいずれか早いタイミングに同期して、同期駆動信号ＶｇｓがＭＯＳＦＥＴＱｓをターンオフさせている。そのため、従来ではスイッチング動作の半周期（Ｔop／２）後半のタイミングで生じていたＲａｎｇｅＡでの逆流を確実に防止することができる。
【００８６】
第２と第５の動作モード（Ｍｏｄｅ２，５）においては、最大オン幅信号Ｔｍｏｔがオンを指示するタイミングとドレイン・ソース間電圧Ｖｄｓのレベル検出信号Ｖｄｓｃにより検出される内蔵ダイオードＤｓの導通タイミングのいずれか遅いタイミングに同期して、同期駆動信号ＶｇｓがＭＯＳＦＥＴＱｓをターンオンさせており、従来ではスイッチング動作の半周期（Ｔop／２）前半のタイミングで生じていたＲａｎｇｅＢ（図３２）あるいはＲａｎｇｅＤ（図３５）での逆流も確実に防止することができる。また、一旦ＭＯＳＦＥＴＱｓがターンオンになった後では、ドレイン・ソース間電圧Ｖｄｓの変動が無視される。したがって、特許文献２の構成でみられた、二次電流Ｉｓが減少してゼロとなる度に必ず高周波の発振を繰り返すという現象を生じることがない。
【００８７】
また、超軽負荷状態信号ＶＬＬによって負荷ＬＤの超軽負荷状態を検出しているので、第３と第６の動作モード（Ｍｏｄｅ３，６）において同期制御回路５から同期駆動信号Ｖｇｓが出力されない。そのため、超軽負荷状態ではＭＯＳＦＥＴＱｓがターンオンせず、従来のＲａｎｇｅＣ（図３３）あるいはＲａｎｇｅＥ（図３６）で生じていた逆流も確実に防止することができる。なお、超軽負荷状態信号ＶＬＬについては、スイッチング電源装置の定格負荷（最大負荷）に対して実際に接続されている負荷ＬＤが２０％以下である場合と定義したが、この割合の設定は適宜変更できる。
【００８８】
以上、図３に示すようなタイミングで同期整流用のＭＯＳＦＥＴＱｓに同期駆動信号Ｖｇｓを供給することができるから、第１から第６の動作モードのいずれの場合でも、逆流が発生せずに安定した同期整流機能が実現される。
【００８９】
上述した実施形態では、ハーフブリッジ型のスイッチング電源装置について説明したが、本発明はフルブリッジ型のスイッチング電源装置あるいはスイッチング電源制御回路、およびフルブリッジ型のスイッチング電源装置の制御方法にも適用できる。
【００９０】
図４は、フルブリッジ型のスイッチング電源装置の全体構成を示す回路図である。
図４に示すフルブリッジ型のスイッチング電源装置において、駆動回路３では所定のタイミングで交互にオンオフするゲート信号Ｖｇａ，Ｖｇｂを生成し、第１の主スイッチ素子群のＭＯＳＦＥＴＱａ１，Ｑａ２、および第２の主スイッチ素子群のＭＯＳＦＥＴＱｂ１，Ｑｂ２がトランスＴの一次側でゲート信号Ｖｇａ，Ｖｇｂにより交互にスイッチングする。第１の主スイッチ素子群のＭＯＳＦＥＴＱａ１，Ｑａ２がオンするタイミングでは電流Ｉａが矢印方向に流れ、第２の主スイッチ素子群のＭＯＳＦＥＴＱｂ１，Ｑｂ２がオンするタイミングでは電流Ｉｂが矢印方向に流れ、それぞれ入力直流電圧Ｖｉが共振インダクタＬｒと共振コンデンサＣｒを有する直列共振回路に印加される。
【００９１】
トランスＴの二次側では、同期整流用スイッチ素子としてのＭＯＳＦＥＴＱｓ１，Ｑｓ２が、トランスＴから誘導される二次電流Ｉ１，Ｉ２を第１の主スイッチ素子群のＭＯＳＦＥＴＱａ１，Ｑａ２、あるいは第２の主スイッチ素子群のＭＯＳＦＥＴＱｂ１，Ｑｂ２の動作に対応してオンオフすることにより、負荷ＬＤに所定の出力電圧ＶOを供給する。
【００９２】
最大オン幅制御回路４１，４２では、第１の主スイッチ素子群あるいは第２の主スイッチ素子群のＭＯＳＦＥＴＱａ１，Ｑａ２、Ｑｂ１，Ｑｂ２のオンタイミングに同期して、同期整流用のＭＯＳＦＥＴＱｓ１，Ｑｓ２に対し、この期間を外れるとＭＯＳＦＥＴＱｓ１，Ｑｓ２を強制的にオフする所定時間の最大オン幅を指示するために、最大オン幅の期間Ｈ（それ以外の期間はＬ（Ｌｏｗ））となる最大オン幅信号Ｔｍｏｔ、もしくは最大オン幅の終了を指示する信号である最大オン幅終了信号Ｔｍｏｔ２を生成・出力している。ここでも、最大オン幅の開始は、ＭＯＳＦＥＴＱａ１，Ｑａ２、Ｑｂ１，Ｑｂ２に対するゲート信号Ｖｇａ，Ｖｇｂにより指示され、ゲート信号Ｖｇａ，ＶｇｂがＨとなってＭＯＳＦＥＴＱａ１，Ｑａ２、Ｑｂ１，Ｑｂ２がターンオンするタイミングと同じである。そして、実際に同期整流用のＭＯＳＦＥＴＱｓ１，Ｑｓ２の同期駆動信号Ｖｇｓ１，Ｖｇｓ２を生成する同期制御回路５１，５２では、ＭＯＳＦＥＴＱｓ１，Ｑｓ２をターンオンさせるタイミングが、最大オン幅の開始を指示するタイミング（すなわち最大オン幅信号ＴｍｏｔがＬからＨになるタイミング）、あるいはＭＯＳＦＥＴＱｓ１，Ｑｓ２のドレイン・ソース間電圧Ｖｄｓ１，Ｖｄｓ２により検出される内蔵ダイオードＤｓの導通タイミングのいずれか遅いタイミングに同期して決められており、さらにＭＯＳＦＥＴＱｓ１，Ｑｓ２をターンオフさせるタイミングが、ＭＯＳＦＥＴＱａ１，Ｑａ２、Ｑｂ１，Ｑｂ２のオフタイミング、あるいは最大オン幅の終了を指示するタイミングのいずれか早いタイミングに同期して決められている。
【００９３】
なお、スイッチング電源制御回路およびその制御方法については、ハーフブリッジ型のスイッチング電源装置の場合と同じであって、それらの説明は省略する。
【符号の説明】
【００９４】
１ 誤差増幅器
２ ＶＣＯ（電圧制御発振回路）
３ 駆動回路
４，４１，４２ 最大オン幅制御回路
５，５１，５２ 同期制御回路
Ｌｒ 共振インダクタ
Ｃｒ 共振コンデンサ
Ｑａ，Ｑｂ、Ｑａ１，Ｑａ２、Ｑｂ１，Ｑｂ２ ＭＯＳＦＥＴ（主スイッチ素子）
Ｔ トランス
ＣO 出力コンデンサ
ＬＤ 負荷
Ｑｓ，Ｑｓ１，Ｑｓ２ ＭＯＳＦＥＴ（同期整流用スイッチ素子）
Ｄｓ 内蔵ダイオード
【技術分野】
【０００１】
本発明は、電流共振インダクタと電流共振コンデンサを有する直列共振回路を備えたスイッチング電源装置、スイッチング電源制御回路およびスイッチング電源装置の制御方法に関し、とくに軽負荷時での電流の逆流を解消するスイッチング電源装置、スイッチング電源制御回路およびスイッチング電源装置の制御方法に関する。
【背景技術】
【０００２】
従来のスイッチング電源装置としては、図５に示すような電流共振型コンバータを備えたものが知られている。この電流共振型コンバータには、入力直流電圧Ｖｉが共振インダクタＬｒと共振コンデンサＣｒを有する直列共振回路に印加され、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）等からなる２つの主スイッチ素子Ｑａ，Ｑｂをオンオフして電力変換用のトランスＴの第１巻線Ｌ１を流れる一次側電流の経路を制御することによって、トランスＴの第１巻線Ｌ１に正弦波状の電流が流れる。また、トランスＴの第２巻線Ｌ２、第３巻線Ｌ３（Ｌ１：Ｌ２：Ｌ３の巻線比をｎ：１：１とする。）には、それぞれ誘起した二次電流Ｉ１，Ｉ２を整流する整流ダイオードＤ１，Ｄ２と、負荷ＬＤへの出力電圧ＶOを平滑する出力コンデンサＣOとが接続されている。さらに、負荷ＬＤへの出力電圧ＶOは、誤差増幅器１とＶＣＯ（電圧制御発振回路）２を介して主スイッチ素子Ｑａ，Ｑｂの駆動回路３に帰還され、トランスＴの第１巻線Ｌ１に流れる電流と電圧を制御して、出力電圧ＶOを一定電圧に制御している。なお、ＶＣＯ２は、誤差増幅器１の出力により出力電圧ＶOが設定電圧より高い、もしくは軽負荷であると判断するとその出力周波数を高くし、出力電圧ＶOが設定電圧より低い、もしくは重負荷であると判断するとその出力周波数を低くするよう機能している。
【０００３】
ところで、こうしたスイッチング電源装置を低電圧・大電流の電源として使用する場合に、二次電流Ｉ１，Ｉ２がトランスＴの二次側に設けられた整流ダイオードＤ１，Ｄ２に流れるとき、整流ダイオードＤ１，Ｄ２の順方向下降電圧ＶFによって、大きな電力損失ＶF×ＩOが発生する。ＩOは二次電流Ｉ１，Ｉ２のいずれかである。そこで、図６に示すように、これらの整流ダイオードＤ１，Ｄ２に替えて、それぞれオン抵抗が低いＭＯＳＦＥＴＱｓ１，Ｑｓ２を同期整流用のスイッチ素子として接続して同期整流を行い、こうした電力損失を低減する他励駆動方式の電流共振回路が用いられている。図６のＭＯＳＦＥＴＱｓ１，Ｑｓ２は、駆動回路３によりそれぞれ一次側の主スイッチ素子Ｑａ，Ｑｂをオンオフする動作周波数ｆopに同期させてオンオフ制御されることで、二次電流Ｉ１，Ｉ２が交互にコンデンサＣOに蓄積される。
【０００４】
さて、こうした従来のスイッチング電源装置は、主スイッチ素子Ｑａ，Ｑｂをスイッチング動作させて、電圧変換用のトランスＴを介して任意の直流出力を得るように構成されていることから、二次側に接続される負荷ＬＤの大きさ等によってはコンデンサＣOに蓄積された電荷が放電されてトランスＴ側へ逆流する電流（逆電流）が発生して、逆流領域での電力損失が問題になる。
【０００５】
図７は、二次側ダイオード整流の電流共振型コンバータの一例を示す回路図である。この図７には、図５の電流共振型コンバータのトランスＴを励磁インダクタンス成分Ｌｍと理想トランスＴｉとに分けて図示し、その動作原理を分りやすく示してある。ここで、上述した逆流領域の電力損失の説明に先立って、電流共振型コンバータの動作原理について説明する。
【０００６】
図７に示すような電流共振型コンバータでは、以下の二種類の基本的な電流共振周波数を定義することができる。ここでＬｒ，ＬｍおよびＣｒを、それぞれ共振インダクタＬｒのインダクタンス、トランスＴの励磁インダクタンス成分および共振コンデンサＣｒキャパシタンスとしている。
【０００７】
【数１】
【０００８】
【数２】
【０００９】
図５，７のスイッチング電源装置では、負荷ＬＤに電力の供給がある場合、トランスＴの励磁インダクタンス成分Ｌｍの電圧が出力電圧ＶOに応じてｎ×（ＶO＋ＶF）にクランプされ、励磁インダクタンス成分Ｌｍは電流共振に関与せず、共振コンデンサＣｒと共振インダクタＬｒで決まる第１の共振周波数ｆr1（上記（１）式参照）で動作することによって、二次側回路に電力が供給される。この場合、励磁インダクタンス成分Ｌｍに流れる電流Ｉｍと共振電流Ｉｒとの和が、共振コンデンサＣｒへの充放電電流として流れる。このとき、主スイッチ素子Ｑａ，Ｑｂの動作周波数ｆopについては、出力電圧ＶOを安定させるようにＶＣＯ２で制御している。
【００１０】
第２の共振周波数ｆr2は、トランスＴの二次側に接続された負荷ＬＤに電力供給が行われない場合の共振周波数であって、理想トランスＴｉがトランスとして機能せずトランスＴの励磁インダクタンス成分Ｌｍの電圧がクランプされないので、主に共振コンデンサＣｒのキャパシタンスＣｒと共振インダクタＬｒの共振インダクタンスＬｒと励磁インダクタンス成分Ｌｍによって共振動作が行われる。
【００１１】
図７の電流共振型コンバータの具体的な共振動作については、その動作周波数ｆopと第１の共振周波数ｆr1（以下、単に共振周波数という。）の関係、およびトランスＴの二次側に接続される負荷ＬＤの大きさによって、図８に示すように６つの動作モード（Ｍｏｄｅ１〜Ｍｏｄｅ６）に分けて考えることができる。
【００１２】
すなわち、図８においてＭｏｄｅ１〜Ｍｏｄｅ３は、動作周波数ｆopが共振周波数ｆr1より低い場合であり、Ｍｏｄｅ４〜Ｍｏｄｅ６は、動作周波数ｆopが共振周波数ｆr1と等しいか、それより高い場合である。また、スイッチング電源装置の定格負荷（最大負荷）に対して接続される負荷ＬＤの大きさが５０％以上であれば重負荷状態（ＨＬ：Heavy Load）、５０〜２０％であれば軽負荷状態（ＬＬ：Light Load）、２０％以下であれば超軽負荷状態（ＶＬＬ：Very Light Load）であるとする。
【００１３】
最初に、図５の電流共振型コンバータの動作モードについて、図９に示す動作波形により説明する。
図９には、動作周波数ｆop（スイッチング動作の１周期をＴopとする。）が共振周波数ｆr1（そのときの共振周期をＴｒとする。）より低く、かつ負荷ＬＤが重負荷状態である第１の動作モード（Ｍｏｄｅ１）の動作波形を示している。ここでは、一方の主スイッチ素子Ｑａがオンした直後のタイミングｓ１（以下、タイミングｓｊ（ｊ＝１〜１６）という用語を、瞬間ではなく幅をもった領域という意味で使用する。）から順に、一動作周期Ｔop内を１０個の動作状態（タイミングｓ１〜ｓ１０）に区分して説明する。
【００１４】
図９において、（Ａ），（Ｂ）は駆動回路３の出力である主スイッチ素子Ｑａ，Ｑｂのゲート電圧Ｖｇａ，Ｖｇｂ、（Ｃ），（Ｄ）は主スイッチ素子Ｑａ，Ｑｂを流れる電流Ｉａ，Ｉｂ、（Ｅ）は共振コンデンサＣｒの端子間電圧Ｖｃ、（Ｆ），（Ｇ）は整流ダイオードＤ１，Ｄ２を流れる電流Ｉ１，Ｉ２である。
【００１５】
図１０は、第１の動作モードのタイミングｓ１における動作状態を示す回路図である。ここでは、主スイッチ素子Ｑａがオンした直後であって、それに先行するタイミングｓ１０での動作結果を引き継いで、そこには電流Ｉａが矢印に示す方向に流れている。また、他方の主スイッチ素子Ｑｂはオフしている。このとき、励磁インダクタンス成分Ｌｍには共振電流Ｉｒとは逆方向の励磁電流Ｉｍが流れ、それが共振電流Ｉｒより大きいため、共振コンデンサＣｒの電荷を放電する方向に放電電流として流れる。一次側の共振回路の共振電流Ｉｒに基づき理想トランスＴｉによって第２巻線Ｌ２に誘起される電流は、整流ダイオードＤ１から負荷ＬＤに供給される。
【００１６】
図１１に示すタイミングｓ２における動作状態では、引き続き主スイッチ素子Ｑａがオン、Ｑｂがオフである。しかし、共振電流Ｉｒとは逆方向に流れていた励磁電流Ｉｍが共振電流Ｉｒと同一方向に流れて、共振コンデンサＣｒを充電し始める。そして、先行するタイミングｓ１と同様に、一次側の共振回路の共振電流Ｉｒに基づき理想トランスＴｉによって二次側の整流ダイオードＤ１に正弦波電流Ｉ１が流れ（図９（Ｆ）参照）、負荷ＬＤに電力が供給される。
【００１７】
図１２に示すタイミングｓ３では、引き続き主スイッチ素子Ｑａがオン、Ｑｂがオフの状態であるが、共振インダクタＬｒと共振コンデンサＣｒの大きさで決まる共振周期Ｔｒの半周期（Ｔｒ／２）が経過して、理想トランスＴｉの一次側から二次側には電力供給されなくなる。しかし、動作周波数ｆopが共振周波数ｆr1より低く、主スイッチ素子Ｑａがオン状態であるため、一次側の共振回路は上述した第２の共振周波数ｆr2で共振して、共振コンデンサＣｒが励磁電流Ｉｍによって充電される。第２の共振周波数ｆr2の周期は第１の共振周波数ｆr1の周期に比べて非常に長いので、タイミングｓ３における共振波形はほぼ直線となる。
【００１８】
図１３に示すタイミングｓ４は、２つの主スイッチ素子Ｑａ，Ｑｂがいずれもオフとなるデッドタイムに相当する。ここでは、オフ状態の主スイッチ素子Ｑａの分布容量Ｃ＿Qaおよび他方のオフ状態にある主スイッチ素子Ｑｂの分布容量Ｃ＿Qbに対し、それぞれ図１３の矢印が示す方向に電流ＩａおよびＩｂが流れて、２つの分布容量Ｃ＿Qa，Ｃ＿Qbの両端電圧を変化させる。このとき、共振コンデンサＣｒおよび２つの分布容量Ｃ＿Qa，Ｃ＿Qbが共振インダクタンスＬｒと励磁インダクタンス成分Ｌｍとの共振回路を構成して、共振コンデンサＣｒを充電するように共振動作しているが、電力は一次側から二次側に供給されない。なお、共振コンデンサＣｒのキャパシタンスは分布容量Ｃ＿Qa，Ｃ＿Qbのキャパシタンスより非常に大きいので、タイミングｓ４においては、共振コンデンサＣｒを定電圧源とみなすこともできる。
【００１９】
図１４に示すタイミングｓ５では、引き続き２つの主スイッチ素子Ｑａ，Ｑｂはオフ状態にあるが、タイミングｓ４で分布容量Ｃ＿Qbの両端電圧が大きくなって、図１３において、分布容量Ｃ＿Qbの共振コンデンサＣｒに接続されている側を基準電位とすると、負電圧で絶対値が大きくなる。その結果、主スイッチ素子Ｑｂではそのボディダイオード（Body-diode）Ｄ＿Qbが導通状態になる。このとき、一次側で共振回路が共振することによって、理想トランスＴｉの一次側から第３巻線Ｌ３を介して電流Ｉ２が流れ始めて、負荷ＬＤへの電力供給が始まる。すなわち、励磁インダクタンス成分Ｌｍに流れる励磁電流Ｉｍが共振電流Ｉｒと逆方向に、かつ共振電流Ｉｒより大きい電流として流れるから、共振コンデンサＣｒが継続して充電される。なお、電流ＩｂがボディダイオードＤ＿Qbに流れていて（電流の向きは矢印に示す方向）、他方の主スイッチ素子Ｑａはオフしているため、トランスＴの第１巻線Ｌ１は共振コンデンサＣｒに接続されている側の端子が高電圧側となり、反対側の端子が低電圧側となっている。
【００２０】
図１５に示すタイミングｓ６では、主スイッチ素子Ｑｂがオンした直後の状態となって、そこには電流Ｉｂは依然として矢印に示す方向に流れている。また、他方の主スイッチ素子Ｑａはオフしている。したがって、トランスＴの第１巻線Ｌ１は共振コンデンサＣｒに接続されている側の端子が高電圧側となり（反対側の端子が低電圧側となる。）、一次側の共振回路から理想トランスＴｉによって二次側の第３巻線Ｌ３に誘起される電力が、整流ダイオードＤ２から負荷ＬＤに供給される。このとき、励磁インダクタンス成分Ｌｍには共振電流Ｉｒとは逆方向の励磁電流Ｉｍが流れ、それが共振電流Ｉｒより大きいので、共振コンデンサＣｒが差電流（Ｉｍ−Ｉｒ）によって充電される。
【００２１】
図１６に示すタイミングｓ７では、引き続き主スイッチ素子Ｑａがオフ、Ｑｂがオンの状態である。しかし、励磁電流Ｉｍが共振電流Ｉｒより小さくなり、そして共振電流Ｉｒとは逆方向に流れていた励磁電流Ｉｍが共振電流Ｉｒと同一方向（図１６の矢印で示す方向）に流れるようになり、共振コンデンサＣｒに蓄積されていた電荷は放電され始める。そこで、一次側の共振回路からは、理想トランスＴｉによって二次側の整流ダイオードＤ２に正弦波電流が流れ（図９（Ｇ）参照）、負荷ＬＤに電力が供給される。
【００２２】
図１７に示すタイミングｓ８では、引き続き主スイッチ素子Ｑａがオフ、Ｑｂがオンの状態であるが、共振インダクタＬｒと共振コンデンサＣｒにおける半周期の共振動作が終わって、一次側から二次側には電力供給されなくなる。また、共振コンデンサＣｒは放電を続けながら、一次側の共振回路が上述した第２の共振周波数ｆr2で共振動作している。
【００２３】
図１８に示すタイミングｓ９は、２つの主スイッチ素子Ｑａ，Ｑｂがいずれもオフとなるデッドタイムに相当する。ここでは、主スイッチ素子Ｑａの分布容量Ｃ＿Qaおよび他方の主スイッチ素子Ｑｂの分布容量Ｃ＿Qbに対し、それぞれ図１８の矢印が示す方向に電流ＩａおよびＩｂが流れて、２つの分布容量Ｃ＿Qa，Ｃ＿Qbの両端電圧を変化させる。このとき、共振コンデンサＣｒおよび２つの分布容量Ｃ＿Qa，Ｃ＿Qbが共振インダクタンスＬｒと励磁インダクタンス成分Ｌｍとの共振回路を構成して、共振コンデンサＣｒを放電するように共振動作しているが、電力は一次側から二次側に供給されない。なお、共振コンデンサＣｒのキャパシタンスは分布容量Ｃ＿Qa，Ｃ＿Qbのキャパシタンスより非常に大きいので、タイミングｓ９においては、共振コンデンサＣｒを定電圧源とみなすこともできる。
【００２４】
図１９に示すタイミングｓ１０では、引き続き２つの主スイッチ素子Ｑａ，Ｑｂはオフ状態にあるが、タイミングｓ９で分布容量Ｃ＿Qaの両端電圧が大きくなった結果、主スイッチ素子ＱａではそのボディダイオードＤ＿Qaが導通する。このとき、一次側で共振回路が共振することによって、理想トランスＴｉの一次側から第２巻線Ｌ２を介して電流Ｉ１が流れ始めて、負荷ＬＤへの電力供給が始まる。また、励磁インダクタンス成分Ｌｍに流れる励磁電流Ｉｍは共振電流Ｉｒと逆方向に、かつ共振電流Ｉｒより大きい電流として流れ、共振コンデンサＣｒがさらに放電される。
【００２５】
図２０は、電流共振型コンバータの第２の動作モードにおける各部の電流、電圧波形を示す動作波形図である。ここでは、動作周波数ｆopが共振周波数ｆr1より低く、かつ負荷ＬＤが軽負荷状態である第２の動作モード（Ｍｏｄｅ２）について説明する。
【００２６】
図２０（Ａ），（Ｂ）に示すように、主スイッチ素子Ｑａ，Ｑｂのゲート電圧Ｖｇａ，Ｖｇｂには、所定のデッドタイムが設けられている。また、軽負荷状態であることから、主スイッチ素子Ｑａ，Ｑｂを流れる電流Ｉａ，Ｉｂは小さくなって、同図（Ｅ）に示す共振コンデンサＣｒの端子間電圧Ｖｃも変動幅が小さくなる。また、励磁電流Ｉｍは重負荷時とさほど変わらないため、励磁電流Ｉｍの影響が相対的に大きくなって、重負荷時より位相が進む。以下では、図９に示す重負荷時の回路動作とは異なる動作状態についてだけを説明する。
【００２７】
図２１には、主スイッチ素子Ｑａがオンした直後のタイミングｓ１１における動作状態を示している。この状態は、主スイッチ素子Ｑａがオン、Ｑｂがオフの状態であり、共振コンデンサＣｒは共振インダクタンスＬｒと励磁インダクタンス成分Ｌｍとの共振回路を構成しているが、図９に示すＭｏｄｅ１におけるタイミングｓ１（図１０参照）とは異なり、励磁インダクタンス成分Ｌｍの両端電圧（図２１の＋側が高電位側となる。）が低いため、主スイッチ素子Ｑａがオンしても直ぐには一次側から二次側に電力を供給できない。
【００２８】
その後、共振コンデンサＣｒが放電してその端子間電圧Ｖｃが低下し、タイミングｓ１１の最後で下記の式（３）を満たすと、前述したタイミングｓ１における一次側の共振回路での共振動作が開始し、一次側から二次側に電力供給される。ここで、Ｖｆは二次側の整流ダイオードＤ１，Ｄ２のフォワード電圧である。
【００２９】
（Ｖｉ−Ｖｃ）＊Ｌｍ／（Ｌｒ＋Ｌｍ）＝ｎ＊（ＶO＋Ｖｆ）…（３）
図２２には、スイッチング動作の半周期（Ｔop／２）が経過して、２つの主スイッチ素子Ｑａ，Ｑｂがともにオフしているデッドタイムのタイミングｓ１２の動作状態を示している。この場合、主スイッチ素子ＱｂのボディダイオードＤ＿Qbは導通して、先行するタイミングｓ４から継続して励磁電流Ｉｍ（正確にいえば、共振コンデンサＣｒ、共振インダクタＬｒおよび励磁インダクタンス成分Ｌｍからなる共振回路の共振電流である。）が共振コンデンサＣｒに流れ込んでいる。しかし、励磁インダクタンス成分Ｌｍの両端電圧（図２２の＋側が高電位側となる。）が足りないため、図１４に示す動作状態（タイミングｓ５）とは異なり、二次側に電力を供給することができない。
【００３０】
図２３は、つぎのタイミングｓ１３の動作状態を示している。ここに示すように、主スイッチ素子Ｑｂがオンしていて、共振コンデンサＣｒが共振インダクタンスＬｒと励磁インダクタンス成分Ｌｍとの共振回路を構成する。しかし、図９に示す第１の動作モード（Ｍｏｄｅ１）のタイミングｓ６の場合とは異なり、励磁インダクタンス成分Ｌｍの両端電圧（図２３の＋側が高電位側となる。）が低いため、主スイッチ素子Ｑｂがオンしても直ぐには一次側から二次側に電力を供給できない。
【００３１】
その後、共振コンデンサＣｒが充電されて、その端子間電圧Ｖｃが下記の式（４）を満たす動作状態（図１５のタイミングｓ６の状態）になると、共振インダクタンスＬｒと共振コンデンサＣｒとの共振動作によって、一次側から二次側に電力供給される。
【００３２】
Ｖｃ＊Ｌｍ／（Ｌｒ＋Ｌｍ）＝ｎ＊（ＶO＋Ｖｆ）…（４）
その後、タイミングｓ６から順次タイミングｓ７，ｓ８に進んで、２つの主スイッチ素子Ｑａ，Ｑｂがともにオフするタイミングｓ９になると、主スイッチ素子Ｑａの分布容量Ｃ＿Qaおよび他方の主スイッチ素子Ｑｂの分布容量Ｃ＿Qbに対し、それぞれ図１８の矢印が示す方向に電流ＩａおよびＩｂが流れて、２つの分布容量Ｃ＿Qa，Ｃ＿Qbの両端電圧を変化させる。このとき、負荷ＬＤが軽負荷状態であることから、図２４に示すように主スイッチ素子ＱａのボディダイオードＤ＿Qaが導通するタイミングｓ１４では、励磁インダクタンス成分Ｌｍの両端電圧（図２４の＋側が高電位側となる。）が足りないため、図１９に示す動作状態（タイミングｓ１０）とは異なり、二次側に電力を供給することができない。
【００３３】
つぎに、動作周波数ｆopが共振周波数ｆr1より低く、かつ負荷ＬＤがさらに小さな超軽負荷（ＶＬＬ）状態の第３の動作モード（Ｍｏｄｅ３）について説明する。図２５は、電流共振型コンバータの第３の動作モードにおける各部の電流、電圧波形を示す動作波形図である。この場合、共振電流Ｉｒはさらに小さくなり、共振コンデンサＣｒの端子間電圧Ｖｃの変動幅もさらに小さくなる。共振コンデンサＣｒの電圧Ｖｃは励磁電流Ｉｍ（もしくは、共振コンデンサＣｒ、共振インダクタＬｒ、励磁インダクタンス成分Ｌｍからなる共振回路の共振電流）によって支配され、その位相はさらに進む。
【００３４】
タイミングｓ２では、前述した図１１に示すような共振電流Ｉｒと励磁電流Ｉｍが流れるが、共振電流Ｉｒは励磁電流Ｉｍより遥かに小さくなって、共振コンデンサＣｒの端子間電圧Ｖｃは励磁電流Ｉｍに支配されてしまう。そのため、共振インダクタＬｒからの共振電流Ｉｒによる充放電時間が短くなる。したがって、超軽負荷となる第３の動作モード（Ｍｏｄｅ３）では、第１の動作モード（重負荷のＭｏｄｅ１）や第２の動作モード（軽負荷のＭｏｄｅ２）より短い時間でタイミングｓ３の状態に移行する。
【００３５】
同様に、タイミングｓ７では、前述した図１６に示すような共振電流Ｉｒは励磁電流Ｉｍより遥かに小さくなって、共振コンデンサＣｒの端子間電圧Ｖｃは励磁電流Ｉｍに支配される。そのため、共振インダクタＬｒからの共振電流Ｉｒによる充放電時間は短くなり、超軽負荷の動作モード（Ｍｏｄｅ３）では、重負荷時や軽負荷時より早くタイミングｓ８の動作状態に移行する。
【００３６】
さらに、動作周波数ｆopが共振周波数ｆr1より高いか等しい場合の第４ないし第６の動作モード（Ｍｏｄｅ４〜６）について、図２６、図２９および図３０にそれぞれ動作波形を示す。
【００３７】
図２６は、電流共振型コンバータの第４の動作モードにおける各部の電流、電圧波形を示す動作波形図である。第４の動作モード（Ｍｏｄｅ４）は、動作周波数ｆopが共振周波数ｆr1以上であり、かつ負荷ＬＤが重負荷の状態である。
【００３８】
図２７は、図２６において２つの主スイッチ素子Ｑａ，Ｑｂが同時にオフするタイミングｓ１５における動作状態を示している。第４の動作モード（Ｍｏｄｅ４）の場合、タイミングｓ１５で主スイッチ素子Ｑａがオフしても、主スイッチ素子ＱｂのボディダイオードＤ＿Qbが導通して、共振インダクタＬｒに蓄積されたエネルギーの放電を続けるが、励磁インダクタンス成分Ｌｍの＋側電位は維持される。そのため、共振電流Ｉｒが理想トランスＴｉに流れて電力は一次側から二次側に供給される。この場合、共振インダクタＬｒは電圧（ｎ×（ＶO＋ＶF）＋Ｖｃ＋ＶF）が印加されて定電圧放電に近い形になるので整流ダイオードＤ１にほぼ直線的に減少する電流Ｉ１が流れる。つぎのタイミングｓ５には、共振電流Ｉｒが逆方向に流れて二次側の整流ダイオードＤ２に正弦波電流Ｉ２が流れ始める。したがって、第４の動作モードでは二次側の正弦波電流Ｉ１，Ｉ２が連続して流れることになる。
【００３９】
図２８では、同様に２つの主スイッチ素子Ｑａ，Ｑｂが同時にオフするタイミングｓ１６における動作状態を示している。この場合、主スイッチ素子Ｑｂがオフしても、主スイッチ素子ＱａのボディダイオードＤ＿Qaが導通になる。また、共振インダクタＬｒの放電により、励磁インダクタンス成分Ｌｍの＋側電位が維持され、電力は二次側に供給される。
【００４０】
図２９は、電流共振型コンバータの第５の動作モードにおける各部の電流、電圧波形を示す動作波形図である。ここでは、動作周波数ｆopが共振周波数ｆr1以上で、かつ負荷ＬＤが軽負荷状態である第５の動作モード（Ｍｏｄｅ５）について説明する。
【００４１】
２つの主スイッチ素子Ｑａ，Ｑｂが同時にオフした直後のタイミングｓ１５，ｓ１６では、それぞれ電力を二次側に供給できる。しかし、負荷ＬＤが軽負荷状態であることから、その後のタイミングｓ１１とｓ１２、およびｓ１３とｓ１４では、第２の動作モード（図２０参照）と同様、それぞれ二次側に電力が供給されない状態となる。
【００４２】
図３０は、電流共振型コンバータの第６の動作モードにおける各部の電流、電圧波形を示す動作波形図である。動作周波数ｆopが共振周波数ｆr1以上で、かつ超軽負荷（ＶＬＬ）状態のＭｏｄｅ６では、２つの主スイッチ素子Ｑａ，Ｑｂがそれぞれオンしている期間に、二次側に電力供給されないタイミングｓ１１とｓ３、およびｓ１３とｓ８が現れる。
【００４３】
以上、図７に示す電流共振型コンバータの６つの動作モードにおける共振動作について説明したが、さらに、二次側の整流ダイオードＤ１，Ｄ２をオン抵抗が低いＭＯＳＦＥＴＱｓ１，Ｑｓ２に置き換えた図６の電流共振型コンバータにおける他励駆動同期整流について考察する。
【００４４】
同期整流方式には、自励駆動方式と他励駆動方式がある。他励駆動方式については、ロジック回路で駆動信号を出すため、ロジック回路を電源ＩＣに内蔵すると、電源メーカにとって容易に同期整流機能を実現できる。したがって、ＩＣメーカ各社は様々な他励駆動方式を考案している（後述する特許文献１〜５参照。）。
【００４５】
他励駆動同期整流について単純に考えると、ＭＯＳＦＥＴＱｓ１，Ｑｓ２の同期駆動信号が主スイッチ素子Ｑａ，Ｑｂをスイッチング制御するゲート信号に同期していればよいように思われる。しかし、実際には、各動作モードでそれぞれ逆流領域を検出してそれぞれに同期した駆動信号に変換しないと、出力コンデンサＣOに蓄積された電荷が放電されてトランスＴ側へ逆流する電流（逆電流）が発生して効率低下が生じ、さらには一次側に電力が逆流することによって回路破壊のおそれも生じてしまう。
【００４６】
ここで、各動作モードでの逆流領域は、電流共振型コンバータの動作周波数ｆopと共振周波数ｆr1の関係、および負荷ＬＤによって決まるものであって、そのうち動作周波数ｆopは回路パラメータと負荷状態によって変わるが、共振周波数ｆr1は共振コンデンサＣｒと共振インダクタＬｒの大きさにより決まる。したがって、同期駆動信号をパワースイッチング信号に同期させる同期整流はシンプルな方法であるが、その場合には下記の５つの逆流領域を解消するための対策が必要になる。
【００４７】
すなわち、２つの主スイッチ素子Ｑａ，Ｑｂをそれぞれゲート信号Ｖｇａ，Ｖｇｂによってオンオフして二次電流Ｉ１，Ｉ２を供給するスイッチング電源装置は、図３１に示す第１の動作モード（Ｍｏｄｅ１）では、図９に示すスイッチング動作の半周期（Ｔop／２）後半のタイミングｓ３およびｓ８において、それぞれ同期制御用のＭＯＳＦＥＴＱｓ１，Ｑｓ２を確実にオフすることで、二次電流Ｉ１，Ｉ２が逆流することを阻止できる。したがって、同図（Ａ），（Ｂ）に示すようなゲート信号Ｖｇａ，Ｖｇｂがそのまま同期制御用のＭＯＳＦＥＴＱｓ１，Ｑｓ２に同期駆動信号Ｖｇｓ１，Ｖｇｓ２として出力されると、このタイミングｓ３およびｓ８の領域（ＲａｎｇｅＡ）で逆流電流が流れる。
【００４８】
また、第２の動作モード（Ｍｏｄｅ２）の場合、逆流が起こるＲａｎｇｅＡとは別に、図３２に示すＲａｎｇｅＢの領域（図２０に示すタイミングｓ１１およびｓ１３に相当する。）でも逆流が起こるおそれがあった。
【００４９】
同様に、第３の動作モード（Ｍｏｄｅ３）の場合、図３３に示すように、ＲａｎｇｅＡとＲａｎｇｅＢで逆流が起こる上に、ＲａｎｇｅＣ（これは、共振周期Ｔｒの半周期内であるが共振が終わってしまっている領域に相当する。）でも逆流が起こる。
【００５０】
図３４に示す第４の動作モード（Ｍｏｄｅ４）の場合は、二次電流Ｉ１，Ｉ２が連続しているために逆流が起こるおそれはない。
図３５に示す第５の動作モード（Ｍｏｄｅ５）では、ＲａｎｇｅＤの領域（図２９に示すタイミングｓ１１およびｓ１３に相当する。）で逆流が起こる。
【００５１】
第６の動作モード（Ｍｏｄｅ６）の場合、図３６に示すように、ＲａｎｇｅＤで逆流が起こる上に、ＲａｎｇｅＥの領域（図３０に示すタイミングｓ３およびｓ８に相当する。）にも逆流が起こる。したがって、同期制御用のＭＯＳＦＥＴＱｓ１，Ｑｓ２に対する同期駆動信号Ｖｇｓ１，Ｖｇｓ２として、ゲート信号Ｖｇａ，Ｖｇｂと同期する信号（同じ信号）を適用した場合は、各動作モード１〜３および５，６で逆流が発生するため、それらに対応する領域（ＲａｎｇｅＡ〜Ｅ）でのＶｇｓ１，Ｖｇｓ２の信号波形をそれぞれ成形する必要があった。
【００５２】
そこで、従来のスイッチング電源装置では、ゲート信号Ｖｇａ，Ｖｇｂのオン期間より少しだけ狭いパルス幅で一定パルス幅信号（ＣＷＰ：Constant Width Pulse）を出力するＣＷＰ生成回路を設けて、同期駆動信号Ｖｇｓ１，Ｖｇｓ２を波形成形するようにしている。すなわち、動作周波数ｆopが共振周波数ｆr1と同じか、それより高い場合は、同期駆動信号Ｖｇｓ１，Ｖｇｓ２がゲート信号Ｖｇａ，Ｖｇｂに同期するようにし、動作周波数ｆopが共振周波数ｆr1より小さいときに、同期駆動信号Ｖｇｓ１，Ｖｇｓ２は一定パルス幅信号ＣＷＰに同期して終了させるようにしている（たとえば、特許文献１参照。）。これにより、二次側の整流ダイオードＤ１，Ｄ２をオン抵抗が低いＭＯＳＦＥＴＱｓ１，Ｑｓ２に置き換えた場合でも、二次側からの逆流電流を防止することができるというものである。
【００５３】
ところが、特許文献１に記載された発明では、同期駆動信号Ｖｇｓ１，Ｖｇｓ２の立ち上がりのタイミングは常にゲート信号Ｖｇａ，Ｖｇｂに同期しているため、第２の動作モード（Ｍｏｄｅ２）における逆流領域（ＲａｎｇｅＢ）のように、二次電流が流れ始める直前での逆流を防ぐことが困難である。また、動作周波数ｆopが共振周波数ｆr1と同じか、それより高いＭｏｄｅ４〜Ｍｏｄｅ６の場合に、同期駆動信号Ｖｇｓ１，Ｖｇｓ２がゲート信号Ｖｇａ，Ｖｇｂと同期していれば、軽負荷状態（ＬＬ）や超軽負荷状態（ＶＬＬ）での逆流を阻止することができない。
【００５４】
別のスイッチング電源装置としては、図３７（Ａ）に示すような同期整流用ＭＯＳＦＥＴの制御回路を構成する方法が考えられている（たとえば、特許文献２参照。）。また、その各部の動作波形を図３７（Ｂ）に示す。これは、同期整流用のスイッチ素子（ＭＯＳＦＥＴ）のドレイン・ソース間電圧（Ｖｄｓ(on)）を基準電圧ＲＥＦとコンパレータ５１０で比較して同期整流用ＭＯＳＦＥＴまたはそのボディダイオードが導通したことを検出し、この導通を検出しかつゲート信号ＶｇｐがＨ（Ｈｉｇｈ）である期間だけ同期整流用ＭＯＳＦＥＴをオンさせる信号を同期整流用ＭＯＳＦＥＴに与えるものである。すなわち、アンド（ＡＮＤ：論理積）回路４３０でコンパレータ５１０の出力である比較信号Ｖｄｓｃと一次側の主スイッチ素子Ｑａ，Ｑｂのゲート信号Ｖｇｐのアンド信号を生成し、これを波形成形された同期駆動信号Ｖｇｓ（すなわち、Ｖｇｓ１，Ｖｇｓ２）としてスイッチ素子であるＭＯＳＦＥＴＱｓ１，Ｑｓ２に出力するようにしたものである。
【００５５】
一般にＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓは、ＭＯＳＦＥＴがオフしていてボディダイオードに電流が流れている状態では、ボディダイオード順方向下降電圧ＶFとなる（ソース電位を基準電位とすると、正確には−ＶF）。一方、ＭＯＳＦＥＴがオンしている状態では、そのオン抵抗と流れる電流の積となり、その値（絶対値）は通常ＶFより小さい。上記の基準電圧ＲＥＦは、最初ボディダイオードに電流が流れていることを検出してＭＯＳＦＥＴのオンを許可し、その後ＭＯＳＦＥＴがオンしてドレイン・ソース間電圧Ｖｄｓが小さくなってもＭＯＳＦＥＴをオンさせ続けることができるように、その絶対値をかなり小さいものとしている（実際は、ノイズ等を考慮して、誤りなくＭＯＳＦＥＴまたはそのボディダイオードが導通していることを検知できる程度には大きくする必要がある。）。しかしながら、図３７（Ｂ）に示すように、二次電流Ｉｓが減少してゼロとなるときは、基準電圧ＲＥＦの値がいかに小さくとも、いつかはＭＯＳＦＥＴのオン抵抗と流れる電流の積の方が小さくなる。すると、比較信号Ｖｄｓｃが反転してＭＯＳＦＥＴがオフし、ボディダイオードに電流が流れる状態となり、ドレイン・ソース間電圧Ｖｄｓは−ＶFとなる。これにより、比較信号Ｖｄｓｃが再び反転して再びＭＯＳＦＥＴがオンし、その結果として比較信号Ｖｄｓｃがさらに反転する。以後、図３７（Ｂ）のエラー領域に示すように、二次電流Ｉｓが完全にゼロになるまで、ＭＯＳＦＥＴのオンオフを高周波で繰り返す。この発振現象は負荷が軽くなって二次電流Ｉｓが低下するほど顕著になる。このように、特許文献１に記載された発明は、二次電流Ｉｓが減少してゼロとなる度に必ず高周波の発振を繰り返すので、ノイズおよび電力変換効率の観点から課題のある方式となっている。
【００５６】
内蔵ダイオードの導通電圧を考慮してターンオンしきい値（ＶTH2）を設定した発明としては、特許文献３に記載のものがある。ここでは、同期駆動信号のターンオンタイミングを内蔵ダイオードの導通電圧だけで決めるようにしているため、一次側のゲート信号Ｖｇａ，Ｖｇｂに設定されたデッドタイムで誤動作を起こしやすいという問題があった。また、ターンオフタイミングを決めるしきい値（ＶTH1）が−２０ｍＶ程度の微小電圧値かつマイナスの値であるため、ノイズの影響を受けやすく、オフ動作のタイミングが不安定になるという問題があった。
【００５７】
また別のスイッチング電源装置では、一次側の共振電流をカレントトランスで検出し、励磁電流は二次側補助巻線で検出し、共振電流検出信号を励磁電流検出信号と比較する。その比較結果信号とパワースイッチング信号と共振電流検出信号が０Ａを超えたかどうかを検出する信号に基づいて同期整流信号を生成するようにしている（たとえば、特許文献４参照。）。
【００５８】
この特許文献４の技術では、各不連続モードにおける逆流問題を解決できるが、重負荷状態での動作モード（Ｍｏｄｅ１，４）で同期整流用ＭＯＳＦＥＴのオンタイミングが遅くなるために電力効率が低下する。しかも、検出回路にはカレントトランスと補助巻線を利用しているため回路構成が複雑化する等、最適な調整値に設計することが困難であって、コストの観点からしても好ましくなかった。
【００５９】
さらに、逆方向に電流が流れることを阻止し得る同期整流回路、および電力変換損失の低減を図った電力変換器としては、特許文献５に記載された発明がある。これは、同期整流トランジスタのソース・ドレイン間電圧をコンパレータ回路で比較して、逆方向電流を検知したときスイッチング手段によって阻止しようとするものである。ここでは、同期整流トランジスタをターンオフさせるタイミングが決められているが、ターンオンさせるタイミングについての記載はない。したがって、上述した第２の動作モード（Ｍｏｄｅ２）、第３の動作モード（Ｍｏｄｅ３）、第５の動作モード（Ｍｏｄｅ５）および第６の動作モード（Ｍｏｄｅ６）で電流の逆流（ＲａｎｇｅＢ，Ｄ）を防止する対策としては有効でなかった。
【先行技術文献】
【特許文献】
【００６０】
【特許文献１】米国特許第７１８４２８０号明細書
【特許文献２】米国特許出願公開２００８／００５５９４２号明細書
【特許文献３】米国特許出願公開２００５／０１２２７５３号明細書
【特許文献４】特開２００５−１９８４３８号公報
【特許文献５】特開２００５−１９８３７５号公報
【発明の概要】
【発明が解決しようとする課題】
【００６１】
このように従来のスイッチング電源装置では、前述した６つの動作モード（図８参照）の全てにおいて、確実に二次電流の一次側への逆流を防止するようにした駆動回路を備えたものがなかった。とくに、軽負荷状態での電流逆流を防止し、かつ同期整流用ＭＯＳＦＥＴのドレイン・ソース間電圧（Ｖｄｓ）を安定して検出することで誤動作を防止できるシンプルな同期整流を実行する必要があった。
【００６２】
本発明はこのような点に鑑みてなされたものであり、いずれの動作モードでも電流の逆流を防止し、安定した同期整流機能が実現できるスイッチング電源装置、スイッチング電源制御回路およびスイッチング電源装置の制御方法を提供することを目的とする。
【課題を解決するための手段】
【００６３】
本発明では、上記問題を解決するために、入力直流電圧が直列共振回路に印加され、トランスを介して所定の出力電圧を発生し、負荷に電力供給するスイッチング電源装置が提供される。
【００６４】
このスイッチング電源装置では、直列共振回路は電流共振インダクタと電流共振コンデンサを有している。また、複数の主スイッチ素子もしくは主スイッチ素子群は、たとえばＭＯＳＦＥＴから構成され、交互にオンオフして直列共振回路の電流経路を切り換える。トランスは、主スイッチ素子もしくは主スイッチ素子群を一次側でオンオフ制御することにより直列共振回路から二次側に電流を誘起させる。複数の同期整流用スイッチ素子は、内蔵ダイオードが並列に接続され、それぞれ複数の主スイッチ素子もしくは主スイッチ素子群のいずれかに対応してオンオフしてトランスの二次電流を整流する。最大オン幅制御回路は、主スイッチ素子もしくは主スイッチ素子群のオンタイミングに同期して同期整流用スイッチ素子に対する最大オン幅の開始を指示するとともに、所定時間後に最大オン幅の終了を指示する。同期制御回路は、最大オン幅制御回路が最大オン幅の開始を指示するタイミング、あるいは同期整流用スイッチ素子の端子間電圧信号により検出される内蔵ダイオードの導通タイミングのいずれか遅いタイミングに同期して同期整流用スイッチ素子をターンオンさせるとともに、主スイッチ素子もしくは主スイッチ素子群のオフタイミング、あるいは最大オン幅制御回路が最大オン幅の終了を指示するタイミングのいずれか早いタイミングに同期して同期整流用スイッチ素子をターンオフさせるように、同期整流用スイッチ素子のオン期間を制御する。
【発明の効果】
【００６５】
本発明のスイッチング電源装置、スイッチング電源制御回路およびスイッチング電源装置の制御方法によれば、主スイッチ素子もしくは主スイッチ素子群のゲートに印加されるゲートオンオフ信号と最大オン幅信号を利用して、同期整流用スイッチ素子のオン期間を制御しているため、主スイッチ素子もしくは主スイッチ素子群がオンとなる時間以外で全てのノイズを排除することができる。
【００６６】
また、同期整流用スイッチ素子に並列接続されたダイオードの導通電圧を、同期整流用スイッチ素子の端子間電圧レベルから検出して、それを同期整流用スイッチ素子のターンオンのタイミング制御だけに用いていることと、最大オン幅信号を有効に適用していることから、端子間電圧レベルの検出ノイズに強く、誤動作もなく、逆流も起こらない電流共振型コンバータの同期整流機能を実現したスイッチング電源装置の制御方法、スイッチング電源制御回路およびスイッチング電源装置を提供することができる。
【図面の簡単な説明】
【００６７】
【図１】実施の形態に係るスイッチング電源装置の全体構成を示す回路図である。
【図２】スイッチング電源装置の最大オン幅制御回路および同期制御回路を示す回路図である。
【図３】図２の同期制御回路による二次側電流の制御動作を説明するタイミング図である。
【図４】フルブリッジ型のスイッチング電源装置の全体構成を示す回路図である。
【図５】従来の電流共振型コンバータの一例を示す回路図である。
【図６】図５の整流ダイオードをＭＯＳＦＥＴに置き換えた電流共振型コンバータを示す図である。
【図７】二次側ダイオード整流の電流共振型コンバータの一例を示す回路図である。
【図８】６つの動作モードの動作周波数ｆｓと共振周波数ｆｒの関係、および負荷状態について示す図である。
【図９】電流共振型コンバータの第１の動作モードにおける各部の電流、電圧波形を示す動作波形図である。
【図１０】第１の動作モードのタイミングｓ１における動作状態を示す回路図である。
【図１１】第１の動作モードのタイミングｓ２における動作状態を示す回路図である。
【図１２】第１の動作モードのタイミングｓ３における動作状態を示す回路図である。
【図１３】第１の動作モードのタイミングｓ４における動作状態を示す回路図である。
【図１４】第１の動作モードのタイミングｓ５における動作状態を示す回路図である。
【図１５】第１の動作モードのタイミングｓ６における動作状態を示す回路図である。
【図１６】第１の動作モードのタイミングｓ７における動作状態を示す回路図である。
【図１７】第１の動作モードのタイミングｓ８における動作状態を示す回路図である。
【図１８】第１の動作モードのタイミングｓ９における動作状態を示す回路図である。
【図１９】第１の動作モードのタイミングｓ１０における動作状態を示す回路図である。
【図２０】電流共振型コンバータの第２の動作モードにおける各部の電流、電圧波形を示す動作波形図である。
【図２１】第２の動作モードのタイミングｓ１１における動作状態を示す回路図である。
【図２２】第２の動作モードのタイミングｓ１２における動作状態を示す回路図である。
【図２３】第２の動作モードのタイミングｓ１３における動作状態を示す回路図である。
【図２４】第２の動作モードのタイミングｓ１４における動作状態を示す回路図である。
【図２５】電流共振型コンバータの第３の動作モードにおける各部の電流、電圧波形を示す動作波形図である。
【図２６】電流共振型コンバータの第４の動作モードにおける各部の電流、電圧波形を示す動作波形図である。
【図２７】第４の動作モードのタイミングｓ１５における動作状態を示す回路図である。
【図２８】第４の動作モードのタイミングｓ１６における動作状態を示す回路図である。
【図２９】電流共振型コンバータの第５の動作モードにおける各部の電流、電圧波形を示す動作波形図である。
【図３０】電流共振型コンバータの第６の動作モードにおける各部の電流、電圧波形を示す動作波形図である。
【図３１】第１の動作モード時にトランスを介して誘導される二次側の電流波形を示す図である。
【図３２】第２の動作モード時にトランスを介して誘導される二次側の電流波形を示す図である。
【図３３】第３の動作モード時にトランスを介して誘導される二次側の電流波形を示す図である。
【図３４】第４の動作モード時にトランスを介して誘導される二次側の電流波形を示す図である。
【図３５】第５の動作モード時にトランスを介して誘導される二次側の電流波形を示す図である。
【図３６】第６の動作モード時にトランスを介して誘導される二次側の電流波形を示す図である。
【図３７】従来技術の問題点を説明するための図であって、（Ａ）は同期整流用ＭＯＳＦＥＴの制御回路を示す図、（Ｂ）は制御回路の各部の動作波形図である。
【発明を実施するための形態】
【００６８】
以下、図面を参照してこの発明の実施の形態について説明する。図１は、実施の形態に係るスイッチング電源装置の全体構成を示す回路図である。
このスイッチング電源装置は、入力直流電圧Ｖｉが共振インダクタＬｒと共振コンデンサＣｒを有する直列共振回路に印加され、トランスＴを介して負荷ＬＤに所定の出力電圧ＶOを発生するように構成されたものである。なお、トランスＴ以外にインダクタンスを設けず、リーケージインダクタンスを電流共振インダクタＬｒとするようにしてもよい。あるいはトランスＴ以外に外付けインダクタンスを設け、当該外付けインダクタンスとリーケージインダクタンスの合成で電流共振インダクタＬｒを構成するようにしてもよい。ＭＯＳＦＥＴＱａ，Ｑｂは、トランスＴの一次側で交互にスイッチングすることにより直列共振回路への電流経路を切り換える主スイッチ素子である。共振インダクタＬｒの一端はトランスＴの第１巻線Ｌ１の一端に接続され、第１巻線Ｌ１の他端は共振コンデンサＣｒの一端に接続される。
【００６９】
トランスＴの二次側には、第２巻線Ｌ２と第３巻線Ｌ３が互いに直列に接続され、その接続点が出力コンデンサＣOと負荷ＬＤの一端に接続されている。また、第２巻線Ｌ２と第３巻線Ｌ３の他端は、それぞれＭＯＳＦＥＴＱｓ１，Ｑｓ２を介して出力コンデンサＣOと負荷ＬＤの接地側の他端と接続されている。ＭＯＳＦＥＴＱｓ１，Ｑｓ２は、トランスＴから誘導される二次電流Ｉ１，Ｉ２をＭＯＳＦＥＴＱａ，Ｑｂの動作に対応してオンオフすることにより、負荷ＬＤに所定の出力電圧ＶOを供給する同期整流用スイッチ素子であって、そこにはそれぞれ後述するような内蔵ダイオード（ボディダイオード、もしくはボディダイオードと外付けダイオード）Ｄｓが並列に接続されている。
【００７０】
負荷ＬＤへ供給される出力電圧ＶOは、誤差増幅器１とＶＣＯ（電圧制御発振回路）２を介してＭＯＳＦＥＴＱａ，Ｑｂの駆動回路３に帰還される。このとき、駆動回路３では所定のタイミングで交互にオンオフするゲート信号Ｖｇａ，Ｖｇｂを生成して、ＭＯＳＦＥＴＱａ，Ｑｂの電流Ｉａ，Ｉｂを所定のタイミングで矢印方向に流すように制御することによって、トランスＴの第１巻線Ｌ１に流れる電流と電圧を制御して、二次側の出力電圧ＶOを一定電圧に制御している。なお、ＶＣＯ２は、誤差増幅器１の出力により出力電圧ＶOが設定電圧より高い、もしくは軽負荷であると判断するとその出力周波数を高くし、出力電圧ＶOが設定電圧より低い、もしくは重負荷であると判断するとその出力周波数を低くするよう機能している。
【００７１】
最大オン幅制御回路４１，４２では、ＭＯＳＦＥＴＱａ，Ｑｂのオンタイミングに同期して、同期整流用のＭＯＳＦＥＴＱｓ１，Ｑｓ２に対し、この期間を外れるとＭＯＳＦＥＴＱｓ１，Ｑｓ２を強制的にオフする所定時間の最大オン幅を指示するために、最大オン幅の期間Ｈ（それ以外の期間はＬ（Ｌｏｗ））となる最大オン幅信号Ｔｍｏｔ、もしくは最大オン幅の終了を指示する信号である最大オン幅終了信号Ｔｍｏｔ２を生成・出力している。なお、最大オン幅の開始は、ＭＯＳＦＥＴＱａ，Ｑｂに対するゲート信号Ｖｇａ，Ｖｇｂにより指示され、ゲート信号Ｖｇａ，ＶｇｂがＨとなってＭＯＳＦＥＴＱａ，Ｑｂがターンオンするタイミングと同じである。そして、実際に同期整流用のＭＯＳＦＥＴＱｓ１，Ｑｓ２の同期駆動信号Ｖｇｓ１，Ｖｇｓ２を生成する同期制御回路５１，５２では、ＭＯＳＦＥＴＱｓ１，Ｑｓ２をターンオンさせるタイミングが、最大オン幅の開始を指示するタイミング（すなわち最大オン幅信号ＴｍｏｔがＬからＨになるタイミング）、あるいはＭＯＳＦＥＴＱｓ１，Ｑｓ２のドレイン・ソース間電圧Ｖｄｓ１，Ｖｄｓ２により検出される内蔵ダイオードＤｓの導通タイミングのいずれか遅いタイミングに同期して決められており、さらにＭＯＳＦＥＴＱｓ１，Ｑｓ２をターンオフさせるタイミングが、ＭＯＳＦＥＴＱａ，Ｑｂのオフタイミング、あるいは最大オン幅の終了を指示するタイミングのいずれか早いタイミングに同期して決められている。
【００７２】
つぎに、図１に示すスイッチング電源装置の制御回路（スイッチング電源制御回路）について説明する。
図２は、スイッチング電源装置の最大オン幅制御回路および同期制御回路を示す回路図である。ここで、同期制御回路５は、同期制御回路５１または５２のいずれかを代表して示している。また、最大オン幅制御回路４１，４２については、これをＭＯＴ端子に接続される外付け部品によりそのパルス幅を調整するワンショットマルチバイブレータで構成することにより、最大オン幅制御回路４１，４２が最大オン幅信号Ｔｍｏｔを出力する実施の形態を実現でき、これを第１の実施例とする。但し、ワンショットマルチバイブレータ自体は周知なので、第１の実施例に関するこれ以上の説明は省略する。ここでは、それに準じた動作をする最大オン幅制御回路４で実現される第２の実施例について説明する。なお、図２に示す最大オン幅制御回路４は、最大オン幅制御回路４１または４２のいずれかを代表して示している。また、最大オン幅制御回路４１，４２をワンショットマルチバイブレータで実現する場合も、同じ同期制御回路５を用いることができる。また、トランスＴの二次側の第２巻線Ｌ２あるいは第３巻線Ｌ３のいずれか（図２では、Ｌｓとして記している。）の二次電流Ｉｓを制御する同期整流用のＭＯＳＦＥＴＱｓには、そのドレイン・ソース間に内蔵ダイオードＤｓが並列に接続されている。
【００７３】
最大オン幅制御回路４は、図１に示す駆動回路３からのゲート信号Ｖｇａ，Ｖｇｂのいずれか（以下では、単にゲート信号Ｖｇｐと記す。）が供給されるゲート信号入力端子４ａと、最大オン幅（ワンショットマルチバイブレータを用いる場合の、ワンショットマルチバイブレータの出力である最大オン幅信号Ｔｍｏｔのパルス幅に相当）の大きさを調整するための外付け部品が接続されるＭＯＴ端子４ｂを備えている。この最大オン幅制御回路４は、最大オン幅信号Ｔｍｏｔ自体を出力するのではなく、最大オン幅の終了タイミングを示す最大オン幅終了信号Ｔｍｏｔ２を出力する回路である。この最大オン幅制御回路４は、ゲート信号入力端子４ａと接続されたインバータ４３、電源電圧ＶＤＤと接続された定電流源４４、一端が定電流源４４に接続され他端が接地されたコンデンサＣ１、このコンデンサＣ１の充放電を制御するようにインバータ４３によってオンオフ制御されるスイッチＳ１、コンデンサＣ１への充電電圧を基準電圧ＲＥＦ１と比較するコンパレータ４５から構成されている。
【００７４】
この最大オン幅制御回路４では、ゲート信号入力端子４ａのゲート信号ＶｇｐによってスイッチＳ１がオフすると、定電流源４４からの電流がコンデンサＣ１を充電し始める。そして、コンパレータ４５の反転入力端子（−）の電圧が、非反転入力端子（＋）への基準電圧ＲＥＦ１を超えるタイミングでコンパレータ４５の出力である最大オン幅終了信号Ｔｍｏｔ２がＨ（Ｈｉｇｈ）からＬ（Ｌｏｗ）に反転し、最大オン幅の終了を同期制御回路５に伝達する。最大オン幅終了信号Ｔｍｏｔ２がＬになると、同期制御回路５のナンド（ＮＡＮＤ：否定論理積）回路５４の出力がＨになってフリップフロップ回路５５をリセットする。その後、ゲート信号ＶｇｐによってスイッチＳ１がオンすると、コンデンサＣ１は放電されて最大オン幅終了信号Ｔｍｏｔ２はＨとなる。なお、上記のとおり最大オン幅信号Ｔｍｏｔの開始はゲート信号ＶｇｐがＨになるタイミングであり、ゲート信号Ｖｇｐがフリップフロップ回路５５のリセット端子に接続されるナンド回路５４に入力されていて、これにより実施例２の最大オン幅制御回路４は最大オン幅の開始（フリップフロップ回路５５のリセットの終了）を指示できる。したがって、実施例２においても、最大オン幅の開始と終了について、実施例１のワンショットマルチバイブレータを用いる場合の最大オン幅信号Ｔｍｏｔと同じタイミングを指示でき、これにより最適なオン幅を有する最大オン幅を設定することができる。
【００７５】
コンパレータ４５から出力される最大オン幅終了信号Ｔｍｏｔ２の出力タイミングを共振周波数ｆr1に合わせて調整するためのＭＯＴ端子４ｂには、抵抗やコンデンサ等を接続する。抵抗を接続した場合、定電流源４４からの電流がその抵抗に分流されて、抵抗の抵抗値に応じて最大オン幅終了信号Ｔｍｏｔ２の出力タイミングを遅くすることができる。また、コンデンサを接続した場合は、コンデンサＣ１の容量値が大きくなるのと同等であり、これにより最大オン幅終了信号Ｔｍｏｔ２の出力タイミングを遅くすることができる。
【００７６】
ここでは、ゲート信号Ｖｇｐと最大オン幅終了信号Ｔｍｏｔ２がナンド回路５４で論理積（の否定）をとられているので、最大オン幅終了信号Ｔｍｏｔ２がＬとなるタイミングとゲート信号Ｖｇｐのオン期間が終了してＬとなるタイミングの、いずれか早い方がフリップフロップ回路５５をリセットする。
【００７７】
同期制御回路５は、図示しない回路により超軽負荷が検出されるとＨとなる超軽負荷状態信号ＶＬＬが供給される信号入力端子５ａを備え、さらに同期整流用のＭＯＳＦＥＴＱｓからそのドレイン・ソース間電圧Ｖｄｓ、最大オン幅制御回路４から出力された最大オン幅信号Ｔｍｏｔもしくは最大オン幅終了信号Ｔｍｏｔ２、およびＭＯＳＦＥＴＱａ，Ｑｂをオンオフ制御するゲート信号Ｖｇｐが供給され、同期駆動信号Ｖｇｓを出力することによりＭＯＳＦＥＴＱｓのオン期間を制御する回路である。この同期制御回路５は、基準電圧ＲＥＦ２に基づいてドレイン・ソース間電圧Ｖｄｓからレベル検出信号Ｖｄｓｃを出力するコンパレータ５３、最大オン幅信号Ｔｍｏｔとゲート信号Ｖｇｐのナンド信号を演算するナンド回路５４、セット端子Ｓにコンパレータ５３のレベル検出信号Ｖｄｓｃが、リセット端子Ｒにナンド回路５４のナンド信号がそれぞれ供給されるフリップフロップ回路５５、およびこのフリップフロップ回路５５のＱ出力信号と、信号入力端子５ａへの超軽負荷状態信号ＶＬＬをインバータ５６で反転した信号が入力されるアンド回路５７から構成されている。
【００７８】
この同期制御回路５では、コンパレータ５３の反転入力端子（−）はツェナーダイオードＺＤを介して接地されるとともに抵抗Ｒ１を介して電源電圧ＶＤＤと接続され、さらに抵抗Ｒ２を介して同期整流用のＭＯＳＦＥＴＱｓのドレイン端子と接続されている。コンパレータ５３の基準電圧ＲＥＦ２は非反転入力端子（＋）に与えられている。
【００７９】
いま、電源電圧ＶＤＤをＡ、コンパレータ５３の出力であるレベル検出信号Ｖｄｓｃが反転するときのＭＯＳＦＥＴＱｓのドレイン・ソース間電圧Ｖｄｓであるしきい値電圧（Ｖｄｓ＿th）をＸとすると、Ｖｄｓ＝Ｘであるときはコンパレータ５３の２入力が等しくなるから、次式が成り立つ。なお、上記しきい値電圧（Ｖｄｓ＿th）はＭＯＳＦＥＴＱｓのオンオフに関するしきい値とは別のものである。
【００８０】
（Ａ−Ｘ）＊（Ｒ２／（Ｒ１＋Ｒ２））＋Ｘ＝ＲＥＦ２
∴ （Ａ−Ｘ）＋Ｘ＊（１＋Ｒ１／Ｒ２）＝ＲＥＦ２＊（１＋Ｒ１／Ｒ２）
∴ Ｘ＊（Ｒ１／Ｒ２）＝（１＋Ｒ１／Ｒ２）＊ＲＥＦ２−Ａ
したがって、レベル検出信号Ｖｄｓｃが反転するときのＭＯＳＦＥＴＱｓのドレイン・ソース間電圧しきい値電圧（Ｖｄｓ＿th）は、
【００８１】
【数３】
【００８２】
となる。
ドレイン・ソース間電圧Ｖｄｓが（Ｖｄｓ＿th）を超えると（厳密に言えば、両者が負の値で、Ｖｄｓの絶対値が（Ｖｄｓ＿th）の絶対値より大きくなると）、コンパレータ５３の出力であるレベル検出信号ＶｄｓｃはＬからＨに反転する。ちなみに、ドレイン・ソース間に電流が流れていない状態では、ドレイン・ソース間電圧Ｖｄｓの値は正であり、レベル検出信号ＶｄｓｃはＬとなっている。このドレイン・ソース間電圧Ｖｄｓのレベル検出信号Ｖｄｓｃはフリップフロップ回路５５のセット信号として供給される一方、ゲート信号Ｖｇｐと最大オン幅信号Ｔｍｏｔもしくは最大オン幅終了信号Ｔｍｏｔ２が入力されるナンド回路５４の出力信号がフリップフロップ回路５５のリセット信号とされる。また、フリップフロップ回路５５のＱ出力信号はインバータ５６から出力された超軽負荷状態信号ＶＬＬの反転信号とともにアンド回路５７に供給され、その出力信号が同期整流用のＭＯＳＦＥＴＱｓのゲート駆動信号Ｖｇｓとされている。なお、フリップフロップ回路５５はリセット優先の回路である。すなわち、ドレイン・ソース間電圧Ｖｄｓが（Ｖｄｓ＿th）を超えても、ゲート信号Ｖｇｐが最大オン幅の開始を指示する前のＬの状態であると、フリップフロップ回路５５をセットすることができない。これにより、一次側のゲート信号Ｖｇａ，Ｖｇｂに設定されたデッドタイムで生じる可能性のある誤動作を防止することができる。
【００８３】
つぎに、スイッチング電源装置の制御方法について説明する。
図３は、図２の同期制御回路による二次側電流の制御動作を説明するタイミング図である。ここでは、最大オン幅制御回路４１，４２をワンショットマルチバイブレータで実現した場合について説明する。図３（Ａ）には、図１に示す駆動回路３からのゲート信号Ｖｇｐを、６つの動作モードＭｏｄｅ１〜６について同一時間軸に沿って並べて示している。同図（Ｂ）は、同期整流用のＭＯＳＦＥＴＱｓに流れる二次電流Ｉｓを、レベル検出信号Ｖｄｓｃが反転するときのＭＯＳＦＥＴＱｓのドレイン・ソース間電圧の絶対値（｜Ｖｄｓ＿th｜）をＭＯＳＦＥＴＱｓのオン抵抗Ｒｏｎで除して電流に換算したものと比較して示している。また、しきい値電圧Ｖｄｓ＿thについては、上述した式（５）によって計算できる。もしくは、電圧Ｖｄｓ＿thを先に決め、他のパラメータを式（５）によって調整することができる。
【００８４】
図３（Ｃ）にはレベル検出信号Ｖｄｓｃの波形を示している。図３（Ｂ）に示す｜Ｖｄｓ＿th｜／Ｒｏｎは、コンパレータ５３から出力されるレベル検出信号ＶｄｓｃがＨになる二次電流Ｉｓのレベルを示している。また、同図（Ｄ）は最大オン幅信号Ｔｍｏｔ、同図（Ｅ）は超軽負荷状態信号ＶＬＬ、同図（Ｆ）は同期制御回路５から出力される同期駆動信号Ｖｇｓである。
【００８５】
第１の動作モード（Ｍｏｄｅ１）においては、ゲート信号Ｖｇｐのターンオフするタイミングと最大オン幅信号Ｔｍｏｔがオフを指示するタイミングのいずれか早いタイミングに同期して、同期駆動信号ＶｇｓがＭＯＳＦＥＴＱｓをターンオフさせている。そのため、従来ではスイッチング動作の半周期（Ｔop／２）後半のタイミングで生じていたＲａｎｇｅＡでの逆流を確実に防止することができる。
【００８６】
第２と第５の動作モード（Ｍｏｄｅ２，５）においては、最大オン幅信号Ｔｍｏｔがオンを指示するタイミングとドレイン・ソース間電圧Ｖｄｓのレベル検出信号Ｖｄｓｃにより検出される内蔵ダイオードＤｓの導通タイミングのいずれか遅いタイミングに同期して、同期駆動信号ＶｇｓがＭＯＳＦＥＴＱｓをターンオンさせており、従来ではスイッチング動作の半周期（Ｔop／２）前半のタイミングで生じていたＲａｎｇｅＢ（図３２）あるいはＲａｎｇｅＤ（図３５）での逆流も確実に防止することができる。また、一旦ＭＯＳＦＥＴＱｓがターンオンになった後では、ドレイン・ソース間電圧Ｖｄｓの変動が無視される。したがって、特許文献２の構成でみられた、二次電流Ｉｓが減少してゼロとなる度に必ず高周波の発振を繰り返すという現象を生じることがない。
【００８７】
また、超軽負荷状態信号ＶＬＬによって負荷ＬＤの超軽負荷状態を検出しているので、第３と第６の動作モード（Ｍｏｄｅ３，６）において同期制御回路５から同期駆動信号Ｖｇｓが出力されない。そのため、超軽負荷状態ではＭＯＳＦＥＴＱｓがターンオンせず、従来のＲａｎｇｅＣ（図３３）あるいはＲａｎｇｅＥ（図３６）で生じていた逆流も確実に防止することができる。なお、超軽負荷状態信号ＶＬＬについては、スイッチング電源装置の定格負荷（最大負荷）に対して実際に接続されている負荷ＬＤが２０％以下である場合と定義したが、この割合の設定は適宜変更できる。
【００８８】
以上、図３に示すようなタイミングで同期整流用のＭＯＳＦＥＴＱｓに同期駆動信号Ｖｇｓを供給することができるから、第１から第６の動作モードのいずれの場合でも、逆流が発生せずに安定した同期整流機能が実現される。
【００８９】
上述した実施形態では、ハーフブリッジ型のスイッチング電源装置について説明したが、本発明はフルブリッジ型のスイッチング電源装置あるいはスイッチング電源制御回路、およびフルブリッジ型のスイッチング電源装置の制御方法にも適用できる。
【００９０】
図４は、フルブリッジ型のスイッチング電源装置の全体構成を示す回路図である。
図４に示すフルブリッジ型のスイッチング電源装置において、駆動回路３では所定のタイミングで交互にオンオフするゲート信号Ｖｇａ，Ｖｇｂを生成し、第１の主スイッチ素子群のＭＯＳＦＥＴＱａ１，Ｑａ２、および第２の主スイッチ素子群のＭＯＳＦＥＴＱｂ１，Ｑｂ２がトランスＴの一次側でゲート信号Ｖｇａ，Ｖｇｂにより交互にスイッチングする。第１の主スイッチ素子群のＭＯＳＦＥＴＱａ１，Ｑａ２がオンするタイミングでは電流Ｉａが矢印方向に流れ、第２の主スイッチ素子群のＭＯＳＦＥＴＱｂ１，Ｑｂ２がオンするタイミングでは電流Ｉｂが矢印方向に流れ、それぞれ入力直流電圧Ｖｉが共振インダクタＬｒと共振コンデンサＣｒを有する直列共振回路に印加される。
【００９１】
トランスＴの二次側では、同期整流用スイッチ素子としてのＭＯＳＦＥＴＱｓ１，Ｑｓ２が、トランスＴから誘導される二次電流Ｉ１，Ｉ２を第１の主スイッチ素子群のＭＯＳＦＥＴＱａ１，Ｑａ２、あるいは第２の主スイッチ素子群のＭＯＳＦＥＴＱｂ１，Ｑｂ２の動作に対応してオンオフすることにより、負荷ＬＤに所定の出力電圧ＶOを供給する。
【００９２】
最大オン幅制御回路４１，４２では、第１の主スイッチ素子群あるいは第２の主スイッチ素子群のＭＯＳＦＥＴＱａ１，Ｑａ２、Ｑｂ１，Ｑｂ２のオンタイミングに同期して、同期整流用のＭＯＳＦＥＴＱｓ１，Ｑｓ２に対し、この期間を外れるとＭＯＳＦＥＴＱｓ１，Ｑｓ２を強制的にオフする所定時間の最大オン幅を指示するために、最大オン幅の期間Ｈ（それ以外の期間はＬ（Ｌｏｗ））となる最大オン幅信号Ｔｍｏｔ、もしくは最大オン幅の終了を指示する信号である最大オン幅終了信号Ｔｍｏｔ２を生成・出力している。ここでも、最大オン幅の開始は、ＭＯＳＦＥＴＱａ１，Ｑａ２、Ｑｂ１，Ｑｂ２に対するゲート信号Ｖｇａ，Ｖｇｂにより指示され、ゲート信号Ｖｇａ，ＶｇｂがＨとなってＭＯＳＦＥＴＱａ１，Ｑａ２、Ｑｂ１，Ｑｂ２がターンオンするタイミングと同じである。そして、実際に同期整流用のＭＯＳＦＥＴＱｓ１，Ｑｓ２の同期駆動信号Ｖｇｓ１，Ｖｇｓ２を生成する同期制御回路５１，５２では、ＭＯＳＦＥＴＱｓ１，Ｑｓ２をターンオンさせるタイミングが、最大オン幅の開始を指示するタイミング（すなわち最大オン幅信号ＴｍｏｔがＬからＨになるタイミング）、あるいはＭＯＳＦＥＴＱｓ１，Ｑｓ２のドレイン・ソース間電圧Ｖｄｓ１，Ｖｄｓ２により検出される内蔵ダイオードＤｓの導通タイミングのいずれか遅いタイミングに同期して決められており、さらにＭＯＳＦＥＴＱｓ１，Ｑｓ２をターンオフさせるタイミングが、ＭＯＳＦＥＴＱａ１，Ｑａ２、Ｑｂ１，Ｑｂ２のオフタイミング、あるいは最大オン幅の終了を指示するタイミングのいずれか早いタイミングに同期して決められている。
【００９３】
なお、スイッチング電源制御回路およびその制御方法については、ハーフブリッジ型のスイッチング電源装置の場合と同じであって、それらの説明は省略する。
【符号の説明】
【００９４】
１ 誤差増幅器
２ ＶＣＯ（電圧制御発振回路）
３ 駆動回路
４，４１，４２ 最大オン幅制御回路
５，５１，５２ 同期制御回路
Ｌｒ 共振インダクタ
Ｃｒ 共振コンデンサ
Ｑａ，Ｑｂ、Ｑａ１，Ｑａ２、Ｑｂ１，Ｑｂ２ ＭＯＳＦＥＴ（主スイッチ素子）
Ｔ トランス
ＣO 出力コンデンサ
ＬＤ 負荷
Ｑｓ，Ｑｓ１，Ｑｓ２ ＭＯＳＦＥＴ（同期整流用スイッチ素子）
Ｄｓ 内蔵ダイオード
【特許請求の範囲】
【請求項１】
入力直流電圧が直列共振回路に印加され、トランスを介して所定の出力電圧を発生し、負荷に電力供給するスイッチング電源装置において、
電流共振インダクタと電流共振コンデンサを有する直列共振回路と、
交互にオンオフして前記直列共振回路の電流経路を切り換える複数の主スイッチ素子もしくは主スイッチ素子群と、
前記主スイッチ素子もしくは主スイッチ素子群を一次側でオンオフ制御することにより前記直列共振回路から二次側に電流を誘起させるトランスと、
内蔵ダイオードが並列に接続され、それぞれ前記複数の主スイッチ素子もしくは主スイッチ素子群のいずれかに対応してオンオフして前記トランスの二次電流を整流する複数の同期整流用スイッチ素子と、
前記主スイッチ素子もしくは主スイッチ素子群のオンタイミングに同期して前記同期整流用スイッチ素子に対する最大オン幅の開始を指示するとともに、所定時間後に前記最大オン幅の終了を指示する最大オン幅制御回路と、
前記最大オン幅制御回路が前記最大オン幅の開始を指示するタイミング、あるいは前記同期整流用スイッチ素子の端子間電圧信号により検出される前記内蔵ダイオードの導通タイミングのいずれか遅いタイミングに同期して前記同期整流用スイッチ素子をターンオンさせるとともに、前記主スイッチ素子もしくは主スイッチ素子群のオフタイミング、あるいは前記最大オン幅制御回路が前記最大オン幅の終了を指示するタイミングのいずれか早いタイミングに同期して前記同期整流用スイッチ素子をターンオフさせるように、前記同期整流用スイッチ素子のオン期間を制御する同期制御回路と、
を備えたことを特徴とするスイッチング電源装置。
【請求項２】
前記直列共振回路は、前記トランスのリーケージインダクタンスによって前記電流共振インダクタ、あるいはその一部が構成されていることを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記主スイッチ素子もしくは主スイッチ素子群は、前記直列共振回路をスイッチング動作させて交流電流を生成するハーフブリッジ型、あるいはフルブリッジ型のコンバータを構成することを特徴とする請求項１記載のスイッチング電源装置。
【請求項４】
前記同期制御回路では、前記負荷の大きさが定格負荷に対して一定の割合以下である場合に、前記同期整流用スイッチ素子をオンさせないようにしたことを特徴とする請求項１記載のスイッチング電源装置。
【請求項５】
前記最大オン幅制御回路では、前記最大オン幅の開始を指示してから終了を指示するまでの前記所定時間を変更設定可能としたことを特徴とする請求項１記載のスイッチング電源装置。
【請求項６】
前記同期整流用スイッチ素子として、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を用いたことを特徴とする請求項１記載のスイッチング電源装置。
【請求項７】
前記内蔵ダイオードは、前記ＭＯＳＦＥＴの寄生ダイオードであることを特徴とする請求項６記載のスイッチング電源装置。
【請求項８】
電流共振インダクタと電流共振コンデンサを有する直列共振回路と、交互にオンオフして前記直列共振回路の電流経路を切り換える複数の主スイッチ素子もしくは主スイッチ素子群と、前記主スイッチ素子もしくは主スイッチ素子群を一次側でオンオフ制御することにより前記直列共振回路から二次側に電流を誘起させるトランスと、内蔵ダイオードが並列に接続され、それぞれ前記複数の主スイッチ素子もしくは主スイッチ素子群のいずれかに対応してオンオフして前記トランスの二次電流を整流する複数の同期整流用スイッチ素子と、を有するスイッチング電源装置の制御回路であって、
前記主スイッチ素子もしくは主スイッチ素子群のオンタイミングに同期して前記同期整流用スイッチ素子に対する最大オン幅の開始を指示するとともに、所定時間後に前記最大オン幅の終了を指示する最大オン幅制御回路と、
前記最大オン幅制御回路が前記最大オン幅の開始を指示するタイミング、あるいは前記同期整流用スイッチ素子の端子間電圧信号により検出される前記内蔵ダイオードの導通タイミングのいずれか遅いタイミングに同期して前記同期整流用スイッチ素子をターンオンさせるとともに、前記主スイッチ素子もしくは主スイッチ素子群のオフタイミング、あるいは前記最大オン幅制御回路が前記最大オン幅の終了を指示するタイミングのいずれか早いタイミングに同期して前記同期整流用スイッチ素子をターンオフさせるように、前記同期整流用スイッチ素子のオン期間を制御する同期制御回路と、
を備えたことを特徴とするスイッチング電源制御回路。
【請求項９】
前記スイッチング電源装置に接続される負荷の大きさが定格負荷に対して一定の割合以下である場合に、前記同期整流用スイッチ素子をオンさせないようにしたことを特徴とする請求項８記載のスイッチング電源制御回路。
【請求項１０】
前記最大オン幅制御回路では、前記最大オン幅の開始を指示してから終了を指示するまでの前記所定時間を変更設定可能としたことを特徴とする請求項８記載のスイッチング電源制御回路。
【請求項１１】
入力直流電圧が電流共振インダクタと電流共振コンデンサを有する直列共振回路に印加され、トランスを介して所定の出力電圧を発生し、負荷に電力供給する場合に、
複数の主スイッチ素子もしくは主スイッチ素子群が、交互にオンオフして前記直列共振回路の電流経路を切り換えるとともに、内蔵ダイオードが並列に接続された複数の同期整流用スイッチ素子を、それぞれ前記複数の主スイッチ素子もしくは主スイッチ素子群のいずれかに対応してオンオフして前記トランスの二次電流を整流するようにしたスイッチング電源装置の制御方法であって、
同期制御回路によって前記同期整流用スイッチ素子のオン期間を制御する際に、
前記主スイッチ素子もしくは主スイッチ素子群のオンタイミングに同期して同期整流用スイッチ素子に対する最大オン幅を開始させるとともに、所定時間後に前記最大オン幅を終了させ、
前記最大オン幅の開始させるタイミング、あるいは前記同期整流用スイッチ素子の端子間電圧信号により検出される前記内蔵ダイオードの導通タイミングのいずれか遅いタイミングに同期して前記同期整流用スイッチ素子をターンオンさせるとともに、前記主スイッチ素子もしくは主スイッチ素子群のオフタイミング、あるいは前記最大オン幅が終了するタイミングのいずれか早いタイミングに同期して前記同期整流用スイッチ素子をターンオフさせるようにしたことを特徴とするスイッチング電源装置の制御方法。
【請求項１】
入力直流電圧が直列共振回路に印加され、トランスを介して所定の出力電圧を発生し、負荷に電力供給するスイッチング電源装置において、
電流共振インダクタと電流共振コンデンサを有する直列共振回路と、
交互にオンオフして前記直列共振回路の電流経路を切り換える複数の主スイッチ素子もしくは主スイッチ素子群と、
前記主スイッチ素子もしくは主スイッチ素子群を一次側でオンオフ制御することにより前記直列共振回路から二次側に電流を誘起させるトランスと、
内蔵ダイオードが並列に接続され、それぞれ前記複数の主スイッチ素子もしくは主スイッチ素子群のいずれかに対応してオンオフして前記トランスの二次電流を整流する複数の同期整流用スイッチ素子と、
前記主スイッチ素子もしくは主スイッチ素子群のオンタイミングに同期して前記同期整流用スイッチ素子に対する最大オン幅の開始を指示するとともに、所定時間後に前記最大オン幅の終了を指示する最大オン幅制御回路と、
前記最大オン幅制御回路が前記最大オン幅の開始を指示するタイミング、あるいは前記同期整流用スイッチ素子の端子間電圧信号により検出される前記内蔵ダイオードの導通タイミングのいずれか遅いタイミングに同期して前記同期整流用スイッチ素子をターンオンさせるとともに、前記主スイッチ素子もしくは主スイッチ素子群のオフタイミング、あるいは前記最大オン幅制御回路が前記最大オン幅の終了を指示するタイミングのいずれか早いタイミングに同期して前記同期整流用スイッチ素子をターンオフさせるように、前記同期整流用スイッチ素子のオン期間を制御する同期制御回路と、
を備えたことを特徴とするスイッチング電源装置。
【請求項２】
前記直列共振回路は、前記トランスのリーケージインダクタンスによって前記電流共振インダクタ、あるいはその一部が構成されていることを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記主スイッチ素子もしくは主スイッチ素子群は、前記直列共振回路をスイッチング動作させて交流電流を生成するハーフブリッジ型、あるいはフルブリッジ型のコンバータを構成することを特徴とする請求項１記載のスイッチング電源装置。
【請求項４】
前記同期制御回路では、前記負荷の大きさが定格負荷に対して一定の割合以下である場合に、前記同期整流用スイッチ素子をオンさせないようにしたことを特徴とする請求項１記載のスイッチング電源装置。
【請求項５】
前記最大オン幅制御回路では、前記最大オン幅の開始を指示してから終了を指示するまでの前記所定時間を変更設定可能としたことを特徴とする請求項１記載のスイッチング電源装置。
【請求項６】
前記同期整流用スイッチ素子として、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を用いたことを特徴とする請求項１記載のスイッチング電源装置。
【請求項７】
前記内蔵ダイオードは、前記ＭＯＳＦＥＴの寄生ダイオードであることを特徴とする請求項６記載のスイッチング電源装置。
【請求項８】
電流共振インダクタと電流共振コンデンサを有する直列共振回路と、交互にオンオフして前記直列共振回路の電流経路を切り換える複数の主スイッチ素子もしくは主スイッチ素子群と、前記主スイッチ素子もしくは主スイッチ素子群を一次側でオンオフ制御することにより前記直列共振回路から二次側に電流を誘起させるトランスと、内蔵ダイオードが並列に接続され、それぞれ前記複数の主スイッチ素子もしくは主スイッチ素子群のいずれかに対応してオンオフして前記トランスの二次電流を整流する複数の同期整流用スイッチ素子と、を有するスイッチング電源装置の制御回路であって、
前記主スイッチ素子もしくは主スイッチ素子群のオンタイミングに同期して前記同期整流用スイッチ素子に対する最大オン幅の開始を指示するとともに、所定時間後に前記最大オン幅の終了を指示する最大オン幅制御回路と、
前記最大オン幅制御回路が前記最大オン幅の開始を指示するタイミング、あるいは前記同期整流用スイッチ素子の端子間電圧信号により検出される前記内蔵ダイオードの導通タイミングのいずれか遅いタイミングに同期して前記同期整流用スイッチ素子をターンオンさせるとともに、前記主スイッチ素子もしくは主スイッチ素子群のオフタイミング、あるいは前記最大オン幅制御回路が前記最大オン幅の終了を指示するタイミングのいずれか早いタイミングに同期して前記同期整流用スイッチ素子をターンオフさせるように、前記同期整流用スイッチ素子のオン期間を制御する同期制御回路と、
を備えたことを特徴とするスイッチング電源制御回路。
【請求項９】
前記スイッチング電源装置に接続される負荷の大きさが定格負荷に対して一定の割合以下である場合に、前記同期整流用スイッチ素子をオンさせないようにしたことを特徴とする請求項８記載のスイッチング電源制御回路。
【請求項１０】
前記最大オン幅制御回路では、前記最大オン幅の開始を指示してから終了を指示するまでの前記所定時間を変更設定可能としたことを特徴とする請求項８記載のスイッチング電源制御回路。
【請求項１１】
入力直流電圧が電流共振インダクタと電流共振コンデンサを有する直列共振回路に印加され、トランスを介して所定の出力電圧を発生し、負荷に電力供給する場合に、
複数の主スイッチ素子もしくは主スイッチ素子群が、交互にオンオフして前記直列共振回路の電流経路を切り換えるとともに、内蔵ダイオードが並列に接続された複数の同期整流用スイッチ素子を、それぞれ前記複数の主スイッチ素子もしくは主スイッチ素子群のいずれかに対応してオンオフして前記トランスの二次電流を整流するようにしたスイッチング電源装置の制御方法であって、
同期制御回路によって前記同期整流用スイッチ素子のオン期間を制御する際に、
前記主スイッチ素子もしくは主スイッチ素子群のオンタイミングに同期して同期整流用スイッチ素子に対する最大オン幅を開始させるとともに、所定時間後に前記最大オン幅を終了させ、
前記最大オン幅の開始させるタイミング、あるいは前記同期整流用スイッチ素子の端子間電圧信号により検出される前記内蔵ダイオードの導通タイミングのいずれか遅いタイミングに同期して前記同期整流用スイッチ素子をターンオンさせるとともに、前記主スイッチ素子もしくは主スイッチ素子群のオフタイミング、あるいは前記最大オン幅が終了するタイミングのいずれか早いタイミングに同期して前記同期整流用スイッチ素子をターンオフさせるようにしたことを特徴とするスイッチング電源装置の制御方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【公開番号】特開２０１０−９８９３５（Ｐ２０１０−９８９３５Ａ）
【公開日】平成２２年４月３０日（２０１０．４．３０）
【国際特許分類】
【出願番号】特願２００９−１３２３３３（Ｐ２００９−１３２３３３）
【出願日】平成２１年６月１日（２００９．６．１）
【出願人】（５９１０８３２４４）富士電機システムズ株式会社 (1,717)
【Ｆターム（参考）】
【公開日】平成２２年４月３０日（２０１０．４．３０）
【国際特許分類】
【出願日】平成２１年６月１日（２００９．６．１）
【出願人】（５９１０８３２４４）富士電機システムズ株式会社 (1,717)
【Ｆターム（参考）】
[ Back to top ]