電気部品内蔵基板の電気部品接続検査方法および電気部品内蔵基板
【課題】本発明は、コンデンサ内蔵基板の製造後の検査を容易に実行することが可能となる電気部品内蔵基板の検査方法および電気部品内蔵基板の構造を提供することを目的とする。
【解決手段】少なくとも二つ以上のコンデンサ(C1、C2)を内蔵する電気部品内蔵基板(1)の電気部品接続検査方法であって、コンデンサ(C1、C2)の一端(C1a、C2a)が電気部品内蔵基板(1)の共通の電源パターン(VP)に接続され、コンデンサ(C1、C2、)の他の一端(C1b、C2b)が電気部品内蔵基板(1)の共通の接地パターン(GP)に接続され、コンデンサ(C1、C2)、共通の電源パターン(VP)、及び、共通の接地パターン(GP)のインダクタンスとの合成インピーダンスによって規定される時定数によって分離される各々の共振周波数を計測用周波数としたインピーダンス計測を行うことで個別に内蔵部品の電気的接続検査を行う。
【解決手段】少なくとも二つ以上のコンデンサ(C1、C2)を内蔵する電気部品内蔵基板(1)の電気部品接続検査方法であって、コンデンサ(C1、C2)の一端(C1a、C2a)が電気部品内蔵基板(1)の共通の電源パターン(VP)に接続され、コンデンサ(C1、C2、)の他の一端(C1b、C2b)が電気部品内蔵基板(1)の共通の接地パターン(GP)に接続され、コンデンサ(C1、C2)、共通の電源パターン(VP)、及び、共通の接地パターン(GP)のインダクタンスとの合成インピーダンスによって規定される時定数によって分離される各々の共振周波数を計測用周波数としたインピーダンス計測を行うことで個別に内蔵部品の電気的接続検査を行う。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、コンデンサ内蔵基板の製造後にコンデンサの導通状態を検査する方法及びコンデンサ内蔵基板の構造に関するものである。特に、容量値の異なる複数のコンデンサが同一電源にネットされた状態で個別のコンデンサの接続検査が可能となるコンデンサ内蔵基板の提供を可能とするものである。
【背景技術】
【0002】
基板内に内蔵されたコンデンサの電気検査を行う場合、共通電源にて取り出された外部端子を利用して単一周波数におけるインピーダンスを測定する方法が一般的である(図9)。しかしながら、複数のコンデンサが共通電源にぶら下がっている状態において、合成容量を測定する方法では大容量と小容量(大容量の公差以下の容量)コンデンサが並列に接続されている場合には、小容量コンデンサの存在に基づくインピーダンス値の変化量が小さいので、検査することが不可能であった。
【0003】
一例として、複数個のコンデンサが並列に接続されている回路に対して、各コンデンサを個別に検査する方法(図10)が提案されている(たとえば、特許文献1参照)。
【0004】
この特許文献で示される方法では、信号発生器とその出力端子を電源パターンに接続し、接地パターンに繋がるコンデンサパッドから基板表面に配線を引き出し、電圧計に配線を接続させる。さらに、電圧計のもう一つの電極端子を接地パターンに接続する。この場合に、信号発生器より所定の電圧を発生させ、電圧計にて電圧Vを測定する。電圧計で測定した電圧値が0ボルトでない場合(V≠0)にはコンデンサが接続されていると判定し、電圧計で測定した電圧値が0ボルトである場合(V=0)にはコンデンサが未接続と判定する。
【0005】
また、他の一例として、大容量と小容量コンデンサが並列に接続されている回路に対して、小容量コンデンサを検査する方法が提案されている(図11)(たとえば、特許文献2参照)。
【0006】
この例では、コンデンサは容量によって除去可能な周波数が異なるため、信号線に所定の周波数を持ったスパイク状電圧波形を入力し、基板の外部端子にて測定される信号にスパイク状電圧波形が残っているかを確認することで、個々のコンデンサを検査することが可能になる。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開2004―221574号公報
【特許文献2】特開2008―292399号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
コンデンサを内蔵した基板において図10の方法(特許文献1)を適用する場合では、コンデンサの電極に測定用の端子を直接接触させることが出来ないため、電極に繋がる配線を基板表面まで引き出す必要がある。
【0009】
そのため、コンデンサの数だけ余分に配線を引き出さなければならず、余計な配線が加わることによる電子回路特性の劣化、基板サイズの拡大化、測定用の端子を増やすことによるコストの増大、測定回数がコンデンサの数だけ必要となるといった問題が生じる。また、この方法では電圧を測定するので実際に内蔵したコンデンサの容量については不明のままとなる。
【0010】
また、図11の方法(特許文献2)で基板に内蔵されているコンデンサを検査する場合には、配線のインダクタンス成分(L)とキャパシタンス成分(C)を算出してスパイク波形の周波数を決めなければならないが、配線パターンに帰属するインダクタンス(L)に関する扱いが考慮されていないために正確な周波数を算出することが出来ないという問題があった。
【0011】
そこで、本願では、配線パタ−ンのインダクタンス成分(L)とキャパシタンス成分(C)を含む合成インピーダンスを測定することに着目し、コンデンサ内蔵基板の製造後の検査を容易に実行することが可能となる電気部品内蔵基板の検査方法および電気部品内蔵基板の構造を提供することを目的とする。
【課題を解決するための手段】
【0012】
上記課題を解決するため、本発明は次のような構成を採用する。
【0013】
すなわち、請求項1に係る発明は、少なくとも二つ以上のコンデンサを内蔵する電気部品内蔵基板の電気部品接続検査方法であって、前記コンデンサの一端が前記電気部品内蔵基板(1)の共通の電源パターン(VP)に接続され、前記コンデンサの他の一端が前記電気部品内蔵基板(1)の共通の接地パターン(GP)に接続され、前記少なくとも二つ以上のコンデンサが前記共通の電源パターン(VP)と前記共通の接地パターン(GP)の間に並列に接続されて実装されている前記電気部品内蔵基板(1)に対して、前記コンデンサ、前記コンデンサに接続される前記共通の電源パターン(VP)、及び、前記コンデンサに接続される前記共通の接地パターン(GP)それぞれの既知インダクタンスとの合成インピーダンスによって規定される時定数によって分離される各々の共振周波数を測定用周波数としたインピーダンス計測(2)によって検査することを特徴とする。
【0014】
また、請求項2に係る発明は、請求項1に記載の電気部品接続検査方法において、前記少なくとも二つ以上のコンデンサにおけるそれぞれのコンデンサ容量値の大小関係が、CV1≧CV2≧・・・≧CVn(CVnはコンデンサ容量値、nは自然数)の場合に、前記電気部品内蔵基板(1)に実装されている前記少なくとも二つ以上のコンデンサにおける前記共振周波数(fn(fnは共振周波数、nは自然数))に対応する時定数の大小関係が、(LV1*CV1)1/2>(LV2*CV2)1/2>・・・>(LVn*CVn)1/2(LVnは前記コンデンサ、前記コンデンサに接続される前記共通の電源パターン(VP)、及び、前記コンデンサに接続される前記共通の接地パターン(GP)を含むインダクタンス値、nは自然数)となる位置に前記インピーダンス計測(2)をするための測定端子パッドを配置することを特徴とする。
【0015】
さらに、請求項3に係る発明は、請求項1または2に記載の電気部品接続検査方法において、前記インピーダンス計測(2)を実行するための前記測定端子パッド(P1a、P1b)は前記電気部品内蔵基板(1)の表面に配置され、測定端子パッド(P1a)と前記コンデンサ(C2)の一端、および、他の測定端子パッド(P1b)と前記コンデンサ(C2)の他の一端は、前記電気部品内蔵基板(1)の内部を貫通する導電体(V1a、V1b)を介して接続されていることを特徴とする。
【0016】
さらに、請求項4に係る発明は、請求項3に記載の電気部品接続検査方法において、前記測定端子パッド(P1a)および前記他の測定端子パッド(P1b)から最も近い位置に配置されるコンデンサ(C2)は、前記電気部品内蔵基板(1)に実装されているコンデンサの中でコンデンサ容量値が最も小さいコンデンサ(C2)であることを特徴とする。
【0017】
さらに、請求項5に係る発明は、請求項3または4に記載の電気部品接続検査方法において、前記電気部品内蔵基板(1)の内部を貫通する前記導電体(V1a、V1b)は、前記コンデンサの一端が直接接続されている前記共通の電源パターン(VP)と前記測定端子パッド(P1a)との間、および、当該コンデンサの他の一端が直接接続されている前記共通の接地パターン(GP)と他の前記測定端子パッド(P1b)との間にそれぞれ形成されることを特徴とする。
【0018】
さらに、請求項6に係る発明は、少なくとも二つ以上のコンデンサを内層に有する多層の電気部品内蔵基板(1)であって、前記コンデンサの一端が前記電気部品内蔵基板(1)の内層にある共通の電源パターン(VP)に直接接続され、前記コンデンサの他の一端が前記電気部品内蔵基板(1)の内層にある共通の接地パターン(GP)に直接接続され、前記少なくとも二つ以上のコンデンサが前記共通の電源パターン(VP)と前記共通の接地パターン(GP)の間に並列に接続されて実装され、前記コンデンサの一端が直接接続されている前記共通の電源パターン(VP)と前記電気部品内蔵基板(1)の最外層の表面にある測定端子パッド(P1a)との間、および、当該コンデンサの他の一端が直接接続されている前記共通の接地パターン(GP)と前記電気部品内蔵基板(1)の前記最外層の表面にある他の測定端子パッド(P1b)との間に、前記電気部品内蔵基板(1)の内部を貫通する導電体(V1a、V1b)が形成され、前記測定端子パッド(P1a)および前記他の測定端子パッド(P1b)から最も近い位置に最も容量が小さいコンデンサ(C2)が配置され、前記測定端子パッド(P1a)および前記他の測定端子パッド(P1b)からみた時定数の大小関係が(LV1*CV1)1/2>(LV2*CV2)1/2>・・・>(LVn*CVn)1/2(LVnは前記コンデンサ、前記コンデンサに接続される前記共通の電源パターン、及び、前記コンデンサに接続される前記共通の接地パターンを含むインダクタンス値、nは自然数)を満たすことを特徴とする。
【発明の効果】
【0019】
本発明によれば、各コンデンサの共振周波数が分離されるため、少なくとも二つ以上のコンデンサの電気接続検査を、インピーダンス計測を行うことにより一つの工程で行うことができる。
【図面の簡単な説明】
【0020】
【図1】本発明の実施形態に係る全体を示す図である。
【図2】本発明の実施形態に係る配線パターンの一例を示す図である。
【図3】本発明の実施形態に係る測定結果の一例を示す図である。
【図4】本発明の実施形態に係る測定結果の一例を示す図である。
【図5】本発明の実施形態に係る配線パターンの一例を示す図である。
【図6】本発明の実施形態に係る測定結果の一例を示す図である。
【図7】本発明の実施形態に係る回路モデルの一例を示す図である。
【図8】本発明の実施形態に係る回路モデルの測定結果の一例を示す図である。
【図9】従来技術に係わる実施形態の概念を示す図である。
【図10】従来技術(特許文献1)に係わる実施形態の概念を示す図である。
【図11】従来技術(特許文献2)に係わる実施形態の概念を示す図である。
【図12】インピーダンスアナライザによるインピーダンスの測定原理を示す図である。
【発明を実施するための形態】
【0021】
以下、図面を参照して本発明を実施するための最良の形態について説明する。
【0022】
但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【0023】
(実施形態)
本実施の形態では、本発明における、容量値が異なる複数のコンデンサが内蔵されている基板において、各コンデンサに因る共振が分離される位置でインピーダンス測定を実施することでコンデンサの電気検査を容易に行う方法およびコンデンサ等の電気部品内蔵基板の構造について説明する。
【0024】
最初に、当該機能を発揮するための構成について、図1を用いて説明する。
【0025】
図1に示す基板1は、大容量コンデンサC1と小容量コンデンサC2とを内蔵した電気部品内蔵基板(多層基板)1である。ここでは、一例として、大容量コンデンサC1の容量を33μF、小容量コンデンサC2の容量を2.2μFとしているが、C1及びC2と電気的に接続された各々の回路パターンのインダクタンスとの合成による回路の時定数が分離されていれば、容量の値が制約されることはない。ここで、コンデンサの時定数はコンデンサと電気的に接続された各々の回路パターンのインダクタンスとの合成インピーダンスによって規定され、((合成インピーダンスのキャパシタンス(コンデンサC1またはC2))×(合成インピーダンスのインダクタンス(各々の回路パターンのインダクタンスの合成)))1/2で表され、コンデンサC1に対する時定数の値とコンデンサC2に対する時定数の値とが異なれば両方の時定数は分離されることになる。本実施形態における多層基板1は、4層の回路パターンを含み、各回路パターンの間には絶縁体が絶縁層として挟まれている。しかし、本願における多層基板はこれに限られず、回路パターンの層数は任意の数とすることができ、その任意の回路パターン層の間に絶縁層を挟むことができる。
【0026】
図1の多層基板1では、大容量コンデンサC1と小容量コンデンサC2が3層目回路パターン上に実装されている(2層目回路パターンと3層目回路パターンの間の、多層基板1の内層に大容量コンデンサC1と小容量コンデンサC2とが内蔵されている)。
【0027】
図1では、多層基板1に実装された小容量コンデンサC2の一端C2aは、小容量コンデンサC2の一端C2aに接続された3層目の回路パターン3a、ビアV1a(3層目の回路パターン3bと4層目の回路パターン4bとを電気的に接続する導電体)、4層目の回路パターン4a(インピーダンスアナライザ2の測定プローブを接触させるための測定端子(測定端子パッドP2a))を介して、インピーダンスアナライザ2の測定プローブ2aに接続されている。
【0028】
また、多層基板1の内部に実装された小容量コンデンサC2の他の一端C2bは、小容量コンデンサC2の他の一端C2bに接続された3層目の回路パターン3b、ビアV1b(3層目の回路パターン3bと4層目の回路パターン4bとを電気的に接続する導電体)、4層目の回路パターン4b(インピーダンスアナライザ2の測定プローブを接触させるための測定端子(測定端子パッドP2b))を介して、インピーダンスアナライザ2の測定プローブ2bに接続されている。
【0029】
インピーダンスアナライザ2の測定プローブ2a、4層目の回路パターン4a、ビアV1a、3層目の回路パターン3a、小容量コンデンサC2、3層目の回路パターン3b、ビアV1b、4層目の回路パターン4b、測定プローブ2bによって構成される回路によって決定される時定数に対応する共振周波数が存在する。
【0030】
この場合、小容量コンデンサC2の共振周波数は1/2π(LC2)1/2(Lは小容量コンデンサC2のインダクタンス)で表される。本実施形態では、小容量コンデンサC2を含む上記回路の共振周波数を、インピーダンスアナライザ2によって検知することができる(詳細は後述する)。あるいは、基板の設計データから抽出した回路パターンを利用して三次元電磁界解析を精度良く実施して得られた回路パターンのインピーダンス計算値を利用して共振周波数を検知することも可能である。
【0031】
図12に、インピーダンス測定で一般的に用いられるインピーダンスアナライザ2の主要な構成を示す。測定対象のインピーダンスをZx、既知の抵抗をRとするとき、それぞれにかかる電圧をVa、Vbとする。既知の抵抗に流れる電流とDUT(device under test)に流れる電流が等しくなるとき、Va/Zx+Vb/R=0となるため、検出器の電位が0となるときVaとVbの電圧を測定すれば、Zx=R×Va/VbよりDUTのインピーダンスを算出することが出来る。
【0032】
本実施形態では、小容量コンデンサC2を含む上記回路の共振周波数を予め演算しておき、共振周波数における電気部品内蔵基板(多層基板)1のインピーダンスをインピーダンスアナライザ2で測定する。共振周波数に対応するコンデンサが電気部品内蔵基板(多層基板)1に電気的に接続され確実に実装されている場合には、その共振周波数におけるインピーダンスは十分に小さな値となる(図3、図4、図6、図8参照)。しかし、共振周波数に対応するコンデンサが電気部品内蔵基板(多層基板)1に電気的に接続されておらず、未実装になっている場合には、その共振周波数においてコンデンサが実装されている場合とインピーダンスに差異が生じる。
【0033】
このようにして、インピーダンスアナライザ2を使用した、共振周波数におけるインピーダンス計測の実行によってコンデンサが電気部品内蔵基板(多層基板)1に確実に実装されているか否かを検査することが可能になる。
【0034】
図2は大容量コンデンサC1および小容量コンデンサC2が実装される3層目の配線パターンを表す。
【0035】
小容量コンデンサC2の近傍にビアV1aとビアV1bとのペアからなるビア1、および、ビアV2aとビアV2bとのペアからなるビアV2とを設け、基板表面(4層目回路パターン)に各ビアと接続される測定端子が配置される。
【0036】
ビアV1aとビアV2aとは、3層目の共通の電源パターンに接続されており、ビアV1bとビアV2bとは、3層目の共通の接地パターンに接続されている。
【0037】
大容量コンデンサC1および小容量コンデンサC2は、3層目の共通の接地パターンおよび3層目の共通の電源パターンに並列に接続されることになる。
【0038】
この場合に、インピーダンスアナライザ2の測定プローブ2aをビアV1aまたはビアV1bに繋がる基板表面の測定端子(4層目の回路パターン4bおよび4a)に接続し、前記測定端子からインピーダンスアナライザ2を用いてインピーダンス測定した結果を測定結果1(実線)として図3に示す。
【0039】
図3の測定結果1(実線)では、大容量コンデンサC1に起因する共振周波数f1および小容量コンデンサC2に起因する共振周波数f2においてインピーダンスが変化し、他の周波数と比較してインピーダンスが低くなることが示されている。
【0040】
共振周波数f2には、小容量コンデンサC2および測定プローブ2aから測定プローブ2bに接続される多層基板1に形成される上記回路パターンのインピーダンス成分の影響も含まれる。
【0041】
同様に、共振周波数f1には、大容量コンデンサC1および測定プローブ2aから測定プローブ2bに接続される多層基板1に形成される回路のインピーダンス成分の影響も含まれる。
【0042】
また、インピーダンスアナライザ2と測定プローブ2aおよび2bを用いて、ビアV2aとビアV2bに繋がる基板表面の測定端子からインピーダンス測定した結果を結果測定2(破線)として図3に示す。
【0043】
図3の測定結果2(破線)においても、大容量コンデンサC1の共振周波数f1および小容量コンデンサC2の共振周波数(f2a、f2b)が分離されており、コンデンサによるインピーダンスの変動を測定できることが示されている。小容量コンデンサC2の共振周波数は回路パターンのインダクタンスの違いが影響して、測定結果2(破線)の共振周波数f2aと測定結果1(実線)の共振周波数f2bとでは異なった値として測定されたことが示されている。
【0044】
測定結果1および測定結果2のいずれのインピーダンス測定においても大容量コンデンサC1に起因する共振周波数と小容量コンデンサC2に起因する共振周波数とが分離されていることから、何れの共振周波数が大容量コンデンサC1または小容量コンデンサC2に対応するかを検知(識別)することが可能となる。従って、大容量コンデンサC1および小容量コンデンサC2を分離して検査することが可能である。
【0045】
しかし、ビアV2aとビアV2bとのペアを用いて測定した測定結果2よりも、ビアV1aとビアV1bとのペアを用いて測定した測定結果1の方が、大容量コンデンサC1および小容量コンデンサC2の共振周波数付近のインピーダンスの変化が大きいことが示されている。
【0046】
したがって、大容量コンデンサからは遠く、かつ、小容量コンデンサの近傍に配置されたビアV1aとビアV1bとのペアを用いて測定した方が、大容量コンデンサC1および小容量コンデンサC2を精度よく分離して検査することがより容易となる。
【0047】
すなわち、測定端子は大容量コンデンサからは遠く、かつ、小容量コンデンサの近傍に配置することによって、大容量コンデンサの共振周波数と小容量コンデンサの共振周波数とを分離して検査することがより容易になる。
【0048】
次に、図1の多層基板1に大容量コンデンサC1(33μF)だけを実装し、ビアV1aとビアV1bとからインピーダンス測定を実施した結果を図4に太い破線で示し、図1の多層基板1に小容量コンデンサC2(2.2μF)だけを実装し、ビアV1aとビアV1bとからインピーダンス測定を実施した結果を図4に実線で示し、図1の多層基板1に大容量コンデンサC1(33μF)と小容量コンデンサC2(2.2μF)の両方を実装し、ビアV1aとビアV1bとからインピーダンス測定を実施した結果を図4に細い破線で示す。
【0049】
この結果から、図4の周波数領域W1で示される帯域内のインピーダンスの変動から大容量コンデンサC1の有無(大容量コンデンサに起因する共振周波数の有無)が判明する。
【0050】
また、図4の周波数領域W2(ただし太い実線と破線が重なる領域は除く)で示される帯域内のインピーダンスの変動から小容量コンデンサC2の有無(小容量コンデンサに起因する共振周波数の有無)が判明するため、コンデンサの電気検査が可能となる。すなわち、大容量コンデンサC1または小容量コンデンサC2が多層基板1に電気的に確実に実装されているか否かを確認することが可能となる。
【0051】
このように、本願の少なくとも二つ以上のコンデンサを内蔵する電気部品内蔵基板の電気部品接続検査方法によれば、コンデンサ(C1、C2)、コンデンサ(C1、C2)に接続される共通の電源パターン(VP)、及び、コンデンサに接続される共通の接地パターン(GP)それぞれの既知インダクタンスとの合成インピーダンスによって規定される時定数によって分離される各々の共振周波数を測定用周波数としたインピーダンス計測によって検査する。
【0052】
ここで、時定数はそれぞれのコンデンサに対応する時定数であって、合成インピーダンスはコンデンサ(C1またはC2)と、コンデンサ(C1またはC2)に接続される共通の電源パターン(VP)の既知インダクタンスと、コンデンサ(C1またはC2)に接続される共通の接地パターン(GP)の既知インダクタンスとが合成されたインピーダンスであって、コンデンサ(C1またはC2)の時定数は((合成インピーダンスのキャパシタンス(コンデンサC1またはC2))×(合成インピーダンスのインダクタンス(電源パターン(VP)の既知インダクタンスと接地パターン(GP)の既知インダクタンスとの合成インダクタンス)))1/2で表され、コンデンサC1に対する時定数の値とコンデンサC2に対する時定数の値とが異なれば両方の時定数差に基づくインピーダンス分離がなされることになる。
【0053】
図5は、図1の多層基板1において3層目の回路パターンと4層目の回路パターンとの間に形成されるビア(ビアV1aおよびビアV1bからなるビアV1、ビアV3aおよびビアV3bからなるビアV3、ビアV4aおよびビアV4bなるビアV4)を、小容量コンデンサC2から少しずつ離し、なおかつ大容量コンデンサC1からも少しずつ離して配置した場合の3層目の回路パターンを示す図である。
【0054】
各ビア(ビアV1a、ビアV1b、ビアV3a、ビアV3b、ビアV4a、ビアV4b)は図5において図示しない基板表面(4層目回路パターン)の測定端子(図示せず)に接続される。したがって、図5は小容量コンデンサC2および大容量コンデンサC1と測定端子の距離を変化させてビアを配置した場合の3層目の回路パターンを示す図である。
【0055】
図5の回路パターンを有する多層基板1において、各測定端子からインピーダンスアナライザ2を使用して多層基板1のインピーダンスを測定した結果を図6に示す。
【0056】
図6において、ビアV1aおよびビアV1bからなるビアV1を介してインピーダンスアナライザ2を使用して多層基板1のインピーダンス測定を実施した結果を実線(測定結果3)で示し、ビアV3aおよびビアV3bからなるビアV3を介してインピーダンスアナライザ2を使用して多層基板1のインピーダンス測定を実施した結果を太い破線(測定結果4)で示し、小容量コンデンサから最も離れた位置にあるビアV4aおよびビアV4bからなるビアV4を介してインピーダンスアナライザ2を使用して多層基板1のインピーダンス測定を実施した結果を細かい破線(測定結果5)で示した。
【0057】
いずれの場合においても、大容量コンデンサに起因する共振周波数の有無と小容量コンデンサに起因する共振周波数の有無とによる共振の分離を確認することが出来き、且つインピーダンスの分離抽出が可能なことを示している。
【0058】
しかし、測定位置であるインピーダンスアナライザ2の測定プローブ2aおよび2bを小容量コンデンサにより近いビアを介した小容量コンデンサに近い測定端子に接続すると、小容量コンデンサに起因するインピーダンス低減効果が大きくなるため、共振の分離を観測するための測定端子は小容量コンデンサの近傍に配置することが最適となる。これは、ビアV1を介して多層基板1のインピーダンス測定を実施した結果である図6の測定結果3において、小容量コンデンサC2に起因する共振周波数におけるインピーダンスの変化が最も大きいことから分かる。
【0059】
次に、少なくとも二つ以上のコンデンサにおけるそれぞれのコンデンサ容量値の大小関係が、CV1≧CV2≧・・・≧CVn(CVnはコンデンサ容量値、nは自然数)の場合に、電気部品内蔵基板に実装されている少なくとも二つ以上のコンデンサにおける共振周波数に対応する時定数の大小関係が、(LV1*CV1)1/2>(LV2*CV2)1/2>・・・>(LVn*CVn)1/2(LVnは前記コンデンサ、前記コンデンサに接続される前記共通の電源パターン、及び、前記コンデンサに接続される前記共通の接地パターンを含むインダクタンス値、nは自然数)となる位置に前記インピーダンス計測をするための測定端子パッドを配置する電気部品内蔵基板の電気部品接続検査方法について、図7を用いて説明する。図7では測定端子4aおよび測定端子4bからコンデンサC3を測定するときの抵抗RV3(10mΩ)およびインダクタンスLV3(1.0nH)をコンデンサC3と直列に接続した容量CV3が1nFのコンデンサC3と、測定端子4aおよび測定端子4bからコンデンサC4を測定するときの抵抗RV4(15mΩ)およびインダクタンスLV4(1.5nH)をコンデンサC4と直列に接続した容量CV4が10nFのコンデンサC4と、測定端子4aおよび測定端子4bからコンデンサC5を測定するときの抵抗RV5(20mΩ)およびインダクタンスLV5(2.0nH)をコンデンサC5と直列に接続した容量CV5が100nFのコンデンサC5と、測定端子4aおよび測定端子4bからコンデンサC6を測定するときの抵抗RV6(25mΩ)およびインダクタンスLV5(2.5nH)をコンデンサC6と直列に接続した容量CV6が1000nFのコンデンサC6とを図2における共通の電源パターンVPと共通の接地パターンGPに並列接続した回路モデルである。
【0060】
コンデンサC3の時定数は(容量CV3×インダクタンスLV3)1/2=5.0×108となり、コンデンサC4の時定数は(容量CV4×インダクタンスLV4)1/2=1.4×108となり、コンデンサC5の時定数は(容量CV5×インダクタンスLV5)1/2=3.8×109となり、コンデンサC6の時定数は(容量CV6×インダクタンスLV6)1/2=5.0×109となり、コンデンサC3、コンデンサC4、コンデンサC5、コンデンサC6の容量の大小関係(コンデンサC3<コンデンサC4<コンデンサC5<コンデンサC6)と各コンデンサの時定数の大小関係(コンデンサC3の時定数<コンデンサC4の時定数<コンデンサC5の時定数<コンデンサC6の時定数)は一致する。したがって、各コンデンサに対応する共振周波数を測定用周波数としたインピーダンス測定は、インピーダンスアナライザ2を使用して順番に測定が可能となり、各コンデンサが多層基板1に接続されているか否かを確実に検査可能となる。
【0061】
図8は図7で示される回路モデルのインピーダンスを測定若しくはシミュレーションした結果を示すインピーダンス波形の図である。
【0062】
コンデンサC3に対応する共振周波数が共振周波数f3であり、コンデンサC4に対応する共振周波数が共振周波数f4であり、コンデンサC5に対応する共振周波数が共振周波数f5であり、コンデンサC6に対応する共振周波数が共振周波数f6である。
【0063】
このようにインピーダンスを測定して各共振周波数の有無を確認し、各共振周波数におけるインピーダンスを計測することで、共振周波数に対応するコンデンサが基板に接続されているか否かを確実に検査することが可能である。
【0064】
このように、図7で示される回路モデルに対応する少なくとも二つ以上のコンデンサを内層に有する多層の電気部品内蔵基板では、測定端子パッド(P4a)および他の測定端子パッド(P4b)から最も近い位置に最も容量が小さいコンデンサ(C3)が配置され、前記測定端子パッド(P4a)および前記他の測定端子パッド(P4b)からみた時定数の大小関係が(LV3*CV3)1/2>(LV4*CV4)1/2>(LV5*CV5)1/2>(LV6*CV6)1/2>(LVnはコンデンサCn、コンデンサCnに接続される共通の電源パターン、及び、コンデンサCnに接続される前記共通の接地パターンを含むインダクタンス値、n=3、4、5、6)を満たす。ここで、コンデンサの数がn個であれば、最も容量が小さいコンデンサをC1とし、nを自然数として、n個のコンデンサの関係を示すこともできる。
【0065】
以上のように、本発明によれば、多層基板である電気部品内蔵基板に内蔵されている各コンデンサと共通の電源パターン及び共通の接地パターンの合成に起因する共振周波数が分離されるので、電気部品内蔵基板表面の測定端子からのインピーダンス測定によって電気部品内蔵基板に内蔵されている各コンデンサが回路パターンに接続されているか否かの電気検査が可能となる。
【0066】
また、コンデンサの数に対応するコンデンサの電極に繋がる配線を基板表面まで引き出す必要がなくなる。そのために、コンデンサの数だけコンデンサ検査用の配線を引き出す必要がなくなる。
【0067】
また、コンデンサ検査用の余計な配線が必要なくなるので、電気部品内蔵基板における電子回路特性の劣化、電気部品内蔵基板の基板サイズの拡大化、検査用の端子を増やすことによるコストの増大、更には検査用端子への測定プローブをセットする回数がコンデンサの数だけ必要となるといった問題を解決することが可能になる。
【0068】
また、電気部品内蔵基板の共通の電源パターン及び共通の接地パターンに起因する既知インダクタンス(L)を含めた合成インピーダンスを既知共振周波数帯で測定を行う為、コンデンサの接続の有無を確実に検査することが可能になる。
【0069】
また、各コンデンサの共振周波数帯でのインピーダンス計測を行うことで、どのコンデンサが接続不良を起こしているのかが明確になるので、電気部品内蔵基板に内蔵されている各コンデンサの電気検査を確実に実施することが可能になる。
【0070】
また、電気部品内蔵基板において、大容量と小容量のコンデンサが並列に内蔵されている場合であっても、各コンデンサの検査が可能となる。本発明によれば、電気部品内蔵基板に内蔵されているコンデンサの容量の大小関係と時定数の大小関係が一致していれば、多種類のコンデンサが内蔵されている場合でも検査が可能となる。一例として2.2μF、0.1μF、10nFのコンデンサがそれぞれ内蔵されている場合であっても電気検査が可能である。
【0071】
また、電気部品内蔵基板に内蔵されている各コンデンサと共通の電源パターン及び共通の接地パターンのインダクタンスに起因するLC共振の時定数分離を効果的に発現する為に、容量が小さいコンデンサに対し、小さいインダクタンスとなるように外部端子を配置することで、共振周波数間の周波数の差が大きくなり、複数の共振周波数間で干渉が発生しづらくなるので各コンデンサの電気検査が簡易に実施することが可能となる。
【0072】
すなわち、電気部品内蔵基板に内蔵され実装されているコンデンサ、および、配線パタ−ンのインダクタンス成分(L)とキャパシタンス成分(C)を含む合成インピーダンスを測定することに着目しているため、コンデンサ内蔵基板の製造後の検査を容易に実行することが可能となる。
【0073】
以上のように、本発明は、コンデンサ内蔵基板の製造後にコンデンサの導通状態を検査する方法及びコンデンサ内蔵基板の構造に関するものである。特に、容量の異なる複数のコンデンサが同一電源にネットされた状態で個別のコンデンサの接続検査が可能となるコンデンサ内蔵基板の提供を可能とするものである。
【0074】
なお、上記実施形態においては、多層基板1に内蔵されたコンデンサの共振周波数を測定用周波数としたインピーダンスの測定をインピーダンスアナライザ2で実施するように説明したが、本願はこれに限定されるものではなく、インピーダンスを測定できる任意の計測器を使用することが可能である。
【0075】
また、コンデンサが未実装状態の多層基板1において、測定端子からの多層基板1の合成インピーダンスをシミュレーション(計算)またはインピーダンスアナライザ2等のインピーダンス計測器によって計測することによって、コンデンサ実装後の各コンデンサの共振周波数を予測することができる。
【0076】
また、測定端子の位置によって多層基板1に実装されるコンデンサの共振周波数が異なるが、シミュレーション(計算)またはインピーダンスアナライザ2等のインピーダンス計測器による実際の測定によって、コンデンサのコンデンサ容量の大小関係順に、コンデンサの共振周波数の大小関係が並ぶように測定端子の位置を決定することが可能である。
【0077】
さらに、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内において種々変更可能である。
【0078】
さらに、本明細書に記載および図示されている実施形態は具体例としてのものであるに過ぎず、本発明の範囲を限定するものと考えるべきではないと理解すべきである。本発明の精神および範囲にしたがって上述以外の変更および修正を施すことも可能である。
【符号の説明】
【0079】
1 多層基板
2 インピーダンスアナライザ
2a、2b 測定プローブ
4a、4b 4層目の回路パターン(測定端子)
C1 大容量コンデンサ
C2 小容量コンデンサ
f1、f2a、f2b、f3、f4,f5,f6 共振周波数
V1a、V1b、V2a、V2b、V3a、V3b、V4a、V4b、 ビア(導電体)
VP 3層目の共通の電源パターン
GP 3層目の共通の接地パターン
【技術分野】
【0001】
本発明は、コンデンサ内蔵基板の製造後にコンデンサの導通状態を検査する方法及びコンデンサ内蔵基板の構造に関するものである。特に、容量値の異なる複数のコンデンサが同一電源にネットされた状態で個別のコンデンサの接続検査が可能となるコンデンサ内蔵基板の提供を可能とするものである。
【背景技術】
【0002】
基板内に内蔵されたコンデンサの電気検査を行う場合、共通電源にて取り出された外部端子を利用して単一周波数におけるインピーダンスを測定する方法が一般的である(図9)。しかしながら、複数のコンデンサが共通電源にぶら下がっている状態において、合成容量を測定する方法では大容量と小容量(大容量の公差以下の容量)コンデンサが並列に接続されている場合には、小容量コンデンサの存在に基づくインピーダンス値の変化量が小さいので、検査することが不可能であった。
【0003】
一例として、複数個のコンデンサが並列に接続されている回路に対して、各コンデンサを個別に検査する方法(図10)が提案されている(たとえば、特許文献1参照)。
【0004】
この特許文献で示される方法では、信号発生器とその出力端子を電源パターンに接続し、接地パターンに繋がるコンデンサパッドから基板表面に配線を引き出し、電圧計に配線を接続させる。さらに、電圧計のもう一つの電極端子を接地パターンに接続する。この場合に、信号発生器より所定の電圧を発生させ、電圧計にて電圧Vを測定する。電圧計で測定した電圧値が0ボルトでない場合(V≠0)にはコンデンサが接続されていると判定し、電圧計で測定した電圧値が0ボルトである場合(V=0)にはコンデンサが未接続と判定する。
【0005】
また、他の一例として、大容量と小容量コンデンサが並列に接続されている回路に対して、小容量コンデンサを検査する方法が提案されている(図11)(たとえば、特許文献2参照)。
【0006】
この例では、コンデンサは容量によって除去可能な周波数が異なるため、信号線に所定の周波数を持ったスパイク状電圧波形を入力し、基板の外部端子にて測定される信号にスパイク状電圧波形が残っているかを確認することで、個々のコンデンサを検査することが可能になる。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開2004―221574号公報
【特許文献2】特開2008―292399号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
コンデンサを内蔵した基板において図10の方法(特許文献1)を適用する場合では、コンデンサの電極に測定用の端子を直接接触させることが出来ないため、電極に繋がる配線を基板表面まで引き出す必要がある。
【0009】
そのため、コンデンサの数だけ余分に配線を引き出さなければならず、余計な配線が加わることによる電子回路特性の劣化、基板サイズの拡大化、測定用の端子を増やすことによるコストの増大、測定回数がコンデンサの数だけ必要となるといった問題が生じる。また、この方法では電圧を測定するので実際に内蔵したコンデンサの容量については不明のままとなる。
【0010】
また、図11の方法(特許文献2)で基板に内蔵されているコンデンサを検査する場合には、配線のインダクタンス成分(L)とキャパシタンス成分(C)を算出してスパイク波形の周波数を決めなければならないが、配線パターンに帰属するインダクタンス(L)に関する扱いが考慮されていないために正確な周波数を算出することが出来ないという問題があった。
【0011】
そこで、本願では、配線パタ−ンのインダクタンス成分(L)とキャパシタンス成分(C)を含む合成インピーダンスを測定することに着目し、コンデンサ内蔵基板の製造後の検査を容易に実行することが可能となる電気部品内蔵基板の検査方法および電気部品内蔵基板の構造を提供することを目的とする。
【課題を解決するための手段】
【0012】
上記課題を解決するため、本発明は次のような構成を採用する。
【0013】
すなわち、請求項1に係る発明は、少なくとも二つ以上のコンデンサを内蔵する電気部品内蔵基板の電気部品接続検査方法であって、前記コンデンサの一端が前記電気部品内蔵基板(1)の共通の電源パターン(VP)に接続され、前記コンデンサの他の一端が前記電気部品内蔵基板(1)の共通の接地パターン(GP)に接続され、前記少なくとも二つ以上のコンデンサが前記共通の電源パターン(VP)と前記共通の接地パターン(GP)の間に並列に接続されて実装されている前記電気部品内蔵基板(1)に対して、前記コンデンサ、前記コンデンサに接続される前記共通の電源パターン(VP)、及び、前記コンデンサに接続される前記共通の接地パターン(GP)それぞれの既知インダクタンスとの合成インピーダンスによって規定される時定数によって分離される各々の共振周波数を測定用周波数としたインピーダンス計測(2)によって検査することを特徴とする。
【0014】
また、請求項2に係る発明は、請求項1に記載の電気部品接続検査方法において、前記少なくとも二つ以上のコンデンサにおけるそれぞれのコンデンサ容量値の大小関係が、CV1≧CV2≧・・・≧CVn(CVnはコンデンサ容量値、nは自然数)の場合に、前記電気部品内蔵基板(1)に実装されている前記少なくとも二つ以上のコンデンサにおける前記共振周波数(fn(fnは共振周波数、nは自然数))に対応する時定数の大小関係が、(LV1*CV1)1/2>(LV2*CV2)1/2>・・・>(LVn*CVn)1/2(LVnは前記コンデンサ、前記コンデンサに接続される前記共通の電源パターン(VP)、及び、前記コンデンサに接続される前記共通の接地パターン(GP)を含むインダクタンス値、nは自然数)となる位置に前記インピーダンス計測(2)をするための測定端子パッドを配置することを特徴とする。
【0015】
さらに、請求項3に係る発明は、請求項1または2に記載の電気部品接続検査方法において、前記インピーダンス計測(2)を実行するための前記測定端子パッド(P1a、P1b)は前記電気部品内蔵基板(1)の表面に配置され、測定端子パッド(P1a)と前記コンデンサ(C2)の一端、および、他の測定端子パッド(P1b)と前記コンデンサ(C2)の他の一端は、前記電気部品内蔵基板(1)の内部を貫通する導電体(V1a、V1b)を介して接続されていることを特徴とする。
【0016】
さらに、請求項4に係る発明は、請求項3に記載の電気部品接続検査方法において、前記測定端子パッド(P1a)および前記他の測定端子パッド(P1b)から最も近い位置に配置されるコンデンサ(C2)は、前記電気部品内蔵基板(1)に実装されているコンデンサの中でコンデンサ容量値が最も小さいコンデンサ(C2)であることを特徴とする。
【0017】
さらに、請求項5に係る発明は、請求項3または4に記載の電気部品接続検査方法において、前記電気部品内蔵基板(1)の内部を貫通する前記導電体(V1a、V1b)は、前記コンデンサの一端が直接接続されている前記共通の電源パターン(VP)と前記測定端子パッド(P1a)との間、および、当該コンデンサの他の一端が直接接続されている前記共通の接地パターン(GP)と他の前記測定端子パッド(P1b)との間にそれぞれ形成されることを特徴とする。
【0018】
さらに、請求項6に係る発明は、少なくとも二つ以上のコンデンサを内層に有する多層の電気部品内蔵基板(1)であって、前記コンデンサの一端が前記電気部品内蔵基板(1)の内層にある共通の電源パターン(VP)に直接接続され、前記コンデンサの他の一端が前記電気部品内蔵基板(1)の内層にある共通の接地パターン(GP)に直接接続され、前記少なくとも二つ以上のコンデンサが前記共通の電源パターン(VP)と前記共通の接地パターン(GP)の間に並列に接続されて実装され、前記コンデンサの一端が直接接続されている前記共通の電源パターン(VP)と前記電気部品内蔵基板(1)の最外層の表面にある測定端子パッド(P1a)との間、および、当該コンデンサの他の一端が直接接続されている前記共通の接地パターン(GP)と前記電気部品内蔵基板(1)の前記最外層の表面にある他の測定端子パッド(P1b)との間に、前記電気部品内蔵基板(1)の内部を貫通する導電体(V1a、V1b)が形成され、前記測定端子パッド(P1a)および前記他の測定端子パッド(P1b)から最も近い位置に最も容量が小さいコンデンサ(C2)が配置され、前記測定端子パッド(P1a)および前記他の測定端子パッド(P1b)からみた時定数の大小関係が(LV1*CV1)1/2>(LV2*CV2)1/2>・・・>(LVn*CVn)1/2(LVnは前記コンデンサ、前記コンデンサに接続される前記共通の電源パターン、及び、前記コンデンサに接続される前記共通の接地パターンを含むインダクタンス値、nは自然数)を満たすことを特徴とする。
【発明の効果】
【0019】
本発明によれば、各コンデンサの共振周波数が分離されるため、少なくとも二つ以上のコンデンサの電気接続検査を、インピーダンス計測を行うことにより一つの工程で行うことができる。
【図面の簡単な説明】
【0020】
【図1】本発明の実施形態に係る全体を示す図である。
【図2】本発明の実施形態に係る配線パターンの一例を示す図である。
【図3】本発明の実施形態に係る測定結果の一例を示す図である。
【図4】本発明の実施形態に係る測定結果の一例を示す図である。
【図5】本発明の実施形態に係る配線パターンの一例を示す図である。
【図6】本発明の実施形態に係る測定結果の一例を示す図である。
【図7】本発明の実施形態に係る回路モデルの一例を示す図である。
【図8】本発明の実施形態に係る回路モデルの測定結果の一例を示す図である。
【図9】従来技術に係わる実施形態の概念を示す図である。
【図10】従来技術(特許文献1)に係わる実施形態の概念を示す図である。
【図11】従来技術(特許文献2)に係わる実施形態の概念を示す図である。
【図12】インピーダンスアナライザによるインピーダンスの測定原理を示す図である。
【発明を実施するための形態】
【0021】
以下、図面を参照して本発明を実施するための最良の形態について説明する。
【0022】
但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【0023】
(実施形態)
本実施の形態では、本発明における、容量値が異なる複数のコンデンサが内蔵されている基板において、各コンデンサに因る共振が分離される位置でインピーダンス測定を実施することでコンデンサの電気検査を容易に行う方法およびコンデンサ等の電気部品内蔵基板の構造について説明する。
【0024】
最初に、当該機能を発揮するための構成について、図1を用いて説明する。
【0025】
図1に示す基板1は、大容量コンデンサC1と小容量コンデンサC2とを内蔵した電気部品内蔵基板(多層基板)1である。ここでは、一例として、大容量コンデンサC1の容量を33μF、小容量コンデンサC2の容量を2.2μFとしているが、C1及びC2と電気的に接続された各々の回路パターンのインダクタンスとの合成による回路の時定数が分離されていれば、容量の値が制約されることはない。ここで、コンデンサの時定数はコンデンサと電気的に接続された各々の回路パターンのインダクタンスとの合成インピーダンスによって規定され、((合成インピーダンスのキャパシタンス(コンデンサC1またはC2))×(合成インピーダンスのインダクタンス(各々の回路パターンのインダクタンスの合成)))1/2で表され、コンデンサC1に対する時定数の値とコンデンサC2に対する時定数の値とが異なれば両方の時定数は分離されることになる。本実施形態における多層基板1は、4層の回路パターンを含み、各回路パターンの間には絶縁体が絶縁層として挟まれている。しかし、本願における多層基板はこれに限られず、回路パターンの層数は任意の数とすることができ、その任意の回路パターン層の間に絶縁層を挟むことができる。
【0026】
図1の多層基板1では、大容量コンデンサC1と小容量コンデンサC2が3層目回路パターン上に実装されている(2層目回路パターンと3層目回路パターンの間の、多層基板1の内層に大容量コンデンサC1と小容量コンデンサC2とが内蔵されている)。
【0027】
図1では、多層基板1に実装された小容量コンデンサC2の一端C2aは、小容量コンデンサC2の一端C2aに接続された3層目の回路パターン3a、ビアV1a(3層目の回路パターン3bと4層目の回路パターン4bとを電気的に接続する導電体)、4層目の回路パターン4a(インピーダンスアナライザ2の測定プローブを接触させるための測定端子(測定端子パッドP2a))を介して、インピーダンスアナライザ2の測定プローブ2aに接続されている。
【0028】
また、多層基板1の内部に実装された小容量コンデンサC2の他の一端C2bは、小容量コンデンサC2の他の一端C2bに接続された3層目の回路パターン3b、ビアV1b(3層目の回路パターン3bと4層目の回路パターン4bとを電気的に接続する導電体)、4層目の回路パターン4b(インピーダンスアナライザ2の測定プローブを接触させるための測定端子(測定端子パッドP2b))を介して、インピーダンスアナライザ2の測定プローブ2bに接続されている。
【0029】
インピーダンスアナライザ2の測定プローブ2a、4層目の回路パターン4a、ビアV1a、3層目の回路パターン3a、小容量コンデンサC2、3層目の回路パターン3b、ビアV1b、4層目の回路パターン4b、測定プローブ2bによって構成される回路によって決定される時定数に対応する共振周波数が存在する。
【0030】
この場合、小容量コンデンサC2の共振周波数は1/2π(LC2)1/2(Lは小容量コンデンサC2のインダクタンス)で表される。本実施形態では、小容量コンデンサC2を含む上記回路の共振周波数を、インピーダンスアナライザ2によって検知することができる(詳細は後述する)。あるいは、基板の設計データから抽出した回路パターンを利用して三次元電磁界解析を精度良く実施して得られた回路パターンのインピーダンス計算値を利用して共振周波数を検知することも可能である。
【0031】
図12に、インピーダンス測定で一般的に用いられるインピーダンスアナライザ2の主要な構成を示す。測定対象のインピーダンスをZx、既知の抵抗をRとするとき、それぞれにかかる電圧をVa、Vbとする。既知の抵抗に流れる電流とDUT(device under test)に流れる電流が等しくなるとき、Va/Zx+Vb/R=0となるため、検出器の電位が0となるときVaとVbの電圧を測定すれば、Zx=R×Va/VbよりDUTのインピーダンスを算出することが出来る。
【0032】
本実施形態では、小容量コンデンサC2を含む上記回路の共振周波数を予め演算しておき、共振周波数における電気部品内蔵基板(多層基板)1のインピーダンスをインピーダンスアナライザ2で測定する。共振周波数に対応するコンデンサが電気部品内蔵基板(多層基板)1に電気的に接続され確実に実装されている場合には、その共振周波数におけるインピーダンスは十分に小さな値となる(図3、図4、図6、図8参照)。しかし、共振周波数に対応するコンデンサが電気部品内蔵基板(多層基板)1に電気的に接続されておらず、未実装になっている場合には、その共振周波数においてコンデンサが実装されている場合とインピーダンスに差異が生じる。
【0033】
このようにして、インピーダンスアナライザ2を使用した、共振周波数におけるインピーダンス計測の実行によってコンデンサが電気部品内蔵基板(多層基板)1に確実に実装されているか否かを検査することが可能になる。
【0034】
図2は大容量コンデンサC1および小容量コンデンサC2が実装される3層目の配線パターンを表す。
【0035】
小容量コンデンサC2の近傍にビアV1aとビアV1bとのペアからなるビア1、および、ビアV2aとビアV2bとのペアからなるビアV2とを設け、基板表面(4層目回路パターン)に各ビアと接続される測定端子が配置される。
【0036】
ビアV1aとビアV2aとは、3層目の共通の電源パターンに接続されており、ビアV1bとビアV2bとは、3層目の共通の接地パターンに接続されている。
【0037】
大容量コンデンサC1および小容量コンデンサC2は、3層目の共通の接地パターンおよび3層目の共通の電源パターンに並列に接続されることになる。
【0038】
この場合に、インピーダンスアナライザ2の測定プローブ2aをビアV1aまたはビアV1bに繋がる基板表面の測定端子(4層目の回路パターン4bおよび4a)に接続し、前記測定端子からインピーダンスアナライザ2を用いてインピーダンス測定した結果を測定結果1(実線)として図3に示す。
【0039】
図3の測定結果1(実線)では、大容量コンデンサC1に起因する共振周波数f1および小容量コンデンサC2に起因する共振周波数f2においてインピーダンスが変化し、他の周波数と比較してインピーダンスが低くなることが示されている。
【0040】
共振周波数f2には、小容量コンデンサC2および測定プローブ2aから測定プローブ2bに接続される多層基板1に形成される上記回路パターンのインピーダンス成分の影響も含まれる。
【0041】
同様に、共振周波数f1には、大容量コンデンサC1および測定プローブ2aから測定プローブ2bに接続される多層基板1に形成される回路のインピーダンス成分の影響も含まれる。
【0042】
また、インピーダンスアナライザ2と測定プローブ2aおよび2bを用いて、ビアV2aとビアV2bに繋がる基板表面の測定端子からインピーダンス測定した結果を結果測定2(破線)として図3に示す。
【0043】
図3の測定結果2(破線)においても、大容量コンデンサC1の共振周波数f1および小容量コンデンサC2の共振周波数(f2a、f2b)が分離されており、コンデンサによるインピーダンスの変動を測定できることが示されている。小容量コンデンサC2の共振周波数は回路パターンのインダクタンスの違いが影響して、測定結果2(破線)の共振周波数f2aと測定結果1(実線)の共振周波数f2bとでは異なった値として測定されたことが示されている。
【0044】
測定結果1および測定結果2のいずれのインピーダンス測定においても大容量コンデンサC1に起因する共振周波数と小容量コンデンサC2に起因する共振周波数とが分離されていることから、何れの共振周波数が大容量コンデンサC1または小容量コンデンサC2に対応するかを検知(識別)することが可能となる。従って、大容量コンデンサC1および小容量コンデンサC2を分離して検査することが可能である。
【0045】
しかし、ビアV2aとビアV2bとのペアを用いて測定した測定結果2よりも、ビアV1aとビアV1bとのペアを用いて測定した測定結果1の方が、大容量コンデンサC1および小容量コンデンサC2の共振周波数付近のインピーダンスの変化が大きいことが示されている。
【0046】
したがって、大容量コンデンサからは遠く、かつ、小容量コンデンサの近傍に配置されたビアV1aとビアV1bとのペアを用いて測定した方が、大容量コンデンサC1および小容量コンデンサC2を精度よく分離して検査することがより容易となる。
【0047】
すなわち、測定端子は大容量コンデンサからは遠く、かつ、小容量コンデンサの近傍に配置することによって、大容量コンデンサの共振周波数と小容量コンデンサの共振周波数とを分離して検査することがより容易になる。
【0048】
次に、図1の多層基板1に大容量コンデンサC1(33μF)だけを実装し、ビアV1aとビアV1bとからインピーダンス測定を実施した結果を図4に太い破線で示し、図1の多層基板1に小容量コンデンサC2(2.2μF)だけを実装し、ビアV1aとビアV1bとからインピーダンス測定を実施した結果を図4に実線で示し、図1の多層基板1に大容量コンデンサC1(33μF)と小容量コンデンサC2(2.2μF)の両方を実装し、ビアV1aとビアV1bとからインピーダンス測定を実施した結果を図4に細い破線で示す。
【0049】
この結果から、図4の周波数領域W1で示される帯域内のインピーダンスの変動から大容量コンデンサC1の有無(大容量コンデンサに起因する共振周波数の有無)が判明する。
【0050】
また、図4の周波数領域W2(ただし太い実線と破線が重なる領域は除く)で示される帯域内のインピーダンスの変動から小容量コンデンサC2の有無(小容量コンデンサに起因する共振周波数の有無)が判明するため、コンデンサの電気検査が可能となる。すなわち、大容量コンデンサC1または小容量コンデンサC2が多層基板1に電気的に確実に実装されているか否かを確認することが可能となる。
【0051】
このように、本願の少なくとも二つ以上のコンデンサを内蔵する電気部品内蔵基板の電気部品接続検査方法によれば、コンデンサ(C1、C2)、コンデンサ(C1、C2)に接続される共通の電源パターン(VP)、及び、コンデンサに接続される共通の接地パターン(GP)それぞれの既知インダクタンスとの合成インピーダンスによって規定される時定数によって分離される各々の共振周波数を測定用周波数としたインピーダンス計測によって検査する。
【0052】
ここで、時定数はそれぞれのコンデンサに対応する時定数であって、合成インピーダンスはコンデンサ(C1またはC2)と、コンデンサ(C1またはC2)に接続される共通の電源パターン(VP)の既知インダクタンスと、コンデンサ(C1またはC2)に接続される共通の接地パターン(GP)の既知インダクタンスとが合成されたインピーダンスであって、コンデンサ(C1またはC2)の時定数は((合成インピーダンスのキャパシタンス(コンデンサC1またはC2))×(合成インピーダンスのインダクタンス(電源パターン(VP)の既知インダクタンスと接地パターン(GP)の既知インダクタンスとの合成インダクタンス)))1/2で表され、コンデンサC1に対する時定数の値とコンデンサC2に対する時定数の値とが異なれば両方の時定数差に基づくインピーダンス分離がなされることになる。
【0053】
図5は、図1の多層基板1において3層目の回路パターンと4層目の回路パターンとの間に形成されるビア(ビアV1aおよびビアV1bからなるビアV1、ビアV3aおよびビアV3bからなるビアV3、ビアV4aおよびビアV4bなるビアV4)を、小容量コンデンサC2から少しずつ離し、なおかつ大容量コンデンサC1からも少しずつ離して配置した場合の3層目の回路パターンを示す図である。
【0054】
各ビア(ビアV1a、ビアV1b、ビアV3a、ビアV3b、ビアV4a、ビアV4b)は図5において図示しない基板表面(4層目回路パターン)の測定端子(図示せず)に接続される。したがって、図5は小容量コンデンサC2および大容量コンデンサC1と測定端子の距離を変化させてビアを配置した場合の3層目の回路パターンを示す図である。
【0055】
図5の回路パターンを有する多層基板1において、各測定端子からインピーダンスアナライザ2を使用して多層基板1のインピーダンスを測定した結果を図6に示す。
【0056】
図6において、ビアV1aおよびビアV1bからなるビアV1を介してインピーダンスアナライザ2を使用して多層基板1のインピーダンス測定を実施した結果を実線(測定結果3)で示し、ビアV3aおよびビアV3bからなるビアV3を介してインピーダンスアナライザ2を使用して多層基板1のインピーダンス測定を実施した結果を太い破線(測定結果4)で示し、小容量コンデンサから最も離れた位置にあるビアV4aおよびビアV4bからなるビアV4を介してインピーダンスアナライザ2を使用して多層基板1のインピーダンス測定を実施した結果を細かい破線(測定結果5)で示した。
【0057】
いずれの場合においても、大容量コンデンサに起因する共振周波数の有無と小容量コンデンサに起因する共振周波数の有無とによる共振の分離を確認することが出来き、且つインピーダンスの分離抽出が可能なことを示している。
【0058】
しかし、測定位置であるインピーダンスアナライザ2の測定プローブ2aおよび2bを小容量コンデンサにより近いビアを介した小容量コンデンサに近い測定端子に接続すると、小容量コンデンサに起因するインピーダンス低減効果が大きくなるため、共振の分離を観測するための測定端子は小容量コンデンサの近傍に配置することが最適となる。これは、ビアV1を介して多層基板1のインピーダンス測定を実施した結果である図6の測定結果3において、小容量コンデンサC2に起因する共振周波数におけるインピーダンスの変化が最も大きいことから分かる。
【0059】
次に、少なくとも二つ以上のコンデンサにおけるそれぞれのコンデンサ容量値の大小関係が、CV1≧CV2≧・・・≧CVn(CVnはコンデンサ容量値、nは自然数)の場合に、電気部品内蔵基板に実装されている少なくとも二つ以上のコンデンサにおける共振周波数に対応する時定数の大小関係が、(LV1*CV1)1/2>(LV2*CV2)1/2>・・・>(LVn*CVn)1/2(LVnは前記コンデンサ、前記コンデンサに接続される前記共通の電源パターン、及び、前記コンデンサに接続される前記共通の接地パターンを含むインダクタンス値、nは自然数)となる位置に前記インピーダンス計測をするための測定端子パッドを配置する電気部品内蔵基板の電気部品接続検査方法について、図7を用いて説明する。図7では測定端子4aおよび測定端子4bからコンデンサC3を測定するときの抵抗RV3(10mΩ)およびインダクタンスLV3(1.0nH)をコンデンサC3と直列に接続した容量CV3が1nFのコンデンサC3と、測定端子4aおよび測定端子4bからコンデンサC4を測定するときの抵抗RV4(15mΩ)およびインダクタンスLV4(1.5nH)をコンデンサC4と直列に接続した容量CV4が10nFのコンデンサC4と、測定端子4aおよび測定端子4bからコンデンサC5を測定するときの抵抗RV5(20mΩ)およびインダクタンスLV5(2.0nH)をコンデンサC5と直列に接続した容量CV5が100nFのコンデンサC5と、測定端子4aおよび測定端子4bからコンデンサC6を測定するときの抵抗RV6(25mΩ)およびインダクタンスLV5(2.5nH)をコンデンサC6と直列に接続した容量CV6が1000nFのコンデンサC6とを図2における共通の電源パターンVPと共通の接地パターンGPに並列接続した回路モデルである。
【0060】
コンデンサC3の時定数は(容量CV3×インダクタンスLV3)1/2=5.0×108となり、コンデンサC4の時定数は(容量CV4×インダクタンスLV4)1/2=1.4×108となり、コンデンサC5の時定数は(容量CV5×インダクタンスLV5)1/2=3.8×109となり、コンデンサC6の時定数は(容量CV6×インダクタンスLV6)1/2=5.0×109となり、コンデンサC3、コンデンサC4、コンデンサC5、コンデンサC6の容量の大小関係(コンデンサC3<コンデンサC4<コンデンサC5<コンデンサC6)と各コンデンサの時定数の大小関係(コンデンサC3の時定数<コンデンサC4の時定数<コンデンサC5の時定数<コンデンサC6の時定数)は一致する。したがって、各コンデンサに対応する共振周波数を測定用周波数としたインピーダンス測定は、インピーダンスアナライザ2を使用して順番に測定が可能となり、各コンデンサが多層基板1に接続されているか否かを確実に検査可能となる。
【0061】
図8は図7で示される回路モデルのインピーダンスを測定若しくはシミュレーションした結果を示すインピーダンス波形の図である。
【0062】
コンデンサC3に対応する共振周波数が共振周波数f3であり、コンデンサC4に対応する共振周波数が共振周波数f4であり、コンデンサC5に対応する共振周波数が共振周波数f5であり、コンデンサC6に対応する共振周波数が共振周波数f6である。
【0063】
このようにインピーダンスを測定して各共振周波数の有無を確認し、各共振周波数におけるインピーダンスを計測することで、共振周波数に対応するコンデンサが基板に接続されているか否かを確実に検査することが可能である。
【0064】
このように、図7で示される回路モデルに対応する少なくとも二つ以上のコンデンサを内層に有する多層の電気部品内蔵基板では、測定端子パッド(P4a)および他の測定端子パッド(P4b)から最も近い位置に最も容量が小さいコンデンサ(C3)が配置され、前記測定端子パッド(P4a)および前記他の測定端子パッド(P4b)からみた時定数の大小関係が(LV3*CV3)1/2>(LV4*CV4)1/2>(LV5*CV5)1/2>(LV6*CV6)1/2>(LVnはコンデンサCn、コンデンサCnに接続される共通の電源パターン、及び、コンデンサCnに接続される前記共通の接地パターンを含むインダクタンス値、n=3、4、5、6)を満たす。ここで、コンデンサの数がn個であれば、最も容量が小さいコンデンサをC1とし、nを自然数として、n個のコンデンサの関係を示すこともできる。
【0065】
以上のように、本発明によれば、多層基板である電気部品内蔵基板に内蔵されている各コンデンサと共通の電源パターン及び共通の接地パターンの合成に起因する共振周波数が分離されるので、電気部品内蔵基板表面の測定端子からのインピーダンス測定によって電気部品内蔵基板に内蔵されている各コンデンサが回路パターンに接続されているか否かの電気検査が可能となる。
【0066】
また、コンデンサの数に対応するコンデンサの電極に繋がる配線を基板表面まで引き出す必要がなくなる。そのために、コンデンサの数だけコンデンサ検査用の配線を引き出す必要がなくなる。
【0067】
また、コンデンサ検査用の余計な配線が必要なくなるので、電気部品内蔵基板における電子回路特性の劣化、電気部品内蔵基板の基板サイズの拡大化、検査用の端子を増やすことによるコストの増大、更には検査用端子への測定プローブをセットする回数がコンデンサの数だけ必要となるといった問題を解決することが可能になる。
【0068】
また、電気部品内蔵基板の共通の電源パターン及び共通の接地パターンに起因する既知インダクタンス(L)を含めた合成インピーダンスを既知共振周波数帯で測定を行う為、コンデンサの接続の有無を確実に検査することが可能になる。
【0069】
また、各コンデンサの共振周波数帯でのインピーダンス計測を行うことで、どのコンデンサが接続不良を起こしているのかが明確になるので、電気部品内蔵基板に内蔵されている各コンデンサの電気検査を確実に実施することが可能になる。
【0070】
また、電気部品内蔵基板において、大容量と小容量のコンデンサが並列に内蔵されている場合であっても、各コンデンサの検査が可能となる。本発明によれば、電気部品内蔵基板に内蔵されているコンデンサの容量の大小関係と時定数の大小関係が一致していれば、多種類のコンデンサが内蔵されている場合でも検査が可能となる。一例として2.2μF、0.1μF、10nFのコンデンサがそれぞれ内蔵されている場合であっても電気検査が可能である。
【0071】
また、電気部品内蔵基板に内蔵されている各コンデンサと共通の電源パターン及び共通の接地パターンのインダクタンスに起因するLC共振の時定数分離を効果的に発現する為に、容量が小さいコンデンサに対し、小さいインダクタンスとなるように外部端子を配置することで、共振周波数間の周波数の差が大きくなり、複数の共振周波数間で干渉が発生しづらくなるので各コンデンサの電気検査が簡易に実施することが可能となる。
【0072】
すなわち、電気部品内蔵基板に内蔵され実装されているコンデンサ、および、配線パタ−ンのインダクタンス成分(L)とキャパシタンス成分(C)を含む合成インピーダンスを測定することに着目しているため、コンデンサ内蔵基板の製造後の検査を容易に実行することが可能となる。
【0073】
以上のように、本発明は、コンデンサ内蔵基板の製造後にコンデンサの導通状態を検査する方法及びコンデンサ内蔵基板の構造に関するものである。特に、容量の異なる複数のコンデンサが同一電源にネットされた状態で個別のコンデンサの接続検査が可能となるコンデンサ内蔵基板の提供を可能とするものである。
【0074】
なお、上記実施形態においては、多層基板1に内蔵されたコンデンサの共振周波数を測定用周波数としたインピーダンスの測定をインピーダンスアナライザ2で実施するように説明したが、本願はこれに限定されるものではなく、インピーダンスを測定できる任意の計測器を使用することが可能である。
【0075】
また、コンデンサが未実装状態の多層基板1において、測定端子からの多層基板1の合成インピーダンスをシミュレーション(計算)またはインピーダンスアナライザ2等のインピーダンス計測器によって計測することによって、コンデンサ実装後の各コンデンサの共振周波数を予測することができる。
【0076】
また、測定端子の位置によって多層基板1に実装されるコンデンサの共振周波数が異なるが、シミュレーション(計算)またはインピーダンスアナライザ2等のインピーダンス計測器による実際の測定によって、コンデンサのコンデンサ容量の大小関係順に、コンデンサの共振周波数の大小関係が並ぶように測定端子の位置を決定することが可能である。
【0077】
さらに、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内において種々変更可能である。
【0078】
さらに、本明細書に記載および図示されている実施形態は具体例としてのものであるに過ぎず、本発明の範囲を限定するものと考えるべきではないと理解すべきである。本発明の精神および範囲にしたがって上述以外の変更および修正を施すことも可能である。
【符号の説明】
【0079】
1 多層基板
2 インピーダンスアナライザ
2a、2b 測定プローブ
4a、4b 4層目の回路パターン(測定端子)
C1 大容量コンデンサ
C2 小容量コンデンサ
f1、f2a、f2b、f3、f4,f5,f6 共振周波数
V1a、V1b、V2a、V2b、V3a、V3b、V4a、V4b、 ビア(導電体)
VP 3層目の共通の電源パターン
GP 3層目の共通の接地パターン
【特許請求の範囲】
【請求項1】
少なくとも二つ以上のコンデンサを内蔵する電気部品内蔵基板の電気部品接続検査方法であって、
前記コンデンサの一端が前記電気部品内蔵基板の共通の電源パターンに接続され、前記コンデンサの他の一端が前記電気部品内蔵基板の共通の接地パターンに接続され、前記少なくとも二つ以上のコンデンサが前記共通の電源パターンと前記共通の接地パターンの間に並列に接続されて実装されている前記電気部品内蔵基板に対して、
前記コンデンサ、前記コンデンサに接続される前記共通の電源パターン、及び、前記コンデンサに接続される前記共通の接地パターンそれぞれの既知インダクタンスとの合成インピーダンスによって規定される時定数によって分離される各々の共振周波数を計測用周波数としてインピーダンス計測を行うことで個別の内蔵部品の電気的接続検査を行うことを特徴とする電気部品内蔵基板の電気部品接続検査方法。
【請求項2】
請求項1に記載の電気部品接続検査方法において、
前記少なくとも二つ以上のコンデンサにおけるそれぞれのコンデンサ容量値の大小関係が、CV1≧CV2≧・・・≧CVn(CVnはコンデンサ容量値、nは自然数)の場合に、前記電気部品内蔵基板に実装されている前記少なくとも二つ以上のコンデンサにおける前記共振周波数に対応する時定数の大小関係が、(LV1*CV1)1/2>(LV2*CV2)1/2>・・・>(LVn*CVn)1/2(LVnは前記コンデンサ、前記コンデンサに接続される前記共通の電源パターン、及び、前記コンデンサに接続される前記共通の接地パターンを含むインダクタンス値、nは自然数)となる位置に前記インピーダンス計測をするための測定端子パッドを配置することを特徴とする電気部品内蔵基板の電気部品接続検査方法。
【請求項3】
請求項1または2に記載の電気部品接続検査方法において、
前記インピーダンス計測を実行するための前記測定端子パッドは前記電気部品内蔵基板の表面に配置され、測定端子パッドと前記コンデンサの一端、および、他の測定端子パッドと前記コンデンサの他の一端は、前記電気部品内蔵基板の内部を貫通する導電体を介して接続されていることを特徴とする電気部品内蔵基板の電気部品接続検査方法。
【請求項4】
請求項3に記載の電気部品接続検査方法において、
前記測定端子パッドおよび前記他の測定端子パッドから最も近い位置に配置されるコンデンサは、前記電気部品内蔵基板に実装されているコンデンサの中でコンデンサ容量値が最も小さいコンデンサであることを特徴とする電気部品内蔵基板の電気部品接続検査方法。
【請求項5】
請求項3または4に記載の電気部品接続検査方法において、
前記電気部品内蔵基板の内部を貫通する前記導電体は、前記コンデンサの一端が直接接続されている前記共通の電源パターンと前記測定端子パッドとの間、および、当該コンデンサの他の一端が直接接続されている前記共通の接地パターンと他の前記測定端子パッドとの間、にそれぞれ形成されることを特徴とする電気部品内蔵基板の電気部品接続検査方法。
【請求項6】
少なくとも二つ以上のコンデンサを内層に有する多層の電気部品内蔵基板であって、
前記コンデンサの一端が前記電気部品内蔵基板の内層にある共通の電源パターンに直接接続され、前記コンデンサの他の一端が前記電気部品内蔵基板の内層にある共通の接地パターンに直接接続され、前記少なくとも二つ以上のコンデンサが前記共通の電源パターンと前記共通の接地パターンの間に並列に接続されて実装され、
前記コンデンサの一端が直接接続されている前記共通の電源パターンと前記電気部品内蔵基板の最外層の表面にある測定端子パッドとの間、および、当該コンデンサの他の一端が直接接続されている前記共通の接地パターンと前記電気部品内蔵基板の前記最外層の表面にある他の測定端子パッドとの間に、前記電気部品内蔵基板の内部を貫通する導電体が形成され、
前記測定端子パッドおよび前記他の測定端子パッドから最も近い位置に最も容量が小さいコンデンサが配置され、前記測定端子パッドおよび前記他の測定端子パッドからみた時定数の大小関係が(LV1*CV1)1/2>(LV2*CV2)1/2>・・・>(LVn*CVn)1/2(LVnは前記コンデンサ、前記コンデンサに接続される前記共通の電源パターン、及び、前記コンデンサに接続される前記共通の接地パターンを含むインダクタンス値、nは自然数)を満たすことを特徴とする電気部品内蔵基板。
【請求項1】
少なくとも二つ以上のコンデンサを内蔵する電気部品内蔵基板の電気部品接続検査方法であって、
前記コンデンサの一端が前記電気部品内蔵基板の共通の電源パターンに接続され、前記コンデンサの他の一端が前記電気部品内蔵基板の共通の接地パターンに接続され、前記少なくとも二つ以上のコンデンサが前記共通の電源パターンと前記共通の接地パターンの間に並列に接続されて実装されている前記電気部品内蔵基板に対して、
前記コンデンサ、前記コンデンサに接続される前記共通の電源パターン、及び、前記コンデンサに接続される前記共通の接地パターンそれぞれの既知インダクタンスとの合成インピーダンスによって規定される時定数によって分離される各々の共振周波数を計測用周波数としてインピーダンス計測を行うことで個別の内蔵部品の電気的接続検査を行うことを特徴とする電気部品内蔵基板の電気部品接続検査方法。
【請求項2】
請求項1に記載の電気部品接続検査方法において、
前記少なくとも二つ以上のコンデンサにおけるそれぞれのコンデンサ容量値の大小関係が、CV1≧CV2≧・・・≧CVn(CVnはコンデンサ容量値、nは自然数)の場合に、前記電気部品内蔵基板に実装されている前記少なくとも二つ以上のコンデンサにおける前記共振周波数に対応する時定数の大小関係が、(LV1*CV1)1/2>(LV2*CV2)1/2>・・・>(LVn*CVn)1/2(LVnは前記コンデンサ、前記コンデンサに接続される前記共通の電源パターン、及び、前記コンデンサに接続される前記共通の接地パターンを含むインダクタンス値、nは自然数)となる位置に前記インピーダンス計測をするための測定端子パッドを配置することを特徴とする電気部品内蔵基板の電気部品接続検査方法。
【請求項3】
請求項1または2に記載の電気部品接続検査方法において、
前記インピーダンス計測を実行するための前記測定端子パッドは前記電気部品内蔵基板の表面に配置され、測定端子パッドと前記コンデンサの一端、および、他の測定端子パッドと前記コンデンサの他の一端は、前記電気部品内蔵基板の内部を貫通する導電体を介して接続されていることを特徴とする電気部品内蔵基板の電気部品接続検査方法。
【請求項4】
請求項3に記載の電気部品接続検査方法において、
前記測定端子パッドおよび前記他の測定端子パッドから最も近い位置に配置されるコンデンサは、前記電気部品内蔵基板に実装されているコンデンサの中でコンデンサ容量値が最も小さいコンデンサであることを特徴とする電気部品内蔵基板の電気部品接続検査方法。
【請求項5】
請求項3または4に記載の電気部品接続検査方法において、
前記電気部品内蔵基板の内部を貫通する前記導電体は、前記コンデンサの一端が直接接続されている前記共通の電源パターンと前記測定端子パッドとの間、および、当該コンデンサの他の一端が直接接続されている前記共通の接地パターンと他の前記測定端子パッドとの間、にそれぞれ形成されることを特徴とする電気部品内蔵基板の電気部品接続検査方法。
【請求項6】
少なくとも二つ以上のコンデンサを内層に有する多層の電気部品内蔵基板であって、
前記コンデンサの一端が前記電気部品内蔵基板の内層にある共通の電源パターンに直接接続され、前記コンデンサの他の一端が前記電気部品内蔵基板の内層にある共通の接地パターンに直接接続され、前記少なくとも二つ以上のコンデンサが前記共通の電源パターンと前記共通の接地パターンの間に並列に接続されて実装され、
前記コンデンサの一端が直接接続されている前記共通の電源パターンと前記電気部品内蔵基板の最外層の表面にある測定端子パッドとの間、および、当該コンデンサの他の一端が直接接続されている前記共通の接地パターンと前記電気部品内蔵基板の前記最外層の表面にある他の測定端子パッドとの間に、前記電気部品内蔵基板の内部を貫通する導電体が形成され、
前記測定端子パッドおよび前記他の測定端子パッドから最も近い位置に最も容量が小さいコンデンサが配置され、前記測定端子パッドおよび前記他の測定端子パッドからみた時定数の大小関係が(LV1*CV1)1/2>(LV2*CV2)1/2>・・・>(LVn*CVn)1/2(LVnは前記コンデンサ、前記コンデンサに接続される前記共通の電源パターン、及び、前記コンデンサに接続される前記共通の接地パターンを含むインダクタンス値、nは自然数)を満たすことを特徴とする電気部品内蔵基板。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2011−142202(P2011−142202A)
【公開日】平成23年7月21日(2011.7.21)
【国際特許分類】
【出願番号】特願2010−1762(P2010−1762)
【出願日】平成22年1月7日(2010.1.7)
【出願人】(000002897)大日本印刷株式会社 (14,506)
【Fターム(参考)】
【公開日】平成23年7月21日(2011.7.21)
【国際特許分類】
【出願日】平成22年1月7日(2010.1.7)
【出願人】(000002897)大日本印刷株式会社 (14,506)
【Fターム(参考)】
[ Back to top ]