本発明の試験装置は、被試験デバイス１５を試験する試験装置であって、被試験デバイス１５に試験信号を印加するドライバ１２２と、印加された試験信号に対応して被試験デバイス１５が出力した結果信号を、予め定められた基準電圧と比較するコンパレータ１２８と、被試験デバイス１５に対して読込動作を行う場合に、試験信号の電圧を予め定められた電圧値に設定することにより、結果信号の伝送路をドライバ１２２に終端させる設定電圧出力部１１０とを備える。 （もっと読む）

集積回路（ＩＣ）は、多数の埋込型テスト回路を含み、それらはすべて、テスト負荷に結合されたリング発振器を含んでいる。テスト負荷は、リング発振器における直接短絡か、または、ＩＣの配線層のうちの１つを表わす配線負荷である。各埋込型テスト回路についてモデル方程式が定義され、各モデル方程式は、その関連する埋込型テスト回路の出力遅延を、フロントエンドオブライン（ＦＥＯＬ）パラメータおよびバックエンドオブライン（ＢＥＯＬ）パラメータの関数として特定する。次に、テスト回路出力遅延の関数としてのさまざまなＦＥＯＬパラメータおよびＢＥＯＬパラメータについて、モデル方程式を解く。最後に、測定された出力遅延値をこれらのパラメータ方程式に代入して、さまざまなＦＥＯＬパラメータおよびＢＥＯＬパラメータについての実際の値を生成し、それにより、懸念されるどの区域も迅速かつ正確に識別されるようにする。
（もっと読む）

【課題】各集積回路を試験する場合に試験機の各接続チャネル数を低減できて、エラーの発生や、コストを抑制できる集積回路、試験システムおよび試験方法を提供する。
【解決手段】エラーデータが試験モードに応じて読み出され、上記エラーデータを、第１および第２データ出力部を介してそれぞれ出力できる集積回路を設ける。集積回路に試験回路を、第１読み込み命令が印加されるとき、エラーデータを第１データ出力部に出力し、第２データ出力部を高インピーダンスに切り替え、第２読み込み命令が印加されるとき、エラーデータを第２データ出力部に出力し、第１データ出力部を高インピーダンスに切り替えるように設ける。
（もっと読む）

複数の光ファイバケーブルの曲率制限を満足させることができるケーブル布設技術を提供するを目的とする試験装置１００は、被試験デバイスにテストパターンを印加する複数のテストボードを有するテストヘッド１０２と、テストヘッド１０２によるテストシーケンスを制御するメインフレーム１０４と、テストヘッド１０２とメインフレーム１０４とを光接続する複数のフラット型ケーブル２００を有する光ファイバケーブルユニット１０６及び複数の光ファイバケーブル１０８と、光ファイバケーブルユニット１０６と複数の光ファイバケーブル１０８とを接続するダム１０７と、光ファイバケーブルユニット１０６が有する複数のフラット型ケーブル２００間の周長差を吸収する周長差吸収装置１１０と、メインフレーム１０４が有するテストボード６１２に接続される光ファイバケーブル１０８を湾曲させて保持するケーブルガイドユニット１１２とを備える。 （もっと読む）

デバイス検査用のキャリブレーション構造。
（もっと読む）

磁場を測定するプローブは、所定の選択された測定軸に沿う磁場を感知する少なくとも一個の磁気抵抗センサ（１０２，１０４、１０６）を備える。そのプローブは、一つの場所においてお互いが固定して接続された少なくとも二個の磁気抵抗センサ（１０２，１０４、１０６）であって、それらの選択された測定軸の角度がずらされるような前記の磁気抵抗センサを備え、かつそのプローブは、それらの選択された測定軸に沿う各センサにより測定された磁場を表わす信号を提供するために、各磁気抵抗センサ（１０２，１０４、１０６）に固有な出力端子を備える。
（もっと読む）

磁場を測定するプローブは、選択された測定軸に沿う磁場を感知する少なくとも一個の磁気抵抗または磁気誘導センサを備える。プローブは、その選択された測定軸が平行かつ、選択された測定軸に関して横方向に、互いにオフセットされるように、一つの場所において互いが固定して接続された少なくとも二個の磁気抵抗センサ１４、１６を備え、プローブは、その選択された測定軸に沿う各センサにより測定された磁場を表わす信号を提供するために、各磁気抵抗または磁気誘導センサに固有な出力端子を備える。
（もっと読む）

集積回路（１０）を試験するための装置であって、集積回路（１０）の一部である試験中の回路（１４）からの試験応答を圧縮する圧縮器（２２）と、試験中の回路と圧縮器（２２）の間に結合される、試験中の回路（１４）からの１つまたは複数の試験応答をマスクするためのマスキング回路（１８）とを備える装置。マスキング回路（１８）はさらに、圧縮済マスクデータを受信し、復元済マスクデータを供給するための復元回路を含む。
（もっと読む）

測定第１端子と、測定第２端子との間を流れる被測定電流を測定する電流測定装置であって、一端が測定第１端子と電気的に接続され、他端が測定第２端子と電気的に接続された複数の１次コイルと、複数の１次コイルに流れる被測定電流に応じて、被測定電流を示す電圧を生じる２次コイルと、それぞれが複数の１次コイルのそれぞれに対応し、対応する１次コイルの一端と測定第１端子とを電気的に接続する信号線と、シールドとを有する複数の同軸ケーブルとを備え、同軸ケーブルのそれぞれは、信号線と、信号線を被覆する絶縁層と、絶縁層の外周に巻き付けられたテープ状の導電体を有する第１のシールドと、第１のシールドの外周に設けられた導電体により構成される第２のシールドとを有することを特徴とする電流測定装置を提供する。 （もっと読む）

テストパターンによる被試験電子部品（２）の温度変化特性と等しいか又は似する温度変化特性を有するヒータ（１１２）を被試験電子部品に接触させながら被試験電子部品をコンタクト端子（１３２ａ，１３２ｂ）へ押し付け、この状態で被試験電子部品にテストパターンを送出するとともに、当該テストパターンによる被試験電子部品の消費電力とヒータの消費電力との総和が一定値になるようにヒータの消費電力を制御する。 （もっと読む）

自動試験機器（ＡＴＥ）における試験の実施において、ＲＦ（無線周波数）電力を正確に生成する及び測定することは、難題である。例示的な一実施例においては、増幅器（１４０）の入力及び出力特性を測定するのに使用される試験装置（１００）において、試験プログラムパラメータを決定する方法が提供される。前記方法（２００）は、前記試験装置の電源から増幅器（２２０）の入力までの入力損失を計算するステップと、入力損失補正係数を規定するステップとを有する。前記増幅器（２２０）の出力から前記試験装置の電力計までの出力損失が計算され、出力損失補正係数が規定される。前記入力損失補正係数（２３０）を使用して、実際の入力電力レベルが決定され、前記出力損失補正係数（２３０）を使用して、実際の出力レベルが決定される。
（もっと読む）

本発明の通信デバイスの試験方法は、基準クロックに基づいて生成された試験信号を送信して受信する段階と、試験信号の期待値を基準クロックに基づいて発生する段階と、試験信号を遅延させる段階と、遅延された試験信号を期待値と比較して比較結果を出力する段階と、遅延時間を変化させながら、上記段階を繰り返し行い、遅延時間毎に比較結果を格納する段階と、遅延時間毎の比較結果に基づいて試験信号のアイ開口度を検出する段階と、検出したアイ開口度に基づいて通信デバイスの良否判定を行う段階とを備える。 （もっと読む）

電子部品における基準電圧の自己診断方法を提供するため、この方法により、オンチップセットの形態で実施可能な、すなわち外部基準電圧源の必要のない基準電圧の自己診断のための回路装置が規定される。基準電圧（Ｕref）は、基準電圧（Ｕref）の被選択公称値（Ｕref.test）が設定されたポイントに極値を有する関数ｆ（Ｕref）の変数とされ、自己診断において、基準電圧（Ｕref）及びそれぞれ正及び負の少量だけ基準電圧（Ｕref）と異なる他の２つのテスト電圧（Ｕref＋ΔＵref；Ｕref−ΔＵref）に対して連続して関数の値が決定される。これらの値は、互いに比較され、テスト電圧（Ｕref＋ΔＵref；Ｕref−ΔＵref）に対する関数の値が同じ方向性において基準電圧（Ｕref）に対する関数の値と異なる場合に合格信号を発生し、そうでない場合は不合格信号を発生する。
（もっと読む）

電子部品における基準電圧の自己テストの方法を提供し、この方法により、オンチップテストの形態で実現可能な、すなわち外部基準電圧源を不要とする基準電圧の自己テストの回路装置が規定される。基準電圧（Ｕref）は、電圧制御型発振器に供給される。この発振器の出力は、ウィーン−ロビンソンブリッジの入力を形成する。このブリッジの出力信号は、そのブリッジの平衡状態をチェックするために当該ブリッジへの入力に対するその位相シフトに関する位相検出器においてチェックされる。ウィーン−ロビンソンブリッジは、基準電圧（Ｕref）のために選択された公称値（Ｕref.tes）で発振器において発生される周波数（Ωref.test）で平衡を保つように設定され、ブリッジが平衡を保つと合格信号が発生され、それ以外は不合格信号が発生される。
（もっと読む）

回路欠陥解析及びプロセス問題識別を実行するための方法は、テスト信号を回路に印加するステップと、テスト信号に応答して生成された応答信号を得るステップと、応答信号を参照情報と比較するステップと、比較するステップの結果に基づいて回路内の欠陥を分類するステップと、欠陥分類に基づいて、欠陥を引き起こした製造プロセスにおける問題を識別するステップとを有している。参照情報は、製造プロセス中に発生する可能性がある予め定義されたタイプの欠陥に対応する１つ又は複数の信号プロフィルを含むことができる。欠陥の分類は、応答信号が、信号プロフィルのうちの１つ又は複数内に入るかどうか判定することによって実行されることが好ましい。応答信号が２つ以上の信号プロフィル内に入る場合には、各プロフィルについて確率を決定することができる。次いで、欠陥は、その信号プロフィルがより高い確率を有する欠陥タイプに対応するものとして分類することができる。処理システムは、同様の方法を使用して、欠陥の分類及びプロセス問題識別を実行する。 （もっと読む）

モジュール式試験機アーキテクチャ（100）により、エンド・ユーザがスキャン・チェーン・モジュールおよびクロック・ドライバ・モジュールを組み合わせることができる。各モジュールは、同期バス（118）を介して相互接続され、それによって試験モジュール同士が互いに同期するのが可能であり、したがって、各モジュールは、試験全体におけるそのモジュールの部分を、他のモジュールによって行われる試験に対して適切な時間に実行することができる。このモジュールには、BISTドライバ・モジュール、データ取得モジュール（208）、ネットワーク化インターフェース・モジュール（202）、コントローラ・モジュール（204）、電流測定モジュール（210）、およびDCパラメトリクス・モジュールを含めることができる。

（もっと読む）

負荷を支持するための装置は、空気装置と負荷の対向側面に連結される連結器を備える。連結器は、空気装置の作動に応答して、第１の軸と平行に負荷を移動させる。少なくとも１つの連結器は、第１の軸と直角の第２の軸を回転支点として負荷を回転させる。負荷は第１の軸方向に沿って移動するとともに第２の軸の回りにコンプライアント動作する。少なくとも１つの空気装置が第１の軸方向に沿った移動とともに第２の軸の回りのコンプライアンスを提供する。

（もっと読む）

【課題】製造効率が良く、且つ半導体チップとの接触抵抗をより小さくして正確な検査を行なうことが可能である検査用プローブ基板及びその製造方法を提供すること。
【解決手段】銅箔を備えた基板に突起と該突起に接続する配線パターンとを形成する検査用プローブ基板の製造方法において、前記突起の形成は、Ａｕボールをボンディングした後にＡｕワイヤをクランプしたキャピラリを移動することにより行ない、その後前記突起の上に第１のめっき及び第２のめっきを施したことにある。 （もっと読む）

【課題】ＤＵＴ内のＩＣ部品のテストのコスト効果及び時間効率を向上させる。
【解決手段】複数の状態データを各テスタメモリ位置(42及び44)に多重化することによって、スキャン動作の実効周波数を高くし、同時にメモリ容量を大きくすることができる。システム(10)は、テスト対象装置(DUT)(18)への入力刺激としての状態データのスキャンインシーケンス(14)と予測された状態データのスキャンアウトシーケンス(16)を提供するためのソースを含む。ベクトルプロセッサ(30)が、スキャンインシーケンス(14)と予測されたスキャンアウトシーケンス(16)を受け取り、多重化された状態データの交換を可能にする。多重化係数がｍの場合には、装置サイクルレートをテスタサイクルレートのｍ倍にすることができる。多重化係数は、個々のテスタメモリ位置(42及び44)の記憶容量と、実効ベクトル交換レートをテスタサイクルレートのｍ倍にすることができるということに基づいて選択される。 （もっと読む）

【課題】マイクロストリップ線路をコプレーナ線路に変換する、線路変換部を備えるミリ波伝送線路において、当該部位での伝送ロスを低減可能とするミリ波伝送線路の入出力端部接続構造を提供する。
【解決手段】コプレーナ線路構造体は信号線路と信号線路の両側に２本の接地線路とを備え、３本の線路の先端には押圧して電気的に接続できる先端電極を各々備え、ミリ波伝送線路の入出力端部接続構造には、マイクロストリップ線路の信号線路１０と同一導体幅で延長して備えられる信号接触電極と必要最小限の接地線路用接触電極を形成する第１と第２のプローブ専用電極８と、第１、第２のプローブ専用電極へ電気的接続され、且つ信号線路１０とは等価容量が小さくなるように所定に離れて配設され、且つマイクロストリップ線路の下面側のアース面と電気的に接続する第１、第２のバイアホールを備えるミリ波伝送線路の入出力端部接続構造。 （もっと読む）