【課題】縦構造のバイポーラトランジスタを用い、コレクタの電極取り出しを基板の裏面側で行うことで、バイポーラトランジスタのデバイス面積を縮小化するとともに高速動作化を可能とする。
【解決手段】バイポーラトランジスタ１００とＭＯＳ型トランジスタ２００とを同一基板１０に搭載した半導体集積回路装置１であって、バイポーラトランジスタ１００は、エミッタ層１２０、ベース層１１０、コレクタ層１３０が基板１０主面に対して垂直方向に配列されたものからなり、ベース層１１０に接続されるベース取り出し電極１１１が基板１０の主面側に設けられ、エミッタ層１２０に接続されるエミッタ取り出し電極１２１が基板１０の主面側に設けられ、コレクタ層１３０に接続されるコレクタ取り出し電極１３１が基板１０の主面とは反対の裏面側に設けられたものである。 （もっと読む）

【課題】 膜厚が非常に薄く、かつキャリア濃度の高いベース領域を有する構造を、従来とは異なる２次元キャリアガス層にて達成したヘテロ接合半導体装置を提供することにある。
【解決手段】 第一導電型のエミッタ、第二導電型のベース、第一導電型のコレクタの３つの領域２１、３３、２４を有するヘテロ接合半導体装置において、前記第二導電型のベース領域３３の平面内に、微小領域から成る貫通孔２２ｃを面内一様に形成し、この貫通孔２２ｃ内に、バンドギャップの小さい半導体を埋め込んで、量子構造ライクな特性を示す領域を形成し、この量子構造ライクな領域２２に２次元電子ガス若しくは２次元ホールガスを形成する構造とする。 （もっと読む）

【課題】ヘテロ接合型バイポーラトランジスタの電流利得（hfe）ばらつきを減らすことを目的とする。
【解決手段】第１導電型半導体からなるエミッタ領域およびコレクタ領域と、第２導電型半導体からなるベース領域を有し、前記ベース領域にバンドギャップの狭い領域を有するヘテロ接合型バイポーラトランジスタであって、前記ベース領域とエミッタ領域の接合部近傍のエミッタ領域に所定の厚さ以上のたとえばバンドギャップの小さい再結合電流の大きい領域を有することを特徴とする。
上記構造をとることで、エミッタ領域にバンドギャップの狭い中性領域が形成されるので、再結合電流が増えて、ベース電流が増大する。その結果、たとえば、エミッタ領域に多結晶シリコンを用いている場合に通常みられる界面酸化膜によるベース電流のばらつきが、再結合によって増大したベース電流によって目立たなくなり、電流利得のばらつきが低減される。 （もっと読む）

本発明のバリスティック半導体素子は、ｎ型のエミッタ層（１０２）と、ｎ型のＩｎＧａＮで構成されたベース層（３０５）と、ｎ型のコレクタ層（３０７）と、前記エミッタ層（１０２）及び前記ベース層（３０５）の間に挟まれ、前記ベース層（３０５）のバンドギャップより大きいバンドギャップを有するエミッタ障壁層（１０３）、前記ベース層（３０５）及び前記コレクタ層（３０７）の間に挟まれ、前記ベース層（３０５）のバンドギャップより大きいバンドギャップを有するコレクタ障壁層（３０６）とを備え、１０ＧＨｚ以上で動作する。
（もっと読む）

【課題】 寄生容量及び寄生抵抗の低減を図ることにより、高周波特性の向上を図ることができる、光電子集積素子及びその製造方法を提供することにある。
【解決手段】 光電子集積素子１００は、基板１１０と、基板１１０の上方に設けられ、第１ミラー１２０と、活性層１２２と、第２ミラー１２４と、を含む面発光型半導体レーザ１００Ｖと、面発光型半導体レーザ１００Ｖの上方に設けられ、少なくとも光吸収層１４２を含むフォトダイオード１００Ｐと、基板１１０の上方に設けられたバイポーラトランジスタ１００Ｂと、を含む。バイポーラトランジスタ１００Ｂは、第１ミラー１２０、活性層１２２、第２ミラー１２４、及び光吸収層１４２のそれぞれと同一の半導体層を含む。 （もっと読む）

【課題】ＡｌもしくはＩｎを含む化合物半導体層の上に積層されたＡｌもしくはＩｎを含まない化合物半導体層を選択的に除去する工程において、アンダーカットが生じず、且つ、孤立パターン部と密集パターン部における加工形状差の生じにくい、ドライエッチング方法を提供する。
【解決手段】前記ドライエッチング工程にて、エッチング装置の下部電極温度を１０℃以下に制御しドライエッチングを行うことにより、副生成物の揮発を抑制し、より安定した側壁保護効果が得られ、疎部、密部における加工形状差の少ない均一なエッチング形状が得られる。また、副生成物は温度の低い基板へ選択的に堆積するためドライエッチング装置のチャンバー内には付着せず、デポ生成ガスを使用した場合のデメリットである、雰囲気変動およびパーティクルの発生による、メンテサイクルの短命化を回避できる。 （もっと読む）

【課題】 マイクロ波集積回路において、能動素子入力部に配置されるノイズ信号カット用容量素子は、容量素子形成に必要な配線等の部品も含め、大きな面積を必要とし、チップサイズ小型化阻害の要因となっている。又、半導体能動素子、特に電界効果トランジスタにおいては、メサ型素子分離の際、メサ段差部分におけるゲート金属の段切れ、ゲート金属と能動層との接触による特性劣化が問題となっている。
【解決手段】 本発明では、チップ裏面に形成される容量素子において、半導体デバイスの１端子の直下に容量素子の２電極のいずれか一方を接続した構造および、半導体デバイスの１端子の直下に容量素子を作製する。又、半導体表面の平面上にゲート金属を被着し、その後裏面から半導体基板およびトランジスタ能動領域以外の能動層を除去する。 （もっと読む）

【課題】 ＨＢＴ（Hetero-junction Bipolar Transistor）の特性を向上させる。
【解決手段】 ＨＢＴ（Ｑ）は、化合物からなる基板の主面上に順に形成されたコレクタ層、ベース層、エミッタ層およびそれぞれに電気的に接続されたコレクタ電極９ａ、ベース電極８、エミッタ電極７を有し、さらにエミッタ電極７とエミッタ層との間に形成されたエミッタコンタクト層６を有する。その基板の主面に平行な平面において、エミッタコンタクト層６およびエミッタ電極７の平面形状は、ベース電極８を囲う略環状形状を有し、エミッタコンタクト層６の最小寸法Ｌｅは、１．２μｍ以上である。 （もっと読む）

ベース−エミッタターンオン電圧が低いこと、ベース−コレクタ接合に電子ブロッキング不連続性がないことという所望の特性を持つダブルヘテロ接合バイポーラトランジスタ構造体。これらの特性は、両方の階段遷移が、バンドギャップの伝導帯端部ではなくバンドギャップの価電子帯端部の遷移によるようにベース、エミッタ及びコレクタ材料を選択して、ヘテロ接合で階段遷移を示すバンドギャッププロフィールを提供することによって達成される。 （もっと読む）

【課題】バイポーラトランジスタにおいてベース抵抗の増大を伴うことなく寄生容量を低減し、もって高周波特性を改善する。
【解決手段】n型GaN層２上にSiO₂マスク３がストライプ状に開口部を有する形で形成され、前記n型GaN層２上に選択的にn型AlGaNエミッタ層４が形成され、前記n型AlGaNエミッタ層４上にp型GaNベース層５が形成され、同時に横方向成長により前記SiO₂マスク３上にもp型GaNベース層５が形成されている。このような構成とすることにより、ベース・コレクタ接合容量C_BCおよびベース・エミッタ接合容量C_BEが大幅に低減され、バイポーラトランジスタの高周波特性を向上させることが可能となる。 （もっと読む）

【課題】デバイスのサブコレクタ上のシャロー・トレンチ分離領域の下部に埋め込み高融点金属シリサイド層を設けることによりコレクタ抵抗Ｒｃを低下させる、高速ＢｉＣＭＯＳ用途用のヘテロバイポーラ・トランジスタ（ＨＢＴ）、および、このようなＨＢＴを製作する方法を提供する。
【解決手段】本発明のＨＢＴは、少なくともサブコレクタ（１３）を含む基板（１２）と、サブコレクタ上に位置する埋め込み高融点金属シリサイド層（２８）と、埋め込み高融点金属シリサイド層の表面上に位置するシャロー・トレンチ分離領域（３０）とを含む。また、本発明の方法は、デバイスのサブコレクタ上のシャロー・トレンチ分離領域の下部に埋め込み高融点金属シリサイド層を形成するステップを含む。 （もっと読む）

【課題】高耐圧性能を維持したまま、高電流領域においても高い電流利得と高い遮断周波数を達成し、良好なトランジスタ動作が可能なバイポーラ型の半導体装置と、その製造方法を提供する。
【解決手段】第１の半導体層と、第１の半導体層よりも禁制帯幅の狭い第２の半導体層からなるコレクタにおいて、第２のコレクタ層内にピークを有し、且つ、そのピーク値が第１コレクタ層内のどの位置における不純物濃度よりも高くなるように不純物をドープする。更にに、ドープする不純物の濃度を、コレクタ−ベース間の空乏層が第１のコレクタまで伸びるように調整するのが好ましい。 （もっと読む）

照明システムは、複数個の発光素子（Ｒ、Ｇ、Ｂ）を含む光源（１）を有する。これらの発光素子は、少なくとも第１の原色の第１の発光ダイオードと、少なくとも第２の原色の第２の発光ダイオードとを備え、第１と第２の原色がお互いに異なっている。この照明システムは、発光素子によって発せられた光を平行にするためのファセット光コリメータ（２）を有する。このファセット光コリメータは、照明システムの長手方向軸（２５）に沿って構成される。ファセット光コリメータ内の光伝搬は、全内部反射に、又はファセット光コリメータのファセット上に施された反射コーティングでの反射に基づいている。ファセット光コリメータは、光源から離れて面する側で、ファセット光反射板に組み合わせる。この照明システムは、光整形拡散体（１７）を更に備える。この照明システムは、均一な空間の及び空間角度色分散で光を発する。
（もっと読む）

【課題】 作製が容易で広い温度範囲で高速動作するホットエレクトロントランジスタを提供すること
【解決手段】 窒化物系半導体から構成されたコレクタ層１０７、コレクタ障壁層１０６、ベース層１０５、アンドープ第１エミッタ障壁層１１５およびエミッタ層１０２を順に備えた半導体素子であって、コレクタ層１０７、ベース層１０５およびエミッタ層１０２は、それぞれ、ｎ型半導体から構成されており、第１エミッタ障壁層１１５は、エミッタ層１０２とベース層１０５との間に配置されており、第１エミッタ障壁層１１５のバンドギャップは、エミッタ層１０２のバンドギャップよりも大きく、第１エミッタ障壁層１１５に接してベース電極１１１が形成されている半導体素子。 （もっと読む）

【課題】 小型化を図ることができる半導体装置を提供する。また、放熱効率を向上させた半導体装置を提供する。
【解決手段】 配線基板１０の裏面にＧＮＤ用外部配線１２を形成する。そして、このＧＮＤ用外部配線１２に接続する複数のビア１８を、配線基板１０を貫通するように形成し、配線基板１０の主面にＨＢＴを含む高消費電力の第１の半導体チップ１９を実装する。第１の半導体チップ１９のエミッタバンプ電極１９ｂは、第１の半導体チップ１９内に形成された複数のＨＢＴのエミッタ電極に共通接続しており、ＨＢＴが並んだ方向に延在している。第１の半導体チップ１９は、この延在したエミッタバンプ電極１９ｂに複数のビア１８が接続するように配線基板１０に実装されている。また、第１の半導体チップ１９上に第１の半導体チップ１９より発熱量の少ない第２の半導体チップ２１を搭載して配線基板１０の小型化を図る。 （もっと読む）

【課題】
【解決手段】 バイポーラ接合トランジスタ（１００）に関連する方法、装置、デバイスの実施例が記載されている。 （もっと読む）

濃度１から１０％のＳｉＨ_３ＣＨ_３をＨ_２により希釈し、希釈したＳｉＨ_３ＣＨ_３の一部と、ＧｅＨ_４と、ＳｉＨ_４（またはＤＣＳ）とをそれぞれ所定の流量でエピタキシャル装置のチャンバへ供給し、ＳｉＧｅ：Ｃをエピタキシャル成長技術により形成する。ＳｉＨ_３ＣＨ_３を希釈することにより、ＳｉＨ_３ＣＨ_３に含まれる酸素系不純物の濃度が低減するので、チャンバへ供給される酸素系不純物が低減して、成膜されるＳｉＧｅ：Ｃに含まれる酸素系不純物の濃度が低減する。 （もっと読む）

半導体部品は、半導体基板（１１０）と、半導体基板の上方のエピタキシャル半導体層（１２０）と、エピタキシャル半導体層内のバイポーラトランジスタ（７７０、８７０）と、エピタキシャル半導体層内の電界効果トランジスタ（７８０、８８０）とを含む。エピタキシャル半導体層の一部によって、バイポーラトランジスタのベースと電界効果トランジスタのゲートとが形成され、エピタキシャル半導体層のその一部は実質的に均一なドーピング濃度を有する。同じまたは他の実施形態においては、エピタキシャル半導体層の異なる部分によって、バイポーラトランジスタのエミッタと電界効果トランジスタのチャネルとが形成され、エピタキシャル半導体層のその異なる部分はエピタキシャル半導体層の一部の実質的に均一なドーピング濃度と同じかまたは異なる実質的に均一なドーピング濃度を有する。
（もっと読む）