【課題】セルフアライメントにより容易に電極を形成することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】エッチングストッパ層２の上方に、Ｓｂを含み、所定の溶液に対するエッチング耐性がエッチングストッパ層２よりも低いＳｂ含有層３ｂを形成し、Ｓｂ含有化合物半導体層３ｂ上に、Ａｓを含み、前記所定の溶液に対するエッチング耐性がエッチングストッパ層２よりも低いＡｓ含有層３ｃを形成する。そして、前記所定の溶液を用いて、導電膜４をエッチングマスクとし、Ｓｂ含有層３ｂ及びＡｓ含有層３ｃをメサ状にウェットエッチングし、平面視でＳｂ含有層３ｂ及びＡｓ含有層３ｃから離間した位置において化合物半導体層１の上方に導電膜５ａを形成する。 （もっと読む）

【課題】半導体装置の熱抵抗を低減すること、および小型化できる技術を提供する。
【解決手段】複数の単位トランジスタＱを有する半導体装置であって、半導体装置は、単位トランジスタＱを第１の個数（７個）有するトランジスタ形成領域３ａ、３ｂ、３ｅ、３ｆと、単位トランジスタＱを第２の個数（４個）有するトランジスタ形成領域３ｃ、３ｄとを有し、トランジスタ形成領域３ｃ、３ｄは、トランジスタ形成領域３ａ、３ｂ、３ｅ、３ｆの間に配置され、第１の個数は、第２の個数よりも多い。そして、単位トランジスタは、コレクタ層と、ベース層と、エミッタ層とを備えており、エミッタ層上には、エミッタ層と電気的に接続されたエミッタメサ層が形成され、このエミッタメサ層上に、エミッタ層と電気的に接続されたバラスト抵抗層が形成されている。 （もっと読む）

【課題】化合物半導体材料を節減しつつ化合物半導体を用いた高性能な半導体素子を得ることができる半導体装置、半導体回路基板および半導体回路基板の製造方法を提供する。
【解決手段】半導体回路基板が、トランジスタ形成基板１０と回路形成基板５０とを有する。トランジスタ形成基板１０は、ＧａＮ基板であり、表面にＢＪＴ４０が形成されている。トランジスタ形成基板１０の裏面は平滑であり、かつ裏面にコンタクト領域を有する。回路形成基板５０は、化合物半導体以外の材料で形成され、半導体能動素子を有さない。回路形成基板５０は、平滑な表面、表面に露出するように埋め込まれたコンタクト領域５２、５４、および受動回路（図示せず）を有する。トランジスタ形成基板１０と回路形成基板５０は、絶縁膜等の他の膜を介在させずに直接に接合している。 （もっと読む）

【課題】高温や電流密度が高い条件下でも基板へ少数キャリアが到達するのを防いで、順方向電圧の増大を防ぐことができるバイポーラ半導体素子を提供する。
【解決手段】このＳｉＣ ｐｉｎダイオード２０では、ｎ型ＳｉＣ基板２１とｎ型のドリフト層２３との間に形成されている厚さを２０μｍとしたｎ型のバッファ層２２が、ｐ型のアノード層２４,２５からの正孔のトラップとして働いて、正孔(少数キャリア)がｎ型ＳｉＣ基板２１へ到達することを防ぐ。これにより、正孔(少数キャリア)がｎ型ＳｉＣ基板２１へ到達することを防いで、ｎ型ＳｉＣ基板２１から積層欠陥が拡大するのを防いで、順方向電圧の増大を防止できる。 （もっと読む）

【課題】制御電極による制御能力を向上できるバイポーラ半導体素子を提供する。
【解決手段】このゲートターンオフサイリスタは、隣り合う２列Ｒ１,Ｒ２のメサ型のアノードエミッタ層５の間で列方向に延在している列間の第１のコンタクトホール２０Ｂに形成された第１のゲート端子１５だけでなく、各列Ｒ１,Ｒ２の端側で各列Ｒ１,Ｒ２に沿って列方向に延在している端側の第２,第３のコンタクトホール２０Ｃ,２０Ｄに形成された第２,第３のゲート端子１６,１７を有する。これにより、列間の第１のゲート端子１５と端側の第２,第３のゲート端子１６,１７とでターンオフ時の転流を分担できて、転流の不揃いを抑制できる。 （もっと読む）

【課題】本発明は、かかる事情に鑑み、トランジスタの遮断状態を自然に実現し、半導体領域に金属領域との界面近傍の空乏層の形成を抑制しつつ、ショットキー障壁を実質的に下げることができるようにソース領域のフェルミ準位を選択することにより、駆動電流を増加させる半導体素子及び該半導体素子を備える半導体素子構造を提供することを課題とする。
【解決手段】ソース領域６及びドレイン領域７は、フェルミ準位が異なる第１金属領域１０及び第２金属領域１１を有し、第１金属領域１０は、半導体領域５の価電子帯の頂上のエネルギーレベル以上で且つ半導体領域５の真性フェルミ準位以下のフェルミ準位を有する金属であり、第２金属領域１１は、第１金属領域１０のフェルミ準位以上で且つ伝導帯の底のエネルギーレベル以下のフェルミ準位を有する金属であることを特徴とする。 （もっと読む）

【課題】トランジスタをより高速に動作させることができるようにする。
【解決手段】リン酸および過酸化水素水を用いたウェットエッチングにより選択的にＩｎＧａＡｓをエッチングすることで、ｎ−ＩｎＧａＡｓ層１０２をパターニングしてソースコンタクト層（第１半導体層）１１２を形成するとともに、チャネル層１１４の側部をエッチングして幅が狭くされたチャネル層１１４ａを形成する。このウェットエッチングにより、所望のメサ幅（例えば１５ｎｍ）としたチャネル層１１４ａを形成する。 （もっと読む）

【課題】ヘテロ接合バイポーラトランジスタのエミッタメサがより正確に形成できるようにする。
【解決手段】第１エミッタ電極１０７ｂの側部には、例えば酸化シリコンからなる庇部１０８が形成され、また、少なくともキャップ層１０６を含んで構成されたエミッタメサの露出している側面から庇部１０８の下部の領域のレッジ構造部１０５ａにかけて形成された、例えば窒化シリコンからなる被覆層１０９が形成されている。被覆層１０９が、庇部１０８の側面，庇部１０８の下面，エミッタメサの側部，およびレッジ構造部１０５ａの上にかけて形成されている。 （もっと読む）

【課題】バイポーラトランジスタや縦型ＦＥＴ等の縦型デバイスを、絶縁膜マスクを用いた選択成長による、ボトムアップ構造にするすることで、精密な制御を要求される工程を削減できる製造方法を提供する。
【解決手段】導電性基板２０の第１主表面上に、第１絶縁膜３２、金属膜４２及び第２絶縁膜５２を順次に形成する。次に、第１絶縁膜、金属膜及び第２絶縁膜の、中央領域の部分を除去することにより、導電性基板を露出する成長用開口部７０を形成する。次に、成長用開口部内に、半導体成長部８２，８４を形成する。次に、第２絶縁膜の、中央領域の周囲の周辺領域内に設けられた引出電極領域の部分７２を除去することにより、金属膜を露出する引出電極用開口部を形成する。次に、引出電極用開口部内７２に、引出電極９０を形成する。次に、半導体成長部上及び導電性基板の第２主表面上にオーミック電極９２を形成する。 （もっと読む）

【課題】犠牲エミッタ膜を高い選択性で除去することにより特性のバラツキを抑制し、高精度なホトリソグラフィー技術を必要としないシリコンゲルマニウムトランジスタの製造方法を提供する。
【解決手段】ＳｉＧｅ膜６上のシリコン酸化膜８上にＮ型の犠牲エミッタポリシリコン２３を形成し、その周囲にシリコン窒化膜からなるサイドウォール７を形成する。次に、ノンドープのポリシリコン膜２４を形成し、サイドウォール７及び犠牲エミッタポリシリコン２３をマスクにＳｉＧｅ膜６にＰ型不純物をイオン注入して、外部ベース領域を形成する。次に、犠牲エミッタポリシリコン２３をエッチングして除去し、その下のシリコン酸化膜８も除去する。その後、犠牲エミッタポリシリコン２３等が除去されたエミッタ部分にエミッタポリシリコンを形成する。犠牲エミッタポリシリコン２３をエッチングして除去する工程では、エッチャントとしてＴＭＡＨ水溶液を使用する。 （もっと読む）

【課題】ＭＩＭキャパシタの耐圧低下や耐湿劣化を防ぐことができる半導体装置及びその製造方法を得る。
【解決手段】半導体基板１上にベース電極４を形成する。ベース電極４を覆うようにレジスト膜５を形成する。レジスト膜５をマスクとした等方性エッチングにより、ベース電極４の周辺の半導体基板１を掘り込んでベースメサ溝６を形成する。ベース電極４上に絶縁膜７を形成する。絶縁膜７上に配線電極８を形成する。レジスト膜５の外周とベース電極４の外周との最小幅ｗは、ベースメサ溝６がベース電極４の下に入り込まないような値に設定されている。 （もっと読む）

【課題】中間層としてＧｅ結晶を用いる場合の化合物半導体へのＧｅ原子の混入を抑制する。
【解決手段】ベース基板と、ベース基板上に形成された第１結晶層と、第１結晶層を被覆する第２結晶層と、第２結晶層に接して形成された第３結晶層とを備え、第１結晶層が、ベース基板における第１結晶層と接する面と面方位が等しい第１結晶面、及び、第１結晶面と異なる面方位を有する第２結晶面を有し、第２結晶層が、第１結晶面と面方位が等しい第３結晶面、及び、第２結晶面と面方位が等しい第４結晶面を有し、第３結晶層が、第３結晶面及び第４結晶面のそれぞれの少なくとも一部に接しており、第１結晶面に接する領域における第２結晶層の厚みに対する第２結晶面に接する領域における第２結晶層の厚みの比が、第３結晶面に接する領域における第３結晶層の厚みに対する第４結晶面に接する領域における第３結晶層の厚みの比よりも大きい半導体基板を提供する。 （もっと読む）

【課題】ＧａＡｓ基板上にＨＥＭＴ、ＨＢＴを順次積層してなるトランジスタ素子において、ＨＥＭＴの移動度の低下を抑制することが可能なトランジスタ素子を提供する。
【解決手段】ＧａＡｓ基板２上に高電子移動度トランジスタ（ＨＥＭＴ）３が形成され、ＨＥＭＴ３上にヘテロバイポーラトランジスタ（ＨＢＴ）４が形成されたトランジスタ素子において、ＨＥＭＴ３がアンドープＩｎＧａＡｓＰからなるバリア層１０を有する。 （もっと読む）

【課題】ＨＢＴの高速性および信頼性が向上できるようにする。
【解決手段】エミッタメサの部分の側面およびレッジ構造部１０５ａの表面には、これらを被覆するように、窒化シリコン（ＳｉＮ）からなる第１絶縁層１０８が形成されている。また、第１絶縁層１０８の周囲からベース電極１１１の上面にかけて（渡って）窒化シリコンからなる第２絶縁層１０９が形成されている。第２絶縁層１０９は、第１絶縁層１０８の側面、レッジ構造部１０５ａとベース電極１１１との間のベース層１０４の上、およびベース電極１１１の上面を覆うように形成されている。基板１０１の平面方向において、レッジ構造部１０５ａの外形は第１絶縁層１０８の外形と同じに形成されている。また、エミッタメサより離れる方向のベース電極１１１の外周部分が、第１絶縁層１０８の外周部分に重なって形成されている。 （もっと読む）

【課題】最大発振周波数ｆ_ｍａｘを高くしてダイヤモンド電界効果トランジスタの特性を大きく向上させ、かつ電圧降下を小さく抑えることにより実用レベルに到達させること。
【解決手段】「ソース・ゲート電極間隔ｄ_ＳＧ、ゲート・ドレイン電極間隔ｄ_ＧＤを狭くすること」と「ソース電極の厚さｔ_Ｓ、ドレイン電極の厚さｔ_Ｄを厚くすること」とを両立させるために、ソース電極およびドレイン電極を、エッチング溶液を用いてエッチングする層とレジストを用いてリフトオフする層とに分けて形成する。これにより電極の逆メサ部を小さくすることができるため、ソース電極とゲート電極との間隔を小さくして最大発振周波数ｆ_ｍａｘを上げ、かつソース電極およびドレイン電極の厚みを厚くして電圧降下を小さく抑えることができる。 （もっと読む）

【課題】ダイヤモンド薄膜内に存在する結晶欠陥、不純物等を減少させ、高品質なダイヤモンド薄膜を作製可能なダイヤモンド薄膜作製方法を提供すること。
【解決手段】ダイヤモンドが安定な高圧力下でアニールを行う。これにより、結晶中に含まれる格子欠陥等が回復、除去され、ダイヤモンド結晶薄膜を高品質化する事ができる。「（ダイヤモンドが）安定な、安定に」とは、ダイヤモンドがグラファイト化せずにダイヤモンドの状態を保つ状態を指す。ダイヤモンドが安定にアニール出来る領域内でアニールを行う温度（アニール温度、とも呼ぶ）Ｔおよびアニールを行う圧力（アニール圧力、とも呼ぶ）Ｐが決定される。この領域は、図２１に示される、Ｐ＞０．７１＋０．００２７ＴまたはＰ＝０．７１＋０．００２７Ｔを満たし、なおかつＰ≧１．５ＧＰａの領域である。このような領域は、図２１中の斜線部分である。 （もっと読む）

【課題】エミッタメサの加工精度を損ねることなく、ＨＢＴの高速性および信頼性が向上できるようにする。
【解決手段】エミッタメサの部分の側面およびレッジ構造部１０５ａの表面には、これらを被覆するように、ＳｉＮからなる第１絶縁層１０８が形成されている。また、第１絶縁層１０８の周囲には、酸化シリコンからなる第２絶縁層１０９が形成されている。第２絶縁層の下端部には、レッジ構造部１１０５ａが形成されている領域より外側に延在し、第１絶縁層１０８およびレッジ構造部１０５ａの側方のベース層１０４との間に空間を形成する庇部１０９ａが形成されている。 （もっと読む）

【課題】薄膜トランジスタ用半導体層の材料として、高い正孔移動度を示すｐ形半導体多結晶薄膜を、かつ、低い成膜温度でのプラスチック基板上への成膜をも行うことのできるｐ形半導体多結晶薄膜を、提供する。
【解決手段】ガラスまたはプラスチックまたはステンレス基板のような非結晶質または多結晶基板１上に、該基板の温度を３００℃以下とし、成長膜へのガリウム（Ga）、アンチモン（Sb）、及びヒ素（As）原子のそれぞれの供給量J_Ga，J_Sb，及びJ_Asを、J_Sb＜J_Ga＜J_As+J_Sbを満たすような値として、Ga,Sb,及びAs原子を同時供給して真空蒸着により成膜してなる、Sb組成yが０.５＜y＜1を満たすｐ形GaSb_yAs_1-y多結晶薄膜６を形成する製造方法による。 （もっと読む）

【課題】ＩｎＧａＰをエミッタ層として有し、熱的安定性と通電に対する信頼性を両立することの出来るＨＢＴを用いた電力増幅器を提供する。
【解決手段】ＩｎＧａＰエミッタ層を有するＨＢＴにおいて、ＩｎＧａＰエミッタ層５とＡｌＧａＡｓバラスト抵抗層７の間にＧａＡｓ層６を挿入し、ベース層４から逆注入された正孔がＡｌＧａＡｓバラスト抵抗層７まで拡散、到達することを抑制する。 （もっと読む）

【課題】光電子デバイス、太陽電池、及びフォトディテクタ等の光電子デバイスを構成するナノウィスカであって、III−Ｖ族半導体物質からなる幅の制御された複数のナノウィスカでの製造方法を提供する。
【解決手段】共鳴トンネルダイオード（ＲＴＤ）は、基板にシード粒子を付着させることと、該シード粒子を物質にさらし、その際物質がシード粒子と共にメルトを形成するように温度と圧力の条件を制御し、それによってシード粒子がコラムの頂上に乗ってナノウィスカを形成することからなる方法によって形成され、ナノウィスカのコラムはナノメートル寸法の一定の径を有し、コラムの成長の間上記気体の組成を変更し、それによってエピタキシャル成長を維持しながらコラムの物質組成をその長さに沿った領域で変更し、これによって各部分の物質の間の格子不整合がその境界におけるウィスカの径方向外向きの膨張によって調整される。 （もっと読む）