説明

Fターム[5F003BE04]の内容

バイポーラトランジスタ (11,930) | エミッタ (1,226) | バンドギャップ (158)

Fターム[5F003BE04]に分類される特許

81 - 100 / 158


【課題】グラフェントランジスタ及び電子機器に関し、グラフェン膜を用いたチャネル層の特性を各場所で最適化することにより、グラフェントランジスタの性能を向上する。
【解決手段】一層以上のグラフェンからなる炭素膜12をキャリアが走行する能動領域とするとともに、前記能動領域を構成する前記炭素膜のキャリアの走行方向に垂直な方向の幅を場所によって変化させる。 (もっと読む)


【課題】電流利得、高周波特性が良好であり、かつ微細化することができるようにする。
【解決手段】基板1上に、コレクタ層3、ベース層4、エミッタ層およびキャップ層9を順次積層する。エミッタ層が、ベース層4に接したバリア層14とキャップ層9に接したキャリア供給層13との積層構造から形成されている。バリア層14のバンドギャップが、キャリア供給層13のバンドギャップよりも大きく、バリア層14とキャリア供給層13とが、タイプI型のヘテロ接合を形成している。キャリア供給層13を構成する半導体が、不純物添加によって縮退している。 (もっと読む)


【課題】Auの拡散を抑制して、電流利得が突然劣化するのを防止する。
【解決手段】基板1上にサブコレクタ層2を形成し、サブコレクタ層2上にコレクタ層3を形成し、コレクタ層3上にベース層4を形成し、ベース層4上にエミッタ層5を形成し、エミッタ層5上にエミッタコンタクト層6を形成し、エミッタコンタクト層6上にTiからなるコンタクト用金属層7を形成し、コンタクト用金属層7上にWからなるAu拡散防止用のバリアメタル層8を形成し、バリアメタル層8上にTi/Pt/Au/Pt/Tiからなる低抵抗金属層9を形成し、エミッタ層5、エミッタコンタクト層6およびコンタクト用金属層7、バリアメタル層8、低抵抗金属層9からなるエミッタ電極の側面を覆うシリコン窒化膜10を形成する。 (もっと読む)


【課題】高耐圧電子デバイスおよび耐環境電子デバイスを提供する。
【解決手段】本発明においては、ダイオードやトランジスタ等の電子デバイス中で電子が走行する領域に、高純度の酸化モリブデンであって、その禁制帯幅が3.45eV以上であるような酸化モリブデンが用いられる。本発明によれば、高耐圧特性および高耐環境特性を有する電子デバイスが実現できる。 (もっと読む)


【課題】高周波用送信パワーアンプに適用されるヘテロ接合バイポーラトランジスタには、高耐圧性が要求される。
【解決手段】GaAs基板101上から順に、n+型GaAsサブコレクタ層102と、n型GaAsコレクタ層103と、p型GaAsベース層104と、n型InGaPエミッタ層105と、n型GaAsエミッタキャップ層107よりドーピング濃度が低いn型GaAs耐圧調整層106と、n型GaAsエミッタキャップ層107と、n+型InGaAsコンタクト層108とを備える。 (もっと読む)


【課題】半導体集積回路装置の高集積化及び低コスト化を可能にする複数のトランジスタセルを含む半導体装置を提供することを第1の目的とし、高密度に集積化された小型の半導体集積回路装置を安価に提供する。
【解決手段】基板上に、それぞれ第1層、ベース層、及び、第2層を順に有し、前記第1層、及び、前記第2層の一方がコレクタ層であり、他方がエミッタ層であるトランジスタセルを複数含み、前記各トランジスタセルの前記第1層に接続される第1電極が、前記第1層に形成されたエッチング溝に形成された半導体装置において、前記エッチング溝は、その長手方向に沿った側面が順メサ面となっており、複数のトランジスタセル間の前記第1電極が、前記各順メサ面に交差するように設けられた、まとめ配線によって接続される半導体装置である。 (もっと読む)


【課題】製造工程数が増加するのを抑制しながら、第1素子のゲート電極および第2素子の電極部のそれぞれの側面を覆うサイドウォール絶縁膜の幅を異ならせることが可能な半導体装置の製造方法を提供する。
【解決手段】この半導体装置100の製造方法は、シリコン基板11の領域B上にゲート電極28を形成する工程と、シリコン基板11の領域Aにスペーサ絶縁膜42を、ゲート電極28の側面および領域Aを覆うように形成することにより、領域Aを覆う保護膜と、ゲート電極28の側面を覆う絶縁膜42aを形成する工程と、その後、領域A上にエミッタ電極25を形成する工程と、ゲート電極28およびエミッタ電極25を覆うようにシリコン酸化膜49を形成する工程と、スペーサ絶縁膜42およびシリコン酸化膜49をエッチングすることにより、絶縁膜42aを覆う絶縁膜30aを形成するとともに、エミッタ電極25の側面を覆うサイドウォール絶縁膜26を形成する工程とを備える。 (もっと読む)


【課題】レーザダイオード、トランジスタ、光検出器などの半導体構造に使用され、相分離を抑制または解消するとともに発光効率を向上させるIII族窒化物4元及び5元材料系並びに方法を提供する。
【解決手段】典型的な実施形態では、半導体構造は、ほぼ相分離なく形成された第1導電型のBAlGaN材料系を用いた4元材料層と、ほぼ相分離のないBAlGaN材料系を用いた4元材料活性層と、ほぼ相分離なく形成された逆導電型のBAlGaN材料系を用いた別の4元材料層を備えている。 (もっと読む)


【課題】 高周波特性を改善可能なHBTを提供する。
【解決手段】 実施形態に係るグレーデッド層1Gとバラスト抵抗1Rとの間の界面近傍のエネルギー準位Ecは、スムーズに連続している。これは、当該界面近傍におけるn型不純物濃度CIONを増加させたため、イオン化したドナー(正の電荷を有する)が界面近傍に存在しているためである。すなわち、ドナーのイオンは、この界面近傍においてポテンシャルの負方向に突出したスパイク状のポテンシャル障壁φBARRIERを相殺している。したがって、室温におけるHBTの抵抗値は低くなり、高周波特性が改善する。 (もっと読む)


【課題】 HBTのエミッタ層とエミッタキャップ層とのヘテロ接合界面におけるキャリアの空乏化の問題を解決すること。
【解決手段】 HBTのエミッタ層として働くn型InGaP層7とその上に形成されるGaAs層8の間に、高ドープ層である電荷補償層11を形成することでその界面におけるキャリアの空乏化の現象によるベース電流の増加を抑制し、HBTの低コレクタ電流での電流増幅率の低下を防ぐようにした。さらに、この空乏化の現象の影響を低減するために導入したn型不純物の量が多すぎてエミッタ−ベース間の逆方向の耐圧が低下することがないよう、n型不純物の量を定量的に調整し、エミッタ−ベース間の逆方向の耐圧をたもちつつ、低コレクタ電流での電流増幅率の低下を防止するようにした。 (もっと読む)


【課題】電流利得が高いトランジスタ素子を提供する。
【解決手段】基板2上にヘテロバイポーラトランジスタ3が形成され、該ヘテロバイポーラトランジスタ3上に高電子移動度トランジスタ4が形成されたトランジスタ素子1において、上記ヘテロバイポーラトランジスタ3のベース層8の層厚が120nm以上である。 (もっと読む)


【課題】コレクタ耐圧の低下を防止し、コレクタ抵抗を低減させることが可能な半導体装置及びその製造方法を提供する。
【解決手段】半絶縁性GaAs基板101の第1領域上に形成されたHBTと、半絶縁性GaAs基板101の第2領域上に形成されたHFETとを備え、HBTは、第1領域上に順次形成された、第1導電型のエミッタ層103、エミッタ層103よりバンドギャップの小さい第2導電型のベース層104、第1導電型又はノンドープのコレクタ層105、及びコレクタ層105より高不純物濃度の第1導電型のサブコレクタ層106を有し、HFETは、エミッタ層103の一部により構成された電子供給層110と、電子供給層110の下方に形成されたチャネル層102とを有する。 (もっと読む)


【課題】有機金属気相成長法によるエピタキシャルウエハの製造において、原料の利用効率を向上させ、成長時間を短縮することによる生産性の向上により、低コスト化が可能な化合物半導体製造装置を提供する。
【解決手段】本発明の化合物半導体製造装置は、基板上に化合物半導体エピタキシャル層を成長させる有機金属気相成長装置であって、成長ガス流路を形成する上壁の一部として円板状のサセプタを有し、前記サセプタに対向して前記成長ガス流路の下壁を構成する対向板を有し、前記サセプタと同心円状に複数の前記基板を前記サセプタに配設し、かつ前記基板の成長面を前記成長ガス流路側に向けて支持し、前記対向板における前記サセプタ中心に対面する部分から成長ガスを導入し、前記サセプタの外側に向かって前記成長ガスを排気する構造において、
前記成長ガスの流量を15〜80 NL/minとし、前記成長ガス流路の高さを1〜30 mmに制御する構成とする。 (もっと読む)


【課題】二酸化ケイ素や窒化ケイ素など非常に薄い低応力誘電体材料と半導体層とで
形成された可とう性の膜で集積回路(24、26、28、...30)を製造する汎用手
法を提供する。
【解決手段】膜(36)の半導体層中に半導体デバイス(24、26、28...3
0)を形成する。最初に、標準厚さの基板(18)から半導体膜層(36)を形成し、次
いで、基板の薄い表面層をエッチングまたは研磨する。他のバージョンでは、ボンディン
グされた従来の集積回路ダイ用の支持および電気的相互接続として可とう性膜を使用し、
膜中の複数の層に相互接続部を形成する。1つのそのような膜に複数のダイを接続するこ
とができ、膜は次いでマルチチップ・モジュールとしてパッケージされる。 (もっと読む)


【課題】ベース・コンタクト(21)が設けられたベース領域(1)と、ベース領域から少数キャリアを抽出するように構成されたエミッタ領域およびコレクタ領域(2、3)と、ベース・コンタクトを経由してベース領域内への少数キャリアの侵入を妨げるための排除構造とを有する縦型構造のバイポーラ・トランジスタを提供する。
【解決手段】ベース領域は、0.5eVよりも大きいバンドギャップおよび1017cm−3よりも大きいドーピング・レベルを有する。ベースは、ベース・コンタクト(21)からのキャリアの侵入を防止する排除用ヘテロ接合(4)を含むが、その代わりにベース領域は、「高−低」ドーピングホモ接合を備えている。当該構造は、マルチフィンガー・トランジスタにおいてさえも熱暴走に対して改善された抵抗を示す。このことは、高電力、高周波数トランジスタ、例えば、ヒ化ガリウムインジウム上のベース、に対して特に有用である。 (もっと読む)


【課題】半導体装置の耐湿性向上を図ることができる技術を提供する。
【解決手段】半絶縁性基板であるGaAs基板40において、素子形成領域にHBT30を形成し、絶縁領域に素子分離領域47を形成する。絶縁領域に形成される素子分離領域47は、HBT30のサブコレクタ用半導体層41とコレクタ用半導体層42と同層の半導体層にヘリウムを導入することにより形成されている。外周領域において、保護膜52、55から露出するように導電層49を形成し、この導電層49を裏面電極と接続する。裏面電極にはGND電位が供給されるので、導電層49はGND電位に固定される。この導電層49は、HBT30のサブコレクタ用半導体層41とコレクタ用半導体層42と同層の半導体層により形成される。 (もっと読む)


【課題】信頼性に優れた半導体装置の製造方法および半導体装置を提供すること。
【解決手段】半絶縁性InP基板1上にInGaAsバッファー層2、InPサブコレクタ層3、InGaAsコレクタコンタクト層4、InP層5、InGaAsコレクタ層6、InGaAsベース層7、薄膜InP層8を順次積層し、薄膜InP層8上にシリコン窒化膜9を堆積し、それの開口部内においてInPエミッタ層10、InP層11、InGaAsエミッタコンタクト層12を順次エピタキシャル再成長させ、エミッタコンタクト層12表面全体を含むようにエミッタ電極メタル13を形成し、シリコン窒化膜9を開口部周辺の一部を残して除去し、露出した薄膜InP層8を除去し、ベース層7を露出させる工程を有するヘテロ接合バイポーラトランジスタの製造方法を構成する。 (もっと読む)


【課題】期待される高周波特性を得ること、ならびに後続の回路で必要とされる駆動電流を得ることが可能なホットエレクトロントランジスタを提供する。
【解決手段】このホットエレクトロントランジスタ100は、コレクタ層3と、ベース層5と、エミッタ層7と、コレクタ層3とベース層5との間に形成されたコレクタバリア層4と、ベース層5とエミッタ層7との間に形成されたエミッタバリア層6とを備えている。そして、エミッタバリア層6とエミッタ層7との間のエネルギー障壁は実質的に存在しないとともに、コレクタバリア層4のエネルギー障壁の高さはエミッタバリア層6のエネルギー障壁の高さよりも低い。 (もっと読む)


【課題】エミッタ領域とコレクタ領域の間に存在する転位欠陥を実質上含まないSiGeバイポーラ・トランジスタを形成する方法を提供すること。
【解決手段】(a)少なくともバイポーラ・デバイス領域を含む構造を設けるステップであって、前記バイポーラ・デバイス領域が、半導体基板内に形成された第1の伝導タイプのコレクタ領域を少なくとも含むステップと、
(b)前記コレクタ領域上にSiGeベース領域を堆積させるステップであって、堆積中に炭素を、前記コレクタ領域の全体および、前記SiGeベース領域の全体にわたって連続的に成長させるステップと、
(c)前記SiGeベース領域上に、パターン形成されたエミッタ領域を形成するステップとを含む方法。 (もっと読む)


【課題】バイポーラトランジスタおよびその製造方法に関し、エミッタ・ベース接合部における正孔に対する価電子帯端のエネルギー障壁を大きくするとともに、欠陥の少ないエミッタ・ベース接合部を形成してベース電流の再結合電流成分を抑えることで、電流増幅率を大きくすることができる。
【解決手段】Si元素からなるコレクタ層と、Si,Ge,Cの元素から成るベース層と、Si,Cの元素から成るSiCx(xはCの元素の組成比)を含むエミッタ層を備え、前記エミッタ層と前記ベース層との界面で、前記エミッタ層のSiCxはx=0であり、前記エミッタ層と前記ベース層との界面から前記エミッタ層に向かう方向に、前記エミッタ層のSiCxのxの値が増加することを特徴とする。 (もっと読む)


81 - 100 / 158