【課題】ベース層へのＨ^＋の混入を抑え、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）のコレクタ電流初期通電時に電流ゲインが良化する電流ゲイン初期変動を抑制する。
【解決手段】半絶縁性ＧａＡｓ基板１０１上に、ｎ^＋−ＧａＡｓサブコレクタ層１０２、ｎ−ＧａＡｓコレクタ層１０３、カーボンをドープしたｐ^＋−ＧａＡｓベース層１０４、ＧａＡｓの格子定数に整合したｎ−ＩｎＧａＰ水素ストッパ層１０５、ｎ−ＩｎＧａＰエミッタ層１０６、ｎ−ＧａＡｓエミッタ層１０７、ｎ^＋−ＧａＡｓエミッタ層１０８、ｎ^＋−ＩｎＧａＡｓ−Ｇｒａｄｉｎｇ層１０９、ｎ^＋−ＩｎＧａＡｓキャップ層１１０のエピタキシャル層を順に形成してＨＢＴを構成する。 （もっと読む）

【課題】 ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、エミッタ層とエミッタコンタクト層との間に形成される遷移層に起因する電流利得率の低下を防止する。
【解決手段】 ＧａＡｓ基板上に少なくともコレクタ層、ＧａＡｓベース層、ＩｎＧａＰエミッタ層、ＧａＡｓエミッタコンタクト層、及びノンアロイ層がエピタキシャル成長によって順次形成されたヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、前記ＩｎＧａＰエミッタ層と前記ＧａＡｓエミッタコンタクト層との間に、前記ＩｎＧａＰエミッタ層よりも低Ｉｎ組成のＩｎ_xＧａ_1-xＰ層の薄膜層が形成されていることを特徴とする。 （もっと読む）

【課題】ＢｉＣＭＯＳなどの半導体装置に搭載される用途の異なる各素子の性能を両立させることができる高性能な半導体装置の製造方法を提供する。
【解決手段】Ｐ型Ｓｉ基板１上の高速用ＨＢＴの形成領域Ａに高濃度のリンイオンを注入した後、Ｓｉ基板１上にシリコン酸化膜３を形成する。その後Ｎ型Ｓｉ層をエピタキシャル成長させると、高速用ＨＢＴの形成領域Ａではまずシリコン酸化膜３の蒸発が起こり除去されてからＮ型Ｓｉ層が成長する。このためラテラルＰＮＰ、ＰＮ接合型バラクタ、高耐圧用ＨＢＴトランジスタ等の素子よりも薄いＮ型Ｓｉ層が得られるため用途の異なる各素子の性能を両立させることができる。 （もっと読む）

【課題】歪みチャネルＭＯＳＦＥＴを有するＣＭＯＳＦＥの製造工程内で、特性の劣化をきたすことなくＰＮＰバイポーラトランジスタを形成する。
【解決手段】素子分離層１１によって分離されたベース領域１２Ｃの周辺に、歪みチャネルＭＯＳＦＥＴの歪み付与半導体領域２７の形成を阻止する阻止層を、ＣＭＯＳのゲート電極部の形成と同一工程で形成し、これによって歪み付与半導体領域２７のエピタキシャル成長と同時に形成されるエミッタ領域１２Ｅが素子分離層１１から離間してエピタキシャル成長されるようにする。このようにしてエミッタ領域１２Ｅが素子分離層１１に接して形成される場合の欠陥発生を回避して、トランジスタ特性の向上を、工程数を増加させることなく構成することができるようにする。 （もっと読む）

【課題】２次元正孔ガス層をｐ型ベースとし且つ窒化物系半導体からなり高速に動作するバイポーラトランジスタを実現できるようにする。
【解決手段】バイポーラトランジスタは、窒化物半導体からなる第１の半導体層１４を含むエミッタ層と、第１の半導体層１４と比べてバンドギャップが小さい窒化物半導体からなり且つ第１の半導体層１４と接して形成された第２の半導体層１５を含むベース層と、第２の半導体層１５における第１の半導体層１４とは反対側の面と接して形成された窒化物半導体からなる第３の半導体層１６を含むコレクタ層とを備えている。第２の半導体層１５における第１の半導体層１５と第２の半導体層１４との界面領域には、２次元正孔ガス層が発生し、ベース層の一部と接するように選択的に形成されたベース電極１９は、２次元正孔ガス層とオーミック接続している。 （もっと読む）

【課題】ベースコレクタ耐圧と電流増幅率を確保し、ベース抵抗を低減したヘテロ接合バイポーラトランジスタを提供する。
【解決手段】基板表面上に、エミッタコンタクト領域、第１の半導体材料からなるエミッタ領域、前記第１の半導体材料よりも禁制帯幅の小さな第２の半導体からなるベース領域、前記第１の半導体材料からなるコレクタ領域、コレクタコンタクト領域が前記基板表面に平行な方向に順次形成され、前記エミッタ領域、前記ベース領域、前記コレクタ領域と、前記基板表面との間に、前記第１の半導体材料よりも禁制幅の大きな第３の半導体材料からなるバッファ層を有するとともに、エミッタ電極、ベース電極、及びコレクタ電極がそれぞれ前記エミッタコンタクト領域、前記ベース領域、及び前記コレクタ領域に接して形成されたヘテロ接合バイポーラトランジスタである。 （もっと読む）

【課題】ベース抵抗が小さく優れた高周波特性を有する窒化物半導体バイポーラトランジスタ及びその製造方法を提供する。
【解決手段】窒化物半導体バイポーラトランジスタにおいて、エミッタ層に接する形で形成されたコンタクト層がｎ型ＩｎＡｌＧａＮ４元混晶により形成され、前記エミッタ層と前記コンタクト層はその上に形成されたエミッタとの障壁高さが小さくＩｎＡｌＧａＮ４元混晶上ではオーミック電極コンタクト抵抗を小さくできる例えばＷＳｉエミッタ電極が庇となるように選択的に除去されており、このエミッタ電極をマスクとしてベース電極がセルフアライン工程にて形成される。このような構成にすることにより、エミッタ段差とベース電極端との間の距離を、十分に小さくし、ベース抵抗を低減できる。この結果、良好な高周波特性を有するバイポーラトランジスタを実現することが可能となる。 （もっと読む）

【課題】エッチピットを低減可能な構造を有するバイポーラトランジスタ及びその製造方法を提供する。
【解決手段】ＨＢＴ１は、半絶縁性のＩｎＰ基板２と、同基板２上に形成されたバッファ層３０と、バッファ層３０上に形成されたサブコレクタ層４０と、コレクタ層８０と、ベース層９０と、エミッタ層１００と、エミッタ層１００上に形成されたエミッタコンタクト層１１０とを有する。エミッタ層１００のエッジは、エミッタコンタクト層１１０のエッジから離れて設けられている。また、エミッタ層１１０の表面は、平坦化されている。ＨＢＴ１は、サブコレクタ層４０上にコレクタ電極１７と、エミッタ層１００上にベース電極１６と、エミッタコンタクト層１１０上にエミッタ電極１５とを備える。 （もっと読む）

【課題】
従来よりも静電破壊耐圧を高くできる静電保護素子を提供する。
【解決手段】
ビルトインポテンシャルがSiGeのバンドギャップとほぼ同じになるn型Siとp型SiGeのpn接合を用いた静電保護素子を静電気が印加される端子と静電気を放電する端子間に接続することにより、n型Siとp型Siのpn接合に比べてpn接合に電流が流れはじめる電圧であるON電圧を低くでき、静電気が印加されて端子間電圧がまだ低い場合でも静電気が放電しはじめるようにして、静電破壊耐圧を上げる効果を得る。 （もっと読む）

【課題】 低電圧動作に有利であると共に、ベース層のシート抵抗を低減してfmaxの増大及びGainの増大、更には高効率動作を可能とし、また特にエミッタ層を制御性良く高品質に形成でき、エミッタ注入効率を安定して得ることのできるＨＢＴ構造を具備する（並びにこれを主要な構成要素とする）半導体装置を提供すること。
【解決手段】 第１導電型のエミッタ層と、第２導電型のベース層と、第１導電型のコレクタ層とを半導体基体上に有するＨＢＴ（ヘテロ接合バイポーラトランジスタ）を具備する半導体装置において、前記エミッタ層及び前記コレクタ層はＧａＡｓを主成分とし、前記ベース層はＧｅを主成分とすることを特徴とする半導体装置。 （もっと読む）

【課題】ワイドギャップバイポーラ半導体素子を高信頼性かつ低損失で駆動でき、可制御電流を大きくできる電力変換装置を提供する。
【解決手段】この電力変換装置では、ＳｉＣ−ＧＴＯサイリスタ１の稼動に先立ち、温度上昇用ｎ型ＭＯＳＦＥＴ１１のゲート１３に信号を印可してオンさせ、電源１４ → アノード端子２ → ゲート端子４ → 抵抗１２ → 温度上昇用ｎ型ＭＯＳＦＥＴ１１ → 電源１４の経路で温度上昇用電流(加熱電流)として約４０Ａの電流を流す。上記温度上昇用電流により、ＳｉＣ−ＧＴＯサイリスタ１の温度を上昇させる。これにより、サイリスタ１の稼動により積層欠陥が増大したとしても、オン電圧の増大や最小ゲート点弧電流の増大、ターンオン時間の増大およびオフ時の電流の不均衡の増大などの劣化現象を抑制できる。 （もっと読む）

【課題】下層からのマグネシウムの拡散を利用した電界効果トランジスタの製造。
【解決手段】マスク層２ｍでｐ型層１ｐの表面の一部を覆い、Ｍｇ原料を導入せずにＧａＮ層を形成するべくエピタキシャル成長を行うと、下層のｐ型層１ｐに接触する部分においては、当該ｐ型層１ｐからＭｇが拡散してｐボディ層４ｐが形成され、マスク層２ｍの上部は、アンドープＧａＮから成るチャネル形成層４ｉが形成される。同様に、ｐボディ層４ｐの上部には、ｐボディ層４ｐからＭｇが拡散してｐ−ＡｌＧａＮ層５ｐが形成され、チャネル形成層４ｉの上部には、アンドープＡｌＧａＮ層５ｉが形成される。このようにして製造されたＨＥＭＴ１００は、ボディ電極Ｂｄの形成されるｐ−ＡｌＧａＮ層５ｐ表面がエッチング処理されていないのでオーミック性が良好であり、ボディ電極Ｂｄからチャネル形成層４ｉの電位を安定して保つことができ、素子特性の安定した素子となる。 （もっと読む）

【課題】 本願発明は、高コレクタ電流時、高速動作を維持できるＳｉＧｅＣヘテロ接合バイポーラトランジスタ、及びその製造方法を提供する。
【解決手段】 ＳｉＧｅＣヘテロ接合バイポーラトランジスタの代表例のコレクタは、ｎ型単結晶Ｓｉ層、及びｎ型単結晶ＳｉＧｅ層からなる。又、ベースは高濃度ｐ型単結晶ＳｉＧｅＣ層からなり、更にエミッタはｎ型単結晶Ｓｉ層からなる。ｎ型単結晶ＳｉＧｅ層とｐ型単結晶ＳｉＧｅＣ層のヘテロ界面において、ｐ型単結晶ＳｉＧｅＣ層のバンドギャップは、ｎ型単結晶ＳｉＧｅ層以上である。コレクタ電流の増加によって、実効的な中性ベースが拡大した場合でも、ｎ型単結晶ＳｉＧｅ層とｐ型単結晶ＳｉＧｅＣ層のヘテロ界面における伝導帯に、エネルギー障壁が発生しない。このため、電子の拡散が阻害されないことから、高注入状態においても、高速動作性能を維持できるヘテロ接合バイポーラトランジスタを実現でき、これを用いた回路の高性能化が可能となる。 （もっと読む）

【課題】結晶性が良く、低抵抗なｐ型窒化物半導体層を用いた半導体素子を提供する。
【解決手段】本発明の一実施例によれば、ｃ面サファイア基板１０２上に、ＥＣＲプラズマ成膜装置によりＡｌ_２Ｏ_３、ＡｌＯＮ、ＡｌＮ系の緩衝層１０４を堆積する。この緩衝層上に有機金属気相成長法により、１０００℃の水素雰囲気において、ＧａＮ層１０６を２μｍ成長する。その後、５ｎｍ厚のＭｇドープＡｌ_０．６Ｇａ_０．４Ｎ１３０と５ｎｍ厚のＧａＮ１５０とを交互に積層した超格子サブコレクタ１０８を０．５μｍ成長する。Ｍｇのドーピング濃度は、３×１０^１９ｃｍ^−３程度である。結晶成長後、Ｍｇ原子の活性化のために、窒素雰囲気において７００℃で１０分間の熱処理を行う。このようにして得られたｐ型窒化物半導体層は、正孔濃度が高く、大きな格子不整合を有するＡｌＧａＮ／ＩｎＧａＮ系においてもクラックを生じることなく、高いＡｌ組成のＡｌＧａＮを成長することができる。 （もっと読む）

【課題】層厚の厚い高品質な窒化物半導体結晶層が、該結晶層内の歪を緩和させた状態で、再現性よく得られる半導体装置を提供すること。
【解決手段】基板１であるＳｉ基板上に、核形成層２であるＡｌＮ層(層厚１５０ｎｍ)、バッファ層３であるＩｎ_１−ＸＡｌ_ＸＮ組成傾斜層(層厚２１０ｎｍ、Ｉｎ組成１−Ｘは、上から下に向けて、０.１７から０.１まで変化、組成変化率 層厚３０ｍｎあたり０.０１)、窒化物半導体結晶層４である、ＧａＮ層(層厚１０００ｎｍ)およびＡｌＧａＮバリア層(層厚２５ｎｍ、Ａｌ組成０.２５)を、順次積層してなる積層構造を有する半導体装置を構成する。 （もっと読む）

【課題】特にＧａＡｓＳｂ系ベース層を有するＨＢＴにおいて、ＨＢＴ素子の特性を劣化させることなく、素子表面を部分的に不活性化するＨＢＴを提供する。
【解決手段】所定の材質の基板１上に形成したコレクタ層３、ベース層４、エミッタ層５を含む層構造の少なくとも側壁をＡｌ酸化膜８で覆っている構造とする。基板１としてＩｎＰを、ベース層４に、少なくとも一層はＡｌ（ｘ）Ｇａ（１−ｘ）Ａｓ（ｙ）Ｓｂ（１−ｙ）を用いる（ｘ，ｙ：組成比、０．０≦ｘ≦０．２，０．２≦ｙ≦０．８）。すなわち、基板１上に、エミッタ層５、ベース層４、コレクタ層３を含むＨＢＴの層構造を結晶成長により作製した後、エッチングによりメサ状に加工し、さらに、表面に堆積させた前記Ａｌ化合物を酸化させることによりＡｌ酸化膜８を形成し、電極形成領域に堆積させたＡｌ酸化膜８をエッチングにより除去して電極９を形成する。 （もっと読む）

【課題】携帯電話機などに使用されるＲＦモジュールの小型化を図ることのできる技術を提供する。
【解決手段】ＲＦモジュール２５を構成する配線基板２６上に、増幅回路が形成された半導体チップ２８と、増幅回路を制御する制御回路が形成された半導体チップ２７とを搭載する。そして、半導体チップ２７上のボンディングパッド３０と半導体チップ２８上のボンディングパッド３１とを中継パッドを介さずにワイヤ３２で直接接続する。このとき、半導体チップ２８上に形成されているボンディングパッド３１の形状を正方形ではなく矩形形状（長方形）にする。 （もっと読む）

【課題】デュアルバンド電力増幅器の最終段トランジスタにおける電流集中を、バンド間アイソレーションを劣化させることなく回避する。
【解決手段】最終段電力増幅トランジスタ（Ｔｒｇ３，Ｔｒｄ３）の単位トランジスタについて、最終出力増幅トランジスタ形成領域（ＰＷ３）内に単位トランジスタを交互にまたは取囲むように混在して配置する。また、これらの最終出力段トランジスタが結合する出力信号線の間に、インダクタンス素子（Ｌｃｃ）を接続する。 （もっと読む）

【課題】高出力化に付随して要求される高耐破壊化を満たすヘテロ接合バイポーラトランジスタを提供する。
【解決手段】ＧａＡｓからなるｎ型のサブコレクタ層１１０と、サブコレクタ層１１０上に形成され、サブコレクタ層１１０よりアバランシェ係数の小さい半導体材料からなるｎ型の第１のコレクタ層１２１と、第１のコレクタ層１２１上に形成され、サブコレクタ層１１０より低い不純物濃度のｎ型又はｉ型のＧａＡｓからなる第２のコレクタ層２０３と、第２のコレクタ層２０３上に形成され、ＧａＡｓからなるｐ型のベース層２０４と、ベース層２０４上に形成され、ベース層２０４よりバンドギャップの大きな半導体材料からなるｎ型のエミッタ層２０５とを備えるヘテロ接合バイポーラトランジスタ。 （もっと読む）

【課題】本来InP基板に格子整合性を有するInP系半導体素子をGaAs基板に形成することができるようにする。
【解決手段】GaAs基板１上にInPメタモルフィックバッファ層２を、厚さ４μｍ以上として、その表面の欠陥密度を１０^８／ｃｍ^２以下にすることによって、GaAs基板上に、すぐれた特性と信頼性を有する、InP系半導体素子１１を構成する （もっと読む）