【課題】臨界膜厚を厚くすることができるバイポーラトランジスタを提供することにある。
【解決手段】基板１上に核形成層２を形成し、核形成層２上にコレクタ電極層１１を形成し、コレクタ電極層１１上にノンドープＩｎ_０．１Ｇａ_０．９Ｎからなるコレクタ層１２を形成し、コレクタ層１２上にＭｇドープＩｎ_０．１Ｇａ_０．９Ｎからなるベース層１３を形成し、ベース層１３上にＳｉドープＩｎ_０．２６Ａｌ_０．７４Ｎからなるエミッタ層１４を形成し、エミッタ層１４上にエミッタ電極層１５を形成する。 （もっと読む）

【課題】ベース抵抗が小さく、最大発振周波数などの高周波特性が優れ、低雑音なバイポーラトランジスタおよびその製造方法を提供する。
【解決手段】Ｓｉコレクタ層３ａ上に、ＳｉＧｅスペーサ層４ａ、傾斜ＳｉＧｅベース層４ｂ、Ｓｉキャップ層５が形成され、Ｓｉキャップ層５上にボロンドープのベース引き出し電極６が下全面接触で設けられ、ベース引き出し電極６に開口部６ａが設けられ、開口部６ａのベース引き出し電極６の側壁と底部Ｓｉキャップ層上に酸化膜７が設けられ、酸化膜７にエミッタ開口部７ａが設けられている。エミッタ開口部７ａを埋めるエミッタ引き出し電極９が設けられ、エミッタ引き出し電極９中のリンがＳｉキャップ層５に拡散されてエミッタ拡散層５ａが形成されている。ベース引き出し電極６とエミッタ開口部７ａは自己整合的に形成され、外部ベース層のリンク領域を削減し、ベース抵抗を低減できる。 （もっと読む）

【課題】リサーフの効果を用いる構造により窒化物系ヘテロ接合トランジスタの高耐圧化を行う。
【解決手段】窒化物半導体により構成されるトランジスタにおいて、ＧａＮ層３とＡｌ_ｙＧａ_１−ｙＮバリアー層４のヘテロ接合に形成された二次元キャリアガスの特性を持つｎ型チャンネルに対して、Ａｌ_ｘＧａ_１−ｘＮバリアー層２とＧａＮ層３のヘテロ接合にｐ型の二次元状キャリアを持つ電界制御チャンネルを平行に形成し、チャンネルと電界制御チャンネルが空乏化したときの空間固定電荷の面密度が実質的に等しくなるトランジスタ構造とすることにより、リサーフ効果を持たせ、これにより、オン耐圧やオフ耐圧の向上を行う。 （もっと読む）

【課題】ベース・エミッタのへテロ接合における伝導帯下端のバンド不連続（ΔＥｃ）を無くすことが可能なヘテロ接合バイポーラトランジスタを提供する。
【解決手段】半絶縁性ＧａＡｓから構成される基板１０１と、基板１０１に格子整合するエピタキシャル層１００とからなるヘテロ接合バイポーラトランジスタであって、エピタキシャル層１００は、ｎ⁺−ＧａＡｓから構成されるサブコレクタ層１０２と、ｎ−ＧａＡｓから構成されるコレクタ層１０３と、ｐ⁺−ＧａＰＳｂから構成されるベース層１０４と、ＧａＰＳｂと電子親和力が同じで、ＧａＰＳｂよりもバンドギャップエネルギーが大きいＩｎＧａＰから構成されるエミッタ層１０５とを有する。 （もっと読む）

【課題】サブコレクタ層のキャリア濃度による電流増幅率への影響を抑え、信頼性の高い半導体デバイスの製作を可能にする薄膜半導体エピタキシャル基板及びその製造方法を提供すること。
【解決手段】サブコレクタ層４１及びコレクタ層４２が形成されている薄膜半導体エピタキシャル基板１において、コレクタ層４２の一部にホウ素（Ｂ）が添加されているＢ添加層４２Ａを形成し、これによりサブコレクタ層４１を高濃度にドーピングした場合であっても電流増幅率を低下させることがないようにした。 （もっと読む）

本発明は、シリコンからなる基板および半導体本体を備え、エミッタ領域(１)、ベース領域(２)およびコレクタ領域(３)を有するバイポーラトランジスタを具え、前記エミッタ領域(１)、前記ベース領域(２)および前記コレクタ領域(３)の伝導型が、適切なドーピング原子の提供により、それぞれｎ型、ｐ型、そしてｎ型である半導体デバイス(１０)であって、前記ベース領域(２)が、シリコンおよびゲルマニウムの混晶を有し、前記ベース領域(２)は、前記エミッタ領域(１)よりも低いドーピング濃度を有し、かつ前記エミッタ領域(１)よりも小さい厚さを有する、シリコンからなる中間領域(２２)によって、前記エミッタ領域(１)から分離され、前記エミッタ領域(１)が、シリコンおよびゲルマニウムの混晶を有し、前記中間領域(２２)から離れたエミッタ領域(１)のサイドに位置決めされるサブ領域を具える半導体デバイスに関する。本発明によれば、シリコンおよびゲルマニウムの混晶を有する前記サブ領域は、実質的に、前記エミッタ領域(１)の全体を通って、前記中間領域(２２)との界面まで延在し、かつ前記エミッタ領域(１)のドーピング原子が、ヒ素原子であることを特徴とする。そのようなデバイスは、中間領域で、または、その範囲内で、非常に急勾配のｎ型ドーピングプロファイル(５０)および非常に急勾配のｐ型ドーピングプロファイル(２０)を有し、したがって、高カットオフ周波数(fr)を備える、優れた高周波挙動を有する。好ましくは、前記エミッタ領域(１)は、その上半部において、ヒ素注入(Ｉ)によってドープされ、最後のドーピングプロファイルはＲＴＡの後に形成される。本発明は、本発明に従うデバイス(１０)の製造方法もまた具える。
（もっと読む）

【課題】 サブコレクタ層のドーピング濃度および厚みを殆ど変えることなく、サブコレクタ層のシート抵抗を下げ、コレクタ抵抗を低減し、オン抵抗が小さく且つ雑音の少ないヘテロ接合バイポーラトランジスタを提供することを目的とする。
【解決手段】 サブコレクタ層をヘテロ接合を利用した量子井戸構造とすることにより、サブコレクタ層中に移動度の高い２次元電子ガスを発生させ、コレクタ電流としてこの２次元電子ガスを用いることにより、サブコレクタ層のシート抵抗を低減させオン抵抗を低減することができる。また、コレクタ電流として、２次元電子ガスを用いることで熱雑音の発生が抑えられ、雑音特性に優れたヘテロ接合バイポーラトランジスタを提供することができる。 （もっと読む）

【課題】 素子の抵抗が小さく、動作電圧の高い窒化物半導体を提供する。
【解決手段】 本発明による窒化物半導体は、導電性ＳｉＣ基板上に不純物濃度の高い窒化物半導体層と不純物濃度の低い窒化物半導体層を順次形成し、導電性ＳｉＣ基板の裏面にオーミック電極を形成することを特徴としている。例えば、導電性ＳｉＣ基板の表面上に不純物濃度の高い導電性のｎ^＋型ＡｌＧａＮ層（Ａｌ組成＞０）と、不純物濃度の低いＡｌＢＧａＮ層（Ａｌ組成≧０、Ｂ組成≧０）を順次形成し、導電性ＳｉＣ基板の裏面にオーミック電極を形成する。これによって、クラックを生じることなく、１００ｎｍ以上の厚いＡｌＢＧａＮ層を形成することができ、素子の抵抗を抑えつつ、降伏電圧の高い窒化物半導体を実現することができる。 （もっと読む）

【課題】 ＨＢＴセル内での発熱均一性を保ち、かつ、高周波帯域の利得特性を向上させたバイポーラトランジスタを提供する。
【解決手段】 ベースメサフィンガー（エミッタレッジ層１５、ベース層１６及びコレクタ層１７）を２本のコレクタフィンガー（コレクタ電極１３）で挟み、ベースメサフィンガー上に１本のベースフィンガー（ベース電極１２）及びその両側の２本のエミッタフィンガー（エミッタ層１４及びエミッタ電極１１）を形成した構造である。２本のエミッタフィンガーは、ベースフィンガーを基準に対称の位置に形成される。 （もっと読む）

本発明は、支持部と、この支持部からエピタキシャル成長した、それぞれ少なくとも１つのコレクタ又はエミッタレイヤと、少なくとも１つのベースレイヤ（Ｂ）と、それぞれ少なくとも１つのエミッタ又はコレクタレイヤと、を有するヘテロ接合バイポーラトランジスタに関するものである。それぞれコレクタ又はエミッタレイヤは、それぞれエミッタ又はコレクタレイヤと実質的に同一の組成を有する、ベースレイヤと接触状態にある少なくとも１つのアンダーコート（Ｃ１）と、この第１アンダーコートとの関係においてベースレイヤとは反対側の面上の少なくとも１つの第２アンダーコード（Ｃ２）と、を有している。
（もっと読む）

【課題】 ヘテロ接合半導体素子とダイオード素子とが同一基板上に集積され、ヘテロ接合半導体素子単独の場合と同程度の簡易なエピタキシャル層の積層構造からなり、かつ、ダイオード素子の特性が、ヘテロ接合半導体素子の構成材料層の特性によって制約されることが少ない半導体装置及びその製造方法を提供すること。
【解決手段】 半絶縁性基板１の上にエピタキシャル成長法によって、サブコレクタ層２、コレクタ層３、ベース層４、エミッタ層５、エミッタキャップ層６の構成材料層を形成し、これらの一部をメサ構造に加工してＨＢＴ１０を形成する。また、別の領域をメサ形状に加工して、それぞれ、ＰＩＮダイオードのｎ型層１６ａと１６ｂ、ｉ型層１５ａと１５ｂおよびｐ型層１４とする。このうち、ｉ型層１５ａと１５ｂは、エミッタ構成材料層１５に不活性化イオンを注入して高抵抗化して形成する。 （もっと読む）

【課題】 オフセット電圧だけでなくニー電圧も十分に低減して、電力増幅器として用いた場合の動作効率を向上させることができる半導体装置を得る。
【解決手段】 ｎ型ＧａＡｓからなる第１のコレクタ層と、第１のコレクタ層上に形成され、１０^１８ｃｍ^―３以上の濃度にドーピングされたｎ型ＩｎＧａＰからなる第２のコレクタ層と、第２のコレクタ層上に形成されたｐ型ＧａＡｓからなるベース層と、ベース層上に形成されたｎ型ＩｎＧａＰからなるエミッタ層とを有する。 （もっと読む）

【課題】 チップ面積の増加や高周波特性の劣化を抑制しながら、熱安定性を向上させ、耐破壊性を向上することを目的とする。
【解決手段】 外部ベース領域下のコレクタ領域にイオン注入を行い、その上部の外部ベース領域上に容量膜１１０を設けることにより、入力された高周波の入力信号は、容量膜１１０を通って真性ベース領域に到達し、ベース電極に入力された直流電流は外部ベース領域を通って真性ベース領域に到達するため、チップ面積の増加や高周波特性の劣化を抑制しながら、熱安定性を向上させ、耐破壊性を向上することができる。 （もっと読む）

ｐ型不純物がドープされ且つ十分な導電性を有するｐ型シリコン基板１を用意する。基板１の上にｎ型ＡｌＩｎＧａＮから成るバッファ領域３、ｎ型ＧａＮから成るｎ型窒化物半導体層１３、活性層１４、及びｐ型ＧａＮから成るｐ型窒化物半導体層１５を順次にエピタキシャル成長させる。ｐ型シリコン基板１にバッファ領域３のＧａ等の３族元素Ｇａが拡散し、低抵抗のｐ型拡散領域１ａが生じる。また、ｐ型シリコン基板１とｎ型ＡｌＧａＩｎＮから成るｎ型バッファ領域３とのヘトロ接合部分にｐ型シリコン基板１のキャリアの輸送を助ける界面準位が生じる。この界面準位によってシリコン基板１のキャリアのｎ型バッファ領域３への輸送効率が高められ、発光ダイオードの駆動電圧が低くなる。
（もっと読む）

【課題】 エミッタサイズを縮小でき、且つ製造コストを低減することができるＨＢＴを実現する。
【解決手段】 高濃度ｎ型の第１サブコレクタ層１０２上に、バンドギャップの小さい材料からなる高濃度ｎ型の第２サブコレクタ層１０８と、ｉ型又は低濃度ｎ型のコレクタ層１０３と、高濃度ｐ型のベース層１０４と、バンドギャップの大きい材料からなるｎ型のエミッタ層１０５と、高濃度ｎ型のエミッタキャップ層１０６と、バンドギャップの小さい材料からなる高濃度ｎ型のエミッタコンタクト層１０７とが順次形成されている。エミッタコンタクト層１０７からは、エミッタ電極を兼ねる配線１１５Ａが引き出され、エミッタ層１０５からは、ベース電極を兼ねる配線１１５Ｂが引き出され、第２サブコレクタ層１０８からは、コレクタ電極を兼ねる配線１１５Ｃが引き出されている。 （もっと読む）

【課題】コレクタ層、ベース層、エミッタ層およびエミッタコンタクト層となるべき各半導膜を含む半導体多層膜を成長した後に、炭素添加ベース層の正孔濃度を増加できるバイポーラトランジスタの製造方法を提供する。
【解決手段】ＯＭＶＰＥ装置内のサセプタＳに基板２を載置し、基板２上にサブコレクタ膜３０、コレクタ膜５０、およびベース膜６０をエピタキシャル成長する。ベース膜６０に炭素が添加される。次に、基板２を温度Ｔに維持し、エミッタ膜７０およびエミッタコンタクト膜８０を成長する。次いで、原料ガスの供給を停止し基板２を温度Ｔ_Aに維持する。ここで、Ｔ＜Ｔ_A≦６００℃といった関係が成り立つ。これにより、ベース膜６０内の水素原子が気相中へと脱離し、同膜６０内の炭素原子の活性化率が向上する。 （もっと読む）

【課題】 ＨＢＴとＦＥＴを１チップに集積化する際、ＨＢＴのエミッタキャップ層をＦＥＴのチャネル層としており、ＦＥＴのピンチオフ性が悪く相互インダクタンスｇｍが低い。また、複数回のイオン注入、アニール、ベースペデスタルの形成、さらには２回のエピタキシャル成長を行うなど製造工程が複雑であった。
【解決手段】 ＨＢＴのエミッタ層とＦＥＴのチャネル層を、同一のｎ型ＩｎＧａＰ層とする。また、ＨＢＴのベース層であるｐ＋型ＧａＡｓ層を、ＦＥＴのｐ型バッファ層として利用する。これにより、ＦＥＴのピンチオフ性が良好となり相互インダクタンスｇｍを高めることができる。またエピタキシャル成長が１回で、イオン注入、アニール工程も不要のため製造工程も簡素化でき、ウエハコストも低減できる。 （もっと読む）

本発明は、バイポーラ・トランジスタであって、第１の導電型（ｎ）のコレクタ領域（２５，２５ａ）と、コレクタ領域（２５，２５ａ）に、コレクタ領域（２５，２５ａ）の第１の面上で電気的に接続される第１の導電型（ｎ^＋）のサブコレクタ領域（１０；１０ａ，１０ｂ）と、コレクタ領域（２５，２５ａ）の第２の面上に設けられる第２の導電型（ｐ）のベース領域（３０）と、ベース領域（３０）の上方に、コレクタ領域（２５，２５ａ）とは反対側の面上に設けられる第１の導電型（ｎ^＋）のエミッタ領域（５０）と、第１の面でコレクタ領域（２５，２５ａ）の隣に設けられるカーボンがドープされた半導体領域（１０；１０ａ；２４，２４ａ）と、を備えるバイポーラ・トランジスタに関する。
（もっと読む）

【課題】 半導体層間の接合の端面におけるリーク電流を抑え、かつ、水分の侵入や放熱不足の問題を解消できるパッシベーション膜を備えたヘテロ接合半導体装置及びその製造方法を提供すること。
【解決手段】 半絶縁性基板１の上にメサ構造に加工した半導体層２〜６を形成する。エミッタメサおよびベース・コレクタメサの端部に凹部１１および１２を形成し、これらの凹部にそれぞれ絶縁性有機膜１３および１４を形成して、エミッタ層５の端面とベース層４との界面、およびベース層４とコレクタ層３との界面を絶縁性有機膜で被覆する。さらに、半導体層２〜６を被覆する緻密な無機パッシベーション膜１５を、例えばプラズマＣＶＤ法による窒化シリコン膜によって形成し、開口部に電極７〜９を形成する。ＨＢＴ１０では、接合の端面が絶縁性有機膜１３および１４によって被覆されているので、接合部にプラズマダメージが生じることはない。 （もっと読む）

【課題】キャリア移動度に優れたＩｎＧａＡｓをベース層等に用いることで高速動作を維持しつつも、電流利得が大きく、しかも基板の大口径化が達成可能なＤ−ＨＢＴ構造の半導体装置を提供する。
【解決手段】Ｉｎ組成が５３％よりも小さい組成を持つＩｎＧａＡｓからなるベース層６と、ベース層６と格子定数が等しくなるようなＩｎ組成を有するＩｎＧａＰからなりベース層６を狭持する状態で設けられたエミッタ層８およびコレクタ層４とを備えたことを特徴としている。 （もっと読む）