【課題】 放熱性を改善したバイポーラトランジスタを有する半導体装置を提供することにある。
【解決手段】 複数のバイポーラトランジスタＱｕが配列される半導体装置であって、エミッタ配線Ｌ３は幅広部と細長部とを有し、細長部におけるバイポーラトランジスタ素子数が、幅広部が配置された配列の外縁に沿う方向に配列されたバイポーラトランジスタ素子数よりも少なくなるように配置する。
【効果】エミッタ配線の寄生抵抗によるエミッタ−ベース間電圧ばらつきを低減する。 （もっと読む）

【課題】 ヘテロ接合バイポーラ・トランジスタ及びその製造方法を提供する。
【解決手段】 ヘテロ接合バイポーラ・トランジスタに関連する、半導体構造体及び半導体の製造方法が提供される。この方法は、同じ配線レベルにある金属導線によって接続される２つのデバイスを形成することを含む。２つのデバイスの第１のものの金属導線は、銅配線構造体上に金属キャップ層を選択的に形成することによって形成される。 （もっと読む）

【課題】電力増幅モジュールの放熱特性を向上させる。
【解決手段】電力増幅モジュールに用いられる電力増幅回路用のＬＤＭＯＳＦＥＴ素子が形成された半導体チップにおいて、ＬＤＭＯＳＦＥＴ素子用の複数のソース領域、複数のドレイン領域および複数のゲート電極３９が形成されたＬＤＭＯＳＦＥＴ形成領域上に、ソース用バンプ電極ＢＰＳを配置する。ソース用バンプ電極ＢＰＳは、アルミニウムを主体とするソース用パッドＭ３Ｓ上に、ソース用パッドＭ３Ｓよりも厚くかつ銅を主体とするソース用導体層ＣＮＤＳを介して形成する。ソース用バンプ電極ＢＰＳとソース用導体層ＣＮＤＳの間には樹脂膜は介在していない。 （もっと読む）

【課題】ＧａＡｓチップの耐湿性を向上させることができる半導体装置を得る。
【解決手段】ＧａＡｓチップ１４は樹脂２６で封止されている。ＧａＡｓチップ１４は、ｐ型ＧａＡｓベース層３４（ｐ型ＧａＡｓ層）と、その上に形成されたｎ型ＧａＡｓエミッタ層３６（ｎ型ＧａＡｓ層）を有する。ＧａＡｓチップ１４の外周部においてｎ型ＧａＡｓエミッタ層３６上に金属電極１８が形成されている。この金属電極１８には正電圧が印加される。ＧａＡｓチップ１４の中央部に形成された素子領域２０と金属電極１８との間において、ｐ型ＧａＡｓベース層３４とｎ型ＧａＡｓエミッタ層３６に半絶縁性領域３８が形成されている。半絶縁性領域３８よりも外側において、ｐ型ＧａＡｓベース層３４と金属電極１８は接続部４０により電気的に接続されている。 （もっと読む）

【課題】集積回路チップと実装基板との接続の容易性や、放熱性の良好さを維持したままで、各単位セル動作の均一性を確保し、出力段トランジスタの総合的な動作特性を改善する。
【解決手段】
コレクタ電極配線１０１は、平行する２つの単位セル列用コレクタ電極配線１，２が、その一方の端部で、出力用配線３によって接続されてなり、この出力端とされる一方、単位セル列用コレクタ電極配線１，２の他方の端部は、セル列間接続配線４により相互に接続されたものとなっており、これによって、各単位セルの動作の均一性の改善がなされるものとなっている。 （もっと読む）

【課題】 高温時のウェーハ反りを抑制し、チッピングや欠けを回避した自己発熱を半導体基板裏面から放熱できる放熱特性改善がされた薄型半導体装置及び製造が容易なその製造方法を提供する。
【解決手段】 複数の素子領域及び当該素子領域を区画する素子分離領域１４を有する半導体基板９と、素子領域に形成された半導体素子とを有する。素子分離領域は、ＤＴＩ(Deep Trench Isolation) 構造であり、その底面は半導体基板９裏面に露出し、その内部は空洞になっている。この半導体基板は半導体素子を形成後に半導体基板裏面を素子分離領域１４の底面が露出するまで研磨もしくはエッチングして半導体基板９を薄くすると共に素子分離領域１４内部を空洞にする。 （もっと読む）

【課題】バイポーラトランジスタの電極形成時に、ＭＯＳトランジスタを覆う層間絶縁膜上のポリシリコン膜のエッチング残りの発生を低減可能な半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、（ａ）バイポーラトランジスタ５とＭＯＳトランジスタ６ａ、６ｂとが形成された半導体基板５１を覆うように層間絶縁膜６５を形成する工程と、（ｂ）層間絶縁膜６５を平坦化する工程と、（ｃ）層間絶縁膜６６におけるバイポーラトランジスタ５の電極７０用の開口部６８を形成する工程と、（ｄ）層間絶縁膜６６及び開口部６８を覆うようにポリシリコン膜６９を形成する工程と、（ｅ）層間絶縁膜６６上のポリシリコン膜６９をエッチバックして、開口部６８内に電極７０を形成する工程とを具備する。 （もっと読む）

【課題】二酸化ケイ素や窒化ケイ素など非常に薄い低応力誘電体材料と半導体層とで
形成された可とう性の膜で集積回路（２４、２６、２８、．．．３０）を製造する汎用手
法を提供する。
【解決手段】膜（３６）の半導体層中に半導体デバイス（２４、２６、２８．．．３
０）を形成する。最初に、標準厚さの基板（１８）から半導体膜層（３６）を形成し、次
いで、基板の薄い表面層をエッチングまたは研磨する。他のバージョンでは、ボンディン
グされた従来の集積回路ダイ用の支持および電気的相互接続として可とう性膜を使用し、
膜中の複数の層に相互接続部を形成する。１つのそのような膜に複数のダイを接続するこ
とができ、膜は次いでマルチチップ・モジュールとしてパッケージされる。 （もっと読む）

【課題】エミッタ電極に対するコンタクト部を容易に形成しながら、エミッタ層の幅を小さくすることが可能な半導体装置を提供する。
【解決手段】このバイポーラトランジスタ（半導体装置）１００は、シリコン層７と、シリコン層７の表面に形成された不純物領域８と、不純物領域８上に形成されたポリシリコン層からなるエミッタ電極１０ａと、不純物領域８とエミッタ電極１０ａとの間に形成され、エミッタ電極１０ａの幅Ｗ３よりも小さい幅Ｗ２を有するＳｉＧｅ層９とを備えている。 （もっと読む）

【課題】従来の方法では、アノードの拡散層とカソードの拡散層との間に蓄積されたマイノリティキャリアの再結合速度を高めることができない。
【解決手段】半導体基板１０上には、層間絶縁膜２０が形成されている。層間絶縁膜２０には、開口２２（第１の開口）、開口２４（第２の開口）および開口２６が形成されている。開口２２および開口２６は、それぞれＰ型拡散層１６およびＮ型拡散層１８の上部に形成されている。開口２４は、Ｐ型拡散層１６とＮ型拡散層１８との間の領域である間隔領域の上部に形成されている。これらの開口２２、開口２４および開口２６中には、それぞれ、コンタクトプラグ３２、コンタクトプラグ３４およびコンタクトプラグ３６が埋め込まれている。半導体基板１０のうち開口２２の下部に位置する領域および開口２４の下部に位置する領域の双方に、IV価の不純物が注入されている。 （もっと読む）

【課題】トレンチ構造のトランジスタの形状及び電極構造に関して自由に設計を行なうことができる半導体装置及び半導体装置の製造方法を提供する。
【解決手段】シリコン基板１０の表面には複数の凹部１０ａ，１０ａ，…が設けられ、各凹部１０ａには、表面からエミッタ領域ＲＥとベース領域ＲＢとがこの順序で配置されている。その他の領域がコレクタ領域ＲＣとなってトランジスタを構成する。基板全面に電極としての導電体を設ける場合、凹部１０ａによる段差のため、ベース領域ＲＢ上のベース電極１２Ｂとエミッタ領域ＲＥ上のエミッタ電極１２Ｅとは分離された状態で形成される。そして、エミッタ電極１２Ｅ及びベース電極１２Ｂを被覆する層間絶縁膜１３を形成し、層間絶縁膜１３を介してエミッタ電極１２Ｅ及びベース電極１２Ｂとそれぞれコンタクトを取るためのボンディングパッド１４Ｅ及び１４Ｂをデバイスの上層に形成する。 （もっと読む）

本発明は、基板（１１）および半導体本体（１）を有する半導体デバイス（１０）であって、この半導体本体（１）は、順にコレクタ領域（２）、ベース領域（３）、およびエミッタ領域（４）を有するバイポーラトランジスタを備える該半導体デバイス（１０）に関し、半導体本体は、コレクタ領域（２）およびベース領域（３）の少なくとも一部分を有する、突出するメサ（５）を備え、このメサを絶縁分離領域（６）によって包囲する。本発明によれば、半導体デバイス（１０）は、さらに、ソース領域、ドレイン領域、介在させたチャネル領域、積層させたゲート誘電体（７）、およびゲート領域（８）を有する電界効果型トランジスタを備え、ゲート領域（８）は電界効果型トランジスタの最も高い部分を形成し、メサ（５）の高さはゲート領域（８）の高さより大きくする。このデバイスは本発明による方法によって安価かつ容易に製造することができ、このバイポーラトランジスタは優れた高周波数特性を有することができる。
（もっと読む）

【課題】庇部を有する電極の庇部下の空洞を絶縁膜で埋め込むことで、層間絶縁膜や配線の段切れ、配線の短絡等を防止することを可能とする。
【解決手段】基板１０に形成された導電層（エミッタキャップ層１５）に接続されるもので庇部２０ａ有するコンタクト電極（エミッタ電極）２０と、エミッタ電極２０の庇部２０ａ下の空洞２８部分に埋め込まれた絶縁膜３１と、エミッタ電極２０および絶縁膜３１側部を被覆する層間絶縁膜２１と、層間絶縁膜２１に形成された接続孔２４を通じてエミッタ電極２０に接続されるとともに、層間絶縁膜２１上をエミッタ電極２０上より電極周辺部に配設されている配線２７とを備えたことを特徴とする。 （もっと読む）

【課題】バイポーラトランジスタにおける高利得化および低雑音化を同時に実現できる技術を提供する。
【解決手段】ベースパッド３１およびコレクタパッド３２の下部にエミッタ（基準（接地）電位）と電気的に接続された配線２４が設けられた基板シールド構造とすることにより、ベースパッド３１およびコレクタパッド３２と配線２４との間では容量が設けられた構造として電力消費をなくし、基板１からの熱雑音は、配線２４を介して基準（接地）電位へと逃がし、ベースパッド３１およびコレクタパッド３２へは届かないようにする。 （もっと読む）

【課題】特にＧａＡｓＳｂ系ベース層を有するＨＢＴにおいて、ＨＢＴ素子の特性を劣化させることなく、素子表面を部分的に不活性化するＨＢＴを提供する。
【解決手段】所定の材質の基板１上に形成したコレクタ層３、ベース層４、エミッタ層５を含む層構造の少なくとも側壁をＡｌ酸化膜８で覆っている構造とする。基板１としてＩｎＰを、ベース層４に、少なくとも一層はＡｌ（ｘ）Ｇａ（１−ｘ）Ａｓ（ｙ）Ｓｂ（１−ｙ）を用いる（ｘ，ｙ：組成比、０．０≦ｘ≦０．２，０．２≦ｙ≦０．８）。すなわち、基板１上に、エミッタ層５、ベース層４、コレクタ層３を含むＨＢＴの層構造を結晶成長により作製した後、エッチングによりメサ状に加工し、さらに、表面に堆積させた前記Ａｌ化合物を酸化させることによりＡｌ酸化膜８を形成し、電極形成領域に堆積させたＡｌ酸化膜８をエッチングにより除去して電極９を形成する。 （もっと読む）

【課題】高い直流電流増幅率、特に小電流領域で高い直流電流増幅率を得ることができる縦型バイポーラトランジスタを提供する。
【解決手段】ｎ型半導体基板１の下層に高濃度ｎ型半導体層２を形成し、上層にｐ型半導体層３を形成し、ｐ型半導体層３に表面から層内へ延在する高濃度ｎ型半導体層４を形成し、ｐ型半導体層３および高濃度ｎ型半導体層４に二酸化珪素膜５を形成してなり、所定の水分を添加した酸素、または所定の水分を添加した酸素を含むガスからなる雰囲気下で熱処理することにより、二酸化珪素膜５の表面電荷密度を低くして、高い直流電流増幅率、特に小電流領域に於いて高い直流電流増幅率を得る。 （もっと読む）

【課題】チップ面積の増大を抑制しつつ、アナログ回路とデジタル回路とを同一基板上に混載する。
【解決手段】半導体基板１１上にアナログ回路を形成した後、凹部３２が形成された絶縁膜３１をアナログ回路上に形成し、凹部３２内が埋め込まれるようにして非晶質半導体層３３を絶縁膜３１上に形成し、非晶質半導体層３３にレーザを照射することにより、非晶質半導体層３３の溶融結晶化を行い、凹部３２の周囲に略単結晶半導体粒３４を形成し、略単結晶半導体粒３４にデジタル回路を形成する。 （もっと読む）

【課題】 電力増幅モジュールやそれに用いる集積受動部品または半導体チップの低コスト化および高性能化を図る。
【解決手段】 集積受動部品５において、シード膜５１、銅膜５３およびニッケル膜５４の積層膜からなる配線５５により、ＲＦパワーモジュールのローパスフィルタ回路を構成するインダクタ素子が形成される。ニッケル膜５４は、銅膜５３の全面上に形成され、表面保護膜としての絶縁膜６１の開口部６２から露出するニッケル膜５４上に、金膜６３およびバンプ電極６４が形成されている。ニッケル膜５４は、無電解Ｎｉ−Ｐめっき膜であり、リンを１０重量％以上含有し、非磁性状態とされている。 （もっと読む）

【課題】 半導体装置において、反転領域対策を、既存の製造工程の条件を変えないで実現することを課題とする。
【解決手段】 Ｎ型エピタキシャル層４上にＰ型拡散層よりなる抵抗素子５が形成してあり、Ｎ型エピタキシャル層４上にシリコン酸化膜４０が形成してあり、抵抗素子５の端から出ているアルミニウム配線８，９がシリコン酸化膜４０上を延在している。シリコン酸化膜４０は、Ｎ型エピタキシャル層４内に食い込んで厚みが増してある厚み付加部分４２を枠状に有する。厚み付加部分４２は、シリコン酸化膜４０の反転電圧を上げる。厚み付加部分４２は酸素イオンの注入及びアニール処理によって形成される。 （もっと読む）

第一のトレンチ（１１）内でバイポーラトランジスタを製造する方法で、一つのフォトリソグラフィマスクのみを適用して第一のトレンチ（１１）及び第二のトレンチ（１２）を形成する。コレクタ領域（２１）を第一のトレンチ（１１）及び第二のトレンチ（１２）内に自己整合して形成する。ベース領域（３１）を第一のトレンチ（１１）内にあるコレクタ領域（２１）の一部分に自己整合して形成する。エミッタ領域（４１）をベース領域（３１）の一部分に自己整合して形成する。コレクタ領域（２１）に対する接点を第二のトレンチ（１２）内に形成し、ベース領域（３１）に対する接点を第一のトレンチ（１１）内に形成する。バイポーラトランジスタの製造を標準ＣＭＯＳプロセスに組み入れることができる。
（もっと読む）