【課題】バンドギャップ基準電圧回路１００を確実に起動させることができる。
【解決手段】電源電圧がｐＭＯＳトランジスタＰ１のゲート電圧の閾値に到達する前には、ｐＭＯＳトランジスタＰ６により電源ＶｄｄとｐＭＯＳトランジスタＰ４のソース端子との間を開放させている。このため、電源電圧がｐＭＯＳトランジスタＰ１のゲート電圧の閾値に到達する前に、抵抗素子Ｒ３ａによってコンデンサＣ１から電荷を放出させて、コンデンサＣ１のプラス電極の電位をｐＭＯＳトランジスタＰ４のゲート端子の電位の閾値よりも低くすることができる。電源電圧が上昇してｐＭＯＳトランジスタＰ６が電源ＶｄｄとｐＭＯＳトランジスタＰ４のソース端子との間を接続すると、ｐＭＯＳトランジスタＰ４がオンして、電源ＶｄｄからｐＭＯＳトランジスタＰ６、Ｐ４を通してスタートアップ電流をｎＭＯＳトランジスタＮ１、Ｎ２のゲート端子に流すことができる。 （もっと読む）

【課題】ON状態での低いオン抵抗とOFF状態での小さいオフリーク電流を持つMOSトランジスタスイッチを用いた半導体装置及びサンプルホールド回路を実現する。
【解決手段】PMOSトランジスタM11がON状態の場合には、PMOSトランジスタM12がON状態になりPMOSトランジスタM11のバックゲート端子をPMOSトランジスタM11のソース端子に接続し、PMOSトランジスタM11がOFF状態の場合には、PMOSトランジスタM13がON状態になりPMOSトランジスタM11のバックゲート端子を電源電圧端子VDD1に接続する。 （もっと読む）

【課題】様々な入力電圧に対応して高Ｓ／Ｎ特性を実現できるトランスミッションゲートを提供する。
【解決手段】入力電圧Ｖｉｎをドレインから入力され、電圧（Ｖｉｎ−Ｖｓ１）をゲートに入力されるとオンし、入力電圧Ｖｉｎを出力電圧Ｖｏｕｔとしてソースから出力するＰＭＯＳトランジスタ１１と、ＰＭＯＳトランジスタ１１と等しいゲート長とゲート幅とゲート酸化膜厚と閾値電圧の絶対値とを有し、入力電圧Ｖｉｎをドレインから入力され、電圧（Ｖｉｎ＋Ｖｓ１）をゲートに入力されるとオンし、入力電圧Ｖｉｎを出力電圧Ｖｏｕｔとしてソースから出力するＮＭＯＳトランジスタ１２と、を備える。 （もっと読む）

【課題】本発明は、電子回路の所与の機能又は動作の実行を監視するための方法及び回路を提供する。
【解決手段】デジタル信号(EN)を監視する方法は、第１のP チャネルMOS トランジスタ(P1)を、監視されるべき前記信号が第１の状態にある期間に負バイアス温度不安定性(NBTI)タイプの劣化状態に置くステップと、前記第１のP チャネルMOS トランジスタ(P1)の飽和電流を表す第１の量(V_MES)を、監視されるべき前記信号が第２の状態に切り替わるとき測定するステップと、前記第１の量が閾値(TH)を超えるとき、監視結果を示す検出信号(DET) を与えるステップとを備えている。 （もっと読む）

【課題】多値技術を用いたメモリにおいて、複数ページにわたるデータを短時間に転送するフラッシュメモリを提供する。
【解決手段】フラッシュメモリは、各々がｎビット（ｎは２以上の整数）のデータを記憶する複数のメモリセルを含むメモリセルアレイと、メモリセルのゲートに接続された複数のワード線と、メモリセルに接続された複数のビット線と、ビット線を介してメモリセルに記憶されたデータを検出するセンスアンプと、或るワード線に接続されたｍ個（ｍは２以上の整数）のメモリセルのそれぞれに格納されたｎビットデータを保存するｍ×ｎビットのデータラッチと、データラッチから外部へ２ビット以上のデータを同時に転送可能な多値レベルインタフェースとを備えている。 （もっと読む）

【課題】安定したパルス高周波電力を供給することができる高周波電源装置１を提供する。
【解決手段】高周波電源装置１は、パルス高周波電力の出力電圧を検出して包絡線検波を行い、その検波信号をサンプルホールド部６によりサンプリングし、サンプリング電圧Ｖｓを高周波電力生成部３にフィードバックしてパルス高周波電力Ｐｏｕｔの制御を行う。サンプルホールド部６は、サンプルホールド信号のオン期間中、検波信号Ｐａをサンプリング電圧Ｖｓとして出力し、サンプルホールド信号のオフ期間中、サンプルホールド信号がオンからオフへ切り替るタイミングの検波信号Ｐａの電圧レベルをホールドして、サンプリング電圧Ｖｓとして出力する。 （もっと読む）

【課題】クロック選択回路の最終選択出力でのメタステーブルの障害の発生確率を低減する。
【解決手段】半導体集積回路に内蔵のクロック選択回路は、デコーダＤＥＣ、制御ユニットＣｎｔ、マルチプレクサＭｐｘを有する。ＤＥＣに選択信号ＳＥＬが供給され、Ｃｎｔに第１と第２のクロック信号ＣＫＩＮ０、１とデコーダＤＥＣの第１と第２の選択出力信号が供給され、ＭｐｘにＣｎｔの第１と第２の選択制御信号Ｑ´０、１が供給される。Ｃｎｔの第１と第２のゲートＡＮＤ０、１の一方の入力にＤＥＣの第１と第２の選択出力信号が供給される。第１ゲートＡＮＤ０の出力と第２ゲートＡＮＤ１の他方の入力の間に直列接続の第１と第２のＤ型フリップフロップＤ−ＦＦ０、２と、第２ゲートＡＮＤ１の出力と第１ゲートＡＮＤ０の他方の入力の間に直列接続の第３と第４のＤ型フリップフロップＤ−ＦＦ１、３を含む。 （もっと読む）

【課題】リセットタイミングのバラツキを低減するとともに、通常動作時の消費電力を低減し、且つ回路面積を小さくする低電流小型のパワーオンリセット回路を提供する。
【解決手段】電源電圧を分圧する複数のトランジスタからなる分圧回路と、分圧回路で分圧された電圧に基づいて電源電圧が所定値以上か否かを検出する回路とからなる電圧検出回路と、電圧検出回路の出力信号が入力するインバータと、インバータの入力と接地との間に接続されたトランジスタと、を備えるパワーオンリセット回路である。 （もっと読む）

【課題】外部から故障原因を特定可能な半導体集積回路を提供する。
【解決手段】本発明に係る半導体集積回路１００は、電源投入を検出する検出信号Ｓ_ｄに基づいて、リセット信号Ｓ_ｒを出力するパワーオンリセット回路１１と、リセット信号Ｓ_ｒに基づいて、初期設定が行われる初期化対象回路１２と、パワーオンリセット回路１２から出力されたリセット信号Ｓ_ｒ及び初期値が設定された初期化対象回路１１の出力信号Ｓ_ｏに基づいて、リセット信号Ｓ_ｒをモニタするパワーオンリセットモニタ信号Ｓ_ｍを生成して出力するパワーオンリセットモニタ回路１３と、を備えている。 （もっと読む）

【課題】容量成分を有する電気負荷を高い電力効率で正確に駆動する。
【解決手段】所定の電圧範囲内で電圧値の漸増と漸減とを繰り返す目標電圧波形を出力し、目標電圧波形の電圧値に応じて複数の電源部を切り替えながら、電気負荷に出力する出力電圧波形を生成する。また、出力電圧波形が目標電圧波形と一致するように負帰還制御する。出力電圧波形が電気負荷の印加電圧に一致すると出力電圧波形を電気負荷に供給し、目標電圧に達すると出力電圧波形と電気負荷とを切断する。こうすれば、電気負荷の容量成分に蓄えられた電力を回収しながら、電気負荷を駆動することができる。また電源を切り替えているために、回路側での電力損失も抑制できる。加えて、目標電圧波形に従って負帰還制御を行っているため、容量成分を有する電気負荷を、適切にしかも効率よく駆動することが可能となる。 （もっと読む）

【課題】キャパシタを用いたサンプルホールド回路において、サンプリング時におけるキャパシタの充電状態をホールド状態とするためにオフされるべきスイッチにリーク電流が生じる。
【解決手段】サンプルホールド回路１０は、オペアンプ１２の反転入力端子ＩＮ₋に一方端を接続されたキャパシタＣ_１にサンプリング電圧に応じた電荷を蓄積する。その際、Ｃ_１のＩＮ₋側の端子はスイッチ回路１４を介して出力端子Ｖ_ＯＵＴに接続し、所定電位に設定する。ホールド状態ではスイッチ回路１４はオフされ、それが接続されたＣ_１の端子をフローティング状態とする。スイッチ回路１４は、ＩＮ₋とＶ_ＯＵＴとの間に直列に接続され同相でオン・オフされるＭＯＳトランジスタスイッチＳ_１１，Ｓ_１２と、それら相互の接続点と接地電位との間に接続されたキャパシタＣ_２とからなる。 （もっと読む）

【課題】駆動力が互いに異なる負荷が、１つの端子に接続されている場合、大きな駆動力で負荷を駆動することによる放射ノイズの発生を抑制することができるバッファ駆動能力制御装置を提供することを目的とする。
【解決手段】駆動能力の大きな負荷を駆動するための駆動能力と駆動能力の小さな負荷を駆動するための駆動能力を切り替えることのできる出力バッファを持ち、駆動能力の大きな負荷を駆動するための制御期間と駆動能力の小さな負荷を駆動するための制御期間とを持ち、それぞれの制御期間に、それぞれの負荷に適した駆動能力に出力バッファの駆動能力を切り替える。 （もっと読む）

【課題】従来の電源電圧監視回路は、電源電圧監視用のトランジスタのバイアス電流が常に流れるため、消費電力が大きかった。
【解決手段】本発明は、電源電圧を供給される定電圧生成回路と、一方の端子に定電圧生成回路からの出力を入力し、他方の端子に電源電圧を第1抵抗素子と第２抵抗素子とで分圧した電圧を入力するコンパレータを有する電源電圧監視回路であって、電源電圧端子とコンパレータの一方の端子間に設けられた第１スイッチと、電源電圧端子と第１抵抗素子と第２抵抗素子間のコンパレータの他方の端子と接続された第１ノード間に設けられた第２スイッチと、電源電圧が定電圧生成回路の最低動作電圧より低い低電圧期間に含まれる第１期間において、第１スイッチをオンにし、低電圧期間に含まれる第２期間において、第２スイッチをオフにする制御回路を有する電源電圧監視回路である。 （もっと読む）

【課題】電源電圧が変動した場合に、クロックパルス幅を保証しつつクロック信号の供給を停止でき、またクロック信号の供給再開ができるクロック供給制御回路を提供する。
【解決手段】クロック停止タイミング生成回路１２を、フリップフロップ１４，ＥＸＯＲゲート１３及びＡＮＤゲート５により構成することで、ロジック回路２に対してクロック信号ＣＬＫ＿ＯＵＴの供給を停止させるタイミングはクロック信号ＣＬＫの立下がりエッジに同期させ、その供給を再開させるタイミングはクロック信号ＣＬＫの立上がりエッジに同期させる。 （もっと読む）

【課題】レイアウト面積の増加や回路特性の悪化を最小限に抑えながらマッピングモードの切り替えを実現できる高速シリアルインターフェース回路、電子機器の提供。
【解決手段】高速シリアルインターフェース回路は、第１〜第Ｎのレシーバ回路１０-1〜１０-N、接続切り替え回路２０、シリアル／パラレル変換回路４０、サンプリングクロック生成回路５０、マッピング変更回路１１０を含む。差動信号線に対するシリアルデータ、クロックのマッピングが変更された場合に、接続切り替え回路２０が、クロックとシリアルデータを入れ替えるための信号線の接続の切り替えを行い、マッピング変更回路１１０が、シリアル／パラレル変換回路４０から出力されるパラレルデータに対するデータチャネルのマッピングの変更を行う。 （もっと読む）

【課題】時定数回路を備える半導体装置の回路面積を縮小する。
【解決手段】制御端子Ｐ１は、外部抵抗Ｒ１０が接続されるとともに、時定数キャパシタＣ１０が接続される。制御部１０は、制御電圧Ｖ１をしきい値電圧Ｖｔｈ３と比較し、比較結果に応じて本半導体装置１００の機能を切り替える。充放電回路１４は、制御端子Ｐ１に接続される時定数キャパシタＣ１０を充電または放電する。半導体装置１００は、充放電回路１４による充電または放電に応じて変化する制御端子Ｐ１の電圧を、時定数電圧Ｖ２として利用する。 （もっと読む）

【課題】ＩＣの過度の温度上昇やＩＣの発火を確実に防止する。
【解決手段】ドライバＩＣ５０が正常に動作し、シフトレジスタ１０６からワンショットタイマ８２に所定時間間隔で出力されるストローブ信号が、ワンショットタイマ８２からリレー８１にＯＮ信号が出力し終える前に、次のストローブ信号を出力し終えているときには、ワンショットタイマ８２からリレー８１にＯＮ信号が出力され続け、駆動用ＶＤＤ２配線５５を介して駆動パルス用電源と駆動回路６２とが接続された状態が保持され続ける。ドライバＩＣ５０に異常が生じ、シフトレジスタ１０６からワンショットタイマ８２に、ストローブ信号が出力されなくなると、ワンショットタイマ８２からリレー８１にＯＮ信号が出力されなくなり、駆動用ＶＤＤ２配線５５による駆動パルス用電源と駆動回路６２との接続が遮断される。 （もっと読む）

【課題】少量のデータを電源瞬停に備えて記憶する簡単な回路構成の電源瞬停保護回路を提供する。
【解決手段】電源ＶＤＤの遮断で、キャパシタ２の電荷はＦＦ５とバッファ６に供給されると共に抵抗１を介して放電され、ノードＮ１の電位Ｖ１は徐々に低下する。また、キャパシタ４の電荷は抵抗３を介して放電されるが、抵抗３とキャパシタ４の時定数は、抵抗１とキャパシタ２の時定数よりも小さく設定されているので、ノードＮ２の電位低下はノードＮ１の電位低下よりも速い。電位Ｖ１がＦＦ５とバッファ６の動作可能な電圧で、かつ電位Ｖ２がバッファ６の閾値電圧を下回らない間に電源電位ＶＤＤが復旧すると、ＦＦ５に保持されているデータ信号ＤＩはそのままデータ信号ＤＯとして出力される。電源瞬停時間が長くなると、電位Ｖ２がバッファ６の閾値以下に低下してＦＦ５がリセットされ、データ信号ＤＯは“Ｌ”となる。 （もっと読む）

【課題】パワーダウンモードから通常モードに移行する場合に、昇圧疑似電源電圧発生回路が適切に初期化されるようなパワーオンリセット信号を発生する。
【解決手段】 ＤＰＭ信号が立ち下がって、通常モードからディープパワーダウンモードに移行すると、ＮＡＮＤ回路３２は、ハイレベルの信号を出力して、Ｐチャンネル型ＭＯＳトランジスタＱＰをオフにする。接続点Ｎ２の電圧は低下してローレベルになり、ＶＰＰパワーオンリセット信号ＰＯＮ２が立ち上がる。ＤＰＭ信号が立ち上がって再び通常モードになると、昇圧疑似電源電圧ＶＰＰが次第に大きくなり、Ｎチャンネル型ＭＯＳトランジスタＱＮがオンになり、接続点Ｎ２の電圧がローレベルからハイレベルに変化する。そして、ＶＰＰパワーオンリセット信号ＰＯＮ２がローレベルになり、昇圧疑似電源電圧発生回路７の電位レベル不定節点や論理不定回路等の初期化が行われる。 （もっと読む）

【課題】アナログ信号選択回路において、アナログスイッチの寄生容量や寄生抵抗を介して信号経路に漏れ込む雑音を低減するとともに、増幅器の雑音に対するノイズゲインを小さくすること。
【解決手段】複数のアナログ信号のそれぞれを入力信号として選択するか否かを切り換える第１のスイッチ手段２４、アナログ信号の基準電圧を入力信号として選択するか否かを切り換える第２のスイッチ手段２５、および第１のスイッチ手段２４の出力信号と第２のスイッチ手段２５の出力信号を差動加算する差動入力増幅器２７を備える。第１のスイッチ手段２４の各信号経路の増幅度と第２のスイッチ手段２５の各信号経路の増幅度が概ね同じである。また、第１のスイッチ手段２４の導通状態となるスイッチの数と第２のスイッチ手段２５の導通状態となるスイッチの数が同じである。 （もっと読む）