【課題】温度変化に伴うアナログスイッチ回路のオン抵抗値の変動を抑制する。
【解決手段】アナログスイッチ回路は、スイッチ部（１１）と、第１の制御回路（１２）と、第２の制御回路（１３）とを備えている。スイッチ部（１１）は、直列に接続された第１および第２のＰ型トランジスタ（１１１）、（１１２）ならびに直列に接続された第１および第２のＮ型トランジスタ（１１３）、（１１４）が、並列に接続され、接続された両端にそれぞれ第１の第２の端子（１１５、１１６）を有する。第１の制御回路（１２）は、温度の増加に伴って出力電圧が減少し、当該出力電圧を第２のＰ型トランジスタ（１１２）のゲートに供給する。第２の制御回路（１３）は、温度の増加に伴って出力電圧が増加し、当該出力電圧を第２のＮ型トランジスタ（１１４）のゲートに供給する。 （もっと読む）

【課題】部品点数を増加することなく、逆接続発生時における回路の損傷防止できる電源の逆接続保護機能を備えた負荷制御回路を提供する。
【解決手段】ＦＥＴ（Ｔ１）のゲートとグランドとの間に、ドライバ回路２より出力されるの駆動信号によりオン、オフ動作するＦＥＴ（Ｔ２）を設け、該ＦＥＴ（Ｔ２）がオンのときには、ＦＥＴ（Ｔ１）のゲートがグランドに接地されるので、ＦＥＴ（Ｔ１）がオフとなるように制御される。また、ＦＥＴ（Ｔ２）に備えられる寄生ダイオードＤ２は、アノードがグランド側、カソードがＦＥＴ（Ｔ１）のゲート側に接続されるので、直流電源ＶＢを逆接続した場合でも、寄生ダイオードＤ２が存在することにより、ＦＥＴ（Ｔ１）がオンとなり、該ＦＥＴ（Ｔ１）の寄生ダイオードＤ１に逆接続電流が流れ、寄生ダイオードが発熱するのを防止できる。これにより、ＦＥＴ（Ｔ１）及びその他の回路部品の損傷を防止できる。 （もっと読む）

【課題】 信号切替回路の出力インピーダンスは、切替制御電圧の影響を受けて変動したり、想定された外部回路と異なる外部回路が、出力端子に接続された場合にインピーダンス不整合が生ずることがあった。
【解決手段】 半導体信号切替回路は、切替制御端子（４、５）に印加される切替制御信号に応答して信号経路の導通状態と遮断状態とを切り替えるスイッチ回路（３１、３２）を具備する。スイッチ回路（３１、３２）は、接続端子（２、３）と、外部制御端子（６、７）と、インピーダンス可変回路（１９、２９）とを備える。接続端子（２、３）は、外部回路（図示せず）に接続する。外部制御端子（６、７）は、外部制御信号が印加される。インピーダンス可変回路（１９、２９）は、信号経路に対してシャントに接続される。このスイッチ回路（３１、３２）の接続端子（２、３）からみたインピーダンスは、外部制御信号に基づいて調整される。 （もっと読む）

【課題】 スイッチング素子として機能するパワートランジスタのゲートドライブ電流を低減する。
【解決手段】 時分割的にオンオフを繰り返すパワートランジスタＭ１のゲート電圧Ｖｇ１を制御する制御回路１００において、パワートランジスタＭ１のゲートと接地間に直列に、電荷保存用キャパシタＣ１および電荷転送用スイッチＳＷ１を設ける。ドライバ回路１０は、パワートランジスタＭ１のゲートに、第１電圧Ｖ１または第１電圧より低い第２電圧Ｖ２を印加するとともに、電荷転送用スイッチＳＷ１のオンオフを制御する。ドライバ回路１０は、パワートランジスタＭ１のゲート電圧を第１、第２電圧間で遷移させる所定期間、出力端子１２をハイインピーダンスとし、電荷転送用スイッチＳＷ１をオンして電荷転送を行う。 （もっと読む）

【課題】 ホストデバイスとスレーブデバイスとを備えた電子回路において、スレーブデバイスに供給する信号波形に生じる欠陥を軽減する。
【解決手段】 フレキシブル配線１３を介してスレーブデバイス４０に供給する信号に基づいてハイレベルまたはローレベルの信号を出力する出力バッファ２２ａと、スレーブデバイス３０に供給する信号に基づいてハイレベルまたはローレベルの信号を出力する出力バッファ２２ｂと、出力バッファ２２ａ，２３ａのドライブ能力をそれぞれ設定するバッファ設定部２３ａ，２３ｂと、バッファ設定部２３ａ，２３ｂによる上記ドライブ能力の設定を制御するホストＣＰＵ２１とを備える。ホストＣＰＵ２１は、各スレーブデバイスへの供給信号に波形鈍り，オーバーシュート，アンダーシュート等の欠陥が生じることを防止または軽減するように各出力バッファ２２ａ，２２ｂのドライブ能力を制御する。 （もっと読む）

【課題】 流れる電流のピーク値を小さくすることができ、複数個を設けた場合であっても電源電圧が低下する虞のない駆動回路を提供し、この駆動回路を複数備える駆動装置を提供する。また、電流のピーク値が小さい駆動装置により圧電素子を駆動し、圧電素子に与えられる駆動電圧が低下することなく、所望の電圧を確実に圧電素子に印加することができるインクジェットヘッドを提供する。
【解決手段】 並列に接続されたＰＭＯＳトランジスタＰ１、Ｐ２、Ｐ３と、並列に接続されたＮＭＯＳトランジスタＮ１、Ｎ２、Ｎ３とを、ＶＤＤ２端子６１及びＶＳＳ端子６４の間に直列に接続する。例えば、駆動電圧出力端子７１に接続された負荷にＶＤＤ２を与える場合に、まず、ＰＭＯＳトランジスタＰ１をオンし、その後、駆動電圧出力端子７１の電位を比較器６５、６６にて比較して、比較結果に応じてＰＭＯＳトランジスタＰ２、Ｐ３を順次オンしていく。 （もっと読む）

【課題】 誘導性負荷の異常検出装置を小規模化する。
【解決手段】 電磁弁を制御する装置では、電磁弁のコイルＬの一端がバッテリ電圧ＶＢに接続され、コイルＬの他端がコネクタ端子３を介してソース接地のＮチャネルＭＯＳＦＥＴ５のドレインに接続されている。また、ＦＥＴ５のドレイン・ゲート間には、カソードをドレイン側にした消弧用ツェナーダイオード１３と、ＣＰＵ７からＦＥＴ５のゲートへの駆動信号ＳＤがドレインへと回り込むのを防止するダイオード１５とが接続されている。更に、この装置には、ツェナーダイオード１３にコイルＬのフライバック電圧によるツェナー電流が流れることでオンするＮＰＮトランジスタ２３が設けられており、ＣＰＵ７は、ＦＥＴ５をオフさせるべく駆動信号ＳＤをローレベルに変化させた時にトランジスタ２３のオン／オフを示すモニタ信号ＳＭがレベル変化しなければ、コイルＬの故障と判定する。 （もっと読む）

【課題】電気負荷に対して所定波形の電流信号を通電するものにおいて、低ノイズ化を図ると共に、スイッチング損失の増加も抑制できる信号生成装置を提供する。
【解決手段】駆動装置１の信号生成手段４２は、ランプ４に流れる電流を制御するＦＥＴ２をスイッチング制御する際にランプ駆動電流の立ち上がり、立下り部分が正弦波状となる制御信号を生成してＦＥＴ２に出力する。具体的には、近似波形生成手段４１が、ＰＷＭ信号の立上り期間にコンデンサ３７を充電させ、立下り期間にコンデンサ３７を放電させて、端子電圧の上昇度合い並びに下降度合いを複数段階に切替えて折線近似により正弦波状信号を生成し、ローパスフィルタ３９を介して出力する。 （もっと読む）

【課題】 イコライザによるイコライジングのレベル設定を変える必要がなく、また、キャパシタによる面積の増大を解消し微細化に適した半導体集積回路を提供する。
【解決手段】 伝送されてきた信号をイコライズする機能を有する半導体集積回路において、受信した信号を差動増幅するバッファ１０１と、バッファ１０１から出力された信号を受信し、増幅するバッファ１０２と、バッファ１０１から出力された信号を受信し、バッファ１０２よりも高いコモンモード電圧で増幅するバッファ１０３と、バッファ１０１から出力された信号を受信し、バッファ１０２よりも低いコモンモード電圧で増幅するバッファ１０４と、信号の状態からバッファ１０２、１０３、１０４の出力信号の内、少なくとも一つの出力信号を選び出し、選び出された出力信号をサンプリングするサンプラー１０５を備えることを特徴としている。 （もっと読む）

蓄積電荷シンク（ＡＣＳ）を用いてＭＯＳＦＥＴの線形性を改善する方法及び装置が開示される。この方法及び装置は、ＳＯＩ型ＭＯＳＦＥＴ内の蓄積電荷を除去、低減あるいはその他の方法で制御し、それによりＦＥＴ性能の改善をもたらす。典型的な一実施形態において、少なくとも１つのＳＯＩ型ＭＯＳＦＥＴを有する回路は、蓄積電荷レジームで動作するように構成される。ＳＯＩ型ＭＯＳＦＥＴのボディに動作可能に結合されたＡＣＳが、該ＦＥＴが蓄積電荷レジームで動作するときの蓄積電荷を排除、除去あるいはその他の方法で制御し、それによりＳＯＩ型ＭＯＳＦＥＴのオフ状態での寄生ソース−ドレイン間容量の非線形性を低減させる。ＳＯＩ型ＭＯＳＦＥＴを用いて実現されるＲＦスイッチング回路において、ＳＯＩ型ＭＯＳＦＥＴが蓄積電荷レジームで動作するときの蓄積電荷を除去あるいはその他の方法で制御することによって、高調波歪み及び相互変調歪みが低減される。
（もっと読む）

【課題】 高耐圧で低オン抵抗の半導体装置を提供する。
【解決手段】 ｐ型基板に、ｐ型ウェル領域３、ｎ型ドリフト領域４、複数のｎ⁺型ソース領域５およびｎ⁺型ドレイン領域６が形成された半導体装置１を、ｎ⁺型ドレイン領域６と各ｎ⁺型ソース領域５との間に形成されるチャネルがｎ⁺型ドレイン領域６の周囲に略楕円状に配置されるような構造とする。チャネル領域１ａには複数のチャネルが並んで形成されるようにし、耐圧領域１ｂにはチャネルが形成されないようにして耐圧を確保する。これにより、より多くのチャネルを効率的に配置することができるようになり、適当な耐圧を確保しつつ、チャネル幅を広げずに低オン抵抗化を図ることができる。 （もっと読む）

【課題】
ノーマリオン特性を有する半導体素子またはしきい電圧が低い電界効果型パワー半導体素子に好適な半導体回路と、電界効果型パワー半導体素子を提供すること。
【解決手段】
本発明の半導体回路は、ダイオードとキャパシタを使用した負電源電圧発生回路を設け、低温状態では、パワー半導体素子が接続されている高圧電圧端子の電圧を目標電圧まで上昇する前に、電界効果型パワー半導体素子を発熱させてしきい電圧を上昇させ、通常駆動時のゲート・ソース間電圧範囲を超える負のゲート・ソース間電圧を印加してドレインリーク電流を抑制した後に高圧電源を上昇させる。 （もっと読む）

【課題】 最大許容入力電力が改善されたアンテナスイッチ回路装置を提供する。
【解決手段】 アンテナへ接続される第１端子と、
前記第１端子と接続される複数個のスルーＦＥＴを含む化合物半導体集積回路と、
デコーダ回路と、昇圧回路と、前記デコーダ回路からの信号が入力される複数個のＣＭＯＳインバータと、を含むＣＭＯＳ集積回路と、を備え、第１のスルーＦＥＴからの信号を前記第１端子へ伝送する第１のモードと、前記第１端子からの信号をオンとなったスルーＦＥＴを通して伝送する第２のモードと、を選択的に実行し、前記第１及び第２のモードの少なくともいずれかにおいて、前記昇圧回路の出力回路は、オフとなったスルーＦＥＴのゲート−チャネル間逆方向電流に基づいてクランプされることを特徴とするアンテナスイッチ回路装置を提供する。 （もっと読む）

【課題】電源電圧が低下するに連れて遅延時間が長くなる遅延回路を提供する。
【解決手段】遅延回路は、電源電圧より低い定電圧を生成する定電圧生成回路と、前記電源電圧から前記定電圧を減じた電圧に比例した第１電流を出力する第１電流源と、前記電源電圧から前記定電圧を減じた電圧に比例した第１電流を出力する第１電流源と、前記第１電流又は前記第２電流によって充電又は放電されるキャパシタと、入力信号に応じて前記第１電流源及び前記第２電流源の動作を相補的に切り替えるスイッチと、前記キャパシタに充電された電圧に応じて動作し、前記入力信号より遅延した出力信号を出力する遅延生成回路とを備える。 （もっと読む）

【課題】 ＳＰＤＴスイッチにおけるスイッチ特性を改善し、高調波歪みを大幅に低減する。
【解決手段】 ＳＰＤＴスイッチ２において、トランジスタＱｔｘ１〜Ｑｔｘ４は、２つのゲートが設けられたデュアルゲートＦＥＴよりなり、これらトランジスタＱｔｘ１〜Ｑｔｘ４には、ゲート間の電位供給用抵抗である抵抗Ｒｄ１〜Ｒｄ４，Ｒｄ５〜Ｒｄ８がそれぞれ接続されている。抵抗Ｒｄ１，Ｒｄ３，Ｒｄ５，Ｒｄ７は、アンテナ端子２ａと逆の端子側から分配配線されており、トランジスタＱｔｘ１〜Ｑｔｘ４におけるゲート−ゲート間中間電位の電圧を大幅に増加させることができる。それにより、トランジスタＱｔｘ１〜Ｑｔｘ４のゲート−ソース間容量を小さくすることができるので高調波歪み量を低減させる。 （もっと読む）

本発明は、トランジスタの差動対を用い、かつ低供給電圧Ｖｃｃ下で動作できる電流スイッチに関する。本発明によれば、共にカスケードされたそれぞれ２つのトランジスタの２つの差動対（Ｔ１、Ｔ１ｂ；Ｔ２、Ｔ２ｂ）を含む電流スイッチが提供されるが、第２の対（Ｔ２、Ｔ２ｂ）は、入力部（Ｅ、Ｅｂ）の状態によって反転する相補電流出力部（Ｈ、Ｈｂ）を有する。第１の対（Ｔ１、Ｔ１ｂ）は、電流源を通して接地（ＧＮＤ）され、値Ｉｏの電流を供給し、電圧Ｖｂｉａｓのバイアスをかけられるトランジスタ（Ｔｓ１）を含み、Ｎ．Ｖｂｅ＋Ｖｂｉａｓに等しい電圧を供給されるが、ここで、Ｎは整数（好ましくは１に等しい）であり、Ｖｂｅは、トランジスタ（Ｔｓ１）のベース−エミッタ電圧である。第２の対（Ｔ２、Ｔ２ｂ）は、抵抗器（Ｒ２）を通して直接接地される。本発明は、サンプルホールド回路、マルチプレクサ、高速低電圧論理回路等のオン−オフ制御に適用することができる。 （もっと読む）

【課題】本発明は、ノイズ重畳等の影響を受けにくく、かつ、より精度の高い温度保護動作を行うことが可能な温度保護回路、並びに、これを備えた半導体集積回路装置、電源装置、及び、電気機器を提供することを目的とする。
【解決手段】本発明に係る温度保護回路１０は、監視対象温度に応じた発熱検出電圧Ｖａを生成する発熱検出部１１と、所定の閾値電圧Ｖｂ、Ｖｃを生成する閾値電圧生成部１２と、発熱検出電圧Ｖａと閾値電圧Ｖｂ、Ｖｃとの比較結果に基づいて温度保護信号Ｓｔｓｄを生成する温度保護信号生成部１３と、Ｖｃｃ・ＧＮＤ間に接続されて所定の基準電圧Ｖｄを生成する基準電圧生成部１４と、を有して成り、発熱検出部１１は、基準電圧Ｖｄを基準として、発熱検出電圧Ｖａを生成する構成とされている。 （もっと読む）

【課題】デプレッション型素子である双方向性スイッチの独特な特徴を考慮して駆動回路および方法を改良する。
【解決手段】本願の一実施形態による双方向半導体スイッチを用いたハーフブリッジのための駆動回路は、ハイサイド双方向半導体スイッチを制御するよう動作可能なハイサイド駆動部を備え、ハイサイド駆動部は、双方向半導体スイッチに負バイアス電圧を供給して、ハイサイド双方向半導体スイッチをＯＦＦにする。ローサイド駆動部は、ローサイド双方向半導体スイッチを制御するよう動作可能であってよい。負端子がハイサイド駆動部に接続された外部電圧源が備えられてよい。電圧源の負端子とハイサイド駆動部との間にハイサイド駆動スイッチが配置され、ローサイド駆動部がローサイド双方向半導体スイッチをＯＮにする時に、ハイサイド駆動部を電圧源の負端子に接続するよう動作可能であってよい。 （もっと読む）

【課題】
素子数を削減してレイアウト面積を縮小させることができると共に、高速動作が可能なスルーレート機能を有する出力バッファ回路を提供する。
【解決手段】
出力バッファ回路１０は、それぞれバイアス電圧ＶＲＰ、ＶＲＮが供給される定電流回路４、５と、定電流回路４、５に流れる定電流のそれぞれＭ及びＮ倍の電流を流す出力用Ｐｃｈ及びＮｃｈＭＯＳトランジスタＰ１、Ｎ１と、それぞれドレインが出力トランジスタＰ１、Ｎ１のゲートに接続され、入力信号に応じて出力トランジスタＰ１、Ｎ１の一方をオンし他方をオフするスイッチトランジスタＰ３、Ｎ３とを有する。定電流回路４、５は、それぞれ、ゲートにバイアス電圧ＶＲＰ、ＶＲＮが供給され定電流を設定する定電流設定用トランジスタＮ４、Ｐ４と、このＮ４、Ｐ４に直列に接続され、入力信号に応じてオフすることで定電流を遮断するスイッチトランジスタＮ５、Ｐ５を有する。 （もっと読む）

【課題】 複数の電源電位が供給されて動作する半導体集積回路において、２種類の電源電位の内の一方のみが供給されているときに、レベルシフト回路に貫通電流が流れるのを防止する。
【解決手段】 この半導体集積回路は、第１の電源電位が供給されたときに動作する内部回路１０及びインバータ２０と、これらの出力信号を２つの入力端子に入力し、入力された信号のレベルをシフトさせたレベルシフト信号を２つの出力端子においてそれぞれ生成して一方の出力端子から出力するレベルシフト回路３０と、レベルシフト回路から出力されるレベルシフト信号に基づいて動作する出力回路４０と、第２の電源電位が供給され第１の電源電位が供給されていないときに、レベルシフト回路の２つの入力端子、又は、一方の入力端子と一方の出力端子の電位を固定する電位固定回路５０等とを具備する。 （もっと読む）