サージ保護機能内蔵型半導体光変調器及びその製造方法
【課題】半導体光変調器の形成プロセスや使用部品点数を増加させることなく、サージ耐性を向上させることができるサージ保護機能内蔵型半導体光変調器及びその製造方法を提供する。
【解決手段】半導体層を複数積層した半導体層構造からなり、光の変調を行う半導体光変調領域１４と、半導体光変調領域１４の半導体層構造と同一の層構造からなり、半導体光変調領域１４を電気的に保護する保護ダイオード２４とを備え、半導体光変調領域１４と共に保護ダイオード２４を半導体基板上にモノリシック集積し、半導体光変調領域１４の活性領域と保護ダイオード２４とを電気的に並列に接続し、かつ、半導体光変調領域１４の活性領域と逆の電界を保護ダイオード２４に印加するように、半導体光変調領域１４と保護ダイオード１４とを配線するサージ保護機能内蔵型半導体光変調器及びその製造方法。
【解決手段】半導体層を複数積層した半導体層構造からなり、光の変調を行う半導体光変調領域１４と、半導体光変調領域１４の半導体層構造と同一の層構造からなり、半導体光変調領域１４を電気的に保護する保護ダイオード２４とを備え、半導体光変調領域１４と共に保護ダイオード２４を半導体基板上にモノリシック集積し、半導体光変調領域１４の活性領域と保護ダイオード２４とを電気的に並列に接続し、かつ、半導体光変調領域１４の活性領域と逆の電界を保護ダイオード２４に印加するように、半導体光変調領域１４と保護ダイオード１４とを配線するサージ保護機能内蔵型半導体光変調器及びその製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サージ耐性を高めるサージ保護機能内蔵型半導体光変調器及びその製造方法に関する。
【背景技術】
【０００２】
大都市間や海底経由で大陸間を結ぶ長距離大容量バックボーンネットワーク、及び家庭や企業から回線の収容局までのディストリビューションネットワークの高速化、大容量化の進展に伴い、それらのネットワークを結ぶメトロネットワークにも高速化、大容量化が求められるようになった。メトロネットワークに用いられているＷＤＭ（Wavelength Division Multiplexing）システムでは、大容量化のためには、各ノードのチャネル数を大幅に増やすことが必要である。チャンネル数を増やすためには、半導体レーザや光変調器等をはじめとした各種構成部品の実装体積を減らして高密度実装を行う必要があるが、高密度実装に伴う熱密度の増加と、多数の光部品を集積したがゆえに消費電力が膨大となる問題を解決しなければならない。
【０００３】
部品レベルでの解決策として、小型かつ低消費電力の光変調器の開発が行われている。いくつかある光変調器の中でも、チップサイズが小さく、駆動電圧が低く、変調可能な波長帯域が広いという点で、ＬＮ光変調器（Lithium Niobate Modulator）やＥＡ光変調器（Electro-Absorption Modulator）と比較して、特にＩｎＰ／ＭＺ光変調器（Mach-Zehnder Modulator）は優れており（例えば、非特許文献１）、開発が進められてきた。
【０００４】
ところで、一般的に半導体素子は、実装時にサージによって素子破壊を生じることがあり、ＩｎＰ／ＭＺ光変調器をはじめとした半導体光変調器も例外ではない。特に、部品の小型化を進めるに従いサージに対する耐性は低下しやすい。構造的に半導体デバイス単体でのサージ耐圧が低い場合のサージ耐性改善策として、従来は抵抗、コンデンサ、バリスタ等のサージ迂回路用素子を外部接続し、サージが印加された場合でも電荷が直接半導体素子に流れない構成をとることで、間接的にサージ耐性を高めていた。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】J. S. Barton, E. J. Skogen, M. L. Masanovic, S. P. Denbaars, and L. A. Coldren, "A widely tunable high-speed transmitter using an integrated SGDBR laser-semiconductor optical amplifier and Mach-Zehnder modulator," IEEE Journal of Selected Topics in Quantum Electronics, Vol. 9, No. 5, September/October 2003, pp.1113-1117
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来のようにサージ迂回路用素子をディスクリート構成により半導体光変調器に集積する場合、半導体光変調器とサージ迂回路用素子とを接続する際のサージ破壊は依然として防ぐことができない。
【０００７】
別例として、半導体結晶の選択成長とプロセス等を組み合わせて半導体光変調器と保護ダイオードとを同一半導体基板上に作成し、それぞれの素子を金属配線等で接続する方法がある。この方法では、前述のサージ破壊は防ぐことができるが、結晶成長工程が複雑化し高コストになりやすい上、工程が増える分だけ歩留まりが低下するという課題があった。
【０００８】
本発明は、上記の課題を解決するためになされたものであり、半導体光変調器の形成プロセスや使用部品点数を増加させることなく、サージ耐性を向上させることができるサージ保護機能内蔵型半導体光変調器及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決する第１の発明に係るサージ保護機能内蔵型半導体光変調器は、
半導体基板上に半導体層を複数積層した半導体層構造からなり、光の変調を行う半導体光変調領域と、
前記半導体層構造と同一の層構造、又は、前記半導体層構造のうち前記半導体基板側に近い方の一部の層構造と同一の層構造からなり、前記半導体光変調領域を電気的に保護するダイオードとを備え、
前記半導体光変調領域と共に、前記ダイオードを前記半導体基板上にモノリシック集積し、
前記半導体光変調領域の活性領域と前記ダイオードとを電気的に並列に接続し、かつ、前記活性領域と逆の電界を前記ダイオードに印加するように、前記半導体光変調領域と前記ダイオードとを配線したことを特徴とする。
【００１０】
上記課題を解決する第２の発明に係るサージ保護機能内蔵型半導体光変調器は、
上記第１の発明に記載のサージ保護機能内蔵型半導体光変調器において、
前記ダイオードにおける順方向の立ち上がり電圧を、前記活性領域における逆方向のブレイクダウン電圧より小さくしたことを特徴とする。
【００１１】
上記課題を解決する第３の発明に係るサージ保護機能内蔵型半導体光変調器は、
上記第１又は第２の発明に記載のサージ保護機能内蔵型半導体光変調器において、
前記ダイオードの数を、前記ダイオードにおける順方向の立ち上がり電圧と前記ダイオードの数の積が、前記活性領域の変調動作時における印加電圧より大きくなる個数とし、
前記個数の前記ダイオードを前記半導体基板上にモノリシック集積すると共に、前記個数が複数である場合には、前記ダイオード同士を電気的に直列に接続したことを特徴とする。
【００１２】
上記課題を解決する第４の発明に係るサージ保護機能内蔵型半導体光変調器は、
上記第１〜第３のいずれか１つの発明に記載のサージ保護機能内蔵型半導体光変調器において、
前記半導体光変調領域における半導体層構造を、ｎｐｉｎ構造、ｎｉｎ構造、又は、ｐｉｎ構造のいずれか１つとすると共に、
当該半導体層構造に対応して、前記ダイオードにおける層構造を、当該半導体層構造と逆の層構造であるｎｉｐｎ構造、ｎｉｎ構造、又は、ｎｉｐ構造のいずれか１つとしたことを特徴とする。
【００１３】
上記課題を解決する第５の発明に係るサージ保護機能内蔵型半導体光変調器は、
上記第１〜第３のいずれか１つの発明に記載のサージ保護機能内蔵型半導体光変調器において、
前記半導体光変調領域における半導体層構造をｎｐｉｎ構造とすると共に、
前記ダイオードにおける層構造を、当該半導体層構造と逆の層構造のうち前記半導体基板側から遠い方のｎ層を除いたｎｉｐ構造としたことを特徴とする。
【００１４】
上記課題を解決する第６の発明に係るサージ保護機能内蔵型半導体光変調器は、
上記第１〜第５のいずれか１つの発明に記載のサージ保護機能内蔵型半導体光変調器において、
前記半導体光変調領域を、電界吸収型光変調器を構成する光吸収領域、又は、マッハツェンダ型光変調器を構成する位相変調領域としたことを特徴とする。
【００１５】
上記課題を解決する第７の発明に係るサージ保護機能内蔵型半導体光変調器の製造方法は、
半導体基板上に半導体層を複数積層して、光の変調を行う半導体光変調領域となる半導体層構造を形成する工程と、
所定の領域の前記半導体層構造をエッチングしてメサ形状に加工することにより、前記半導体光変調領域を形成すると共に、他の領域の前記半導体層構造をエッチングしてメサ形状に加工することにより、前記半導体光変調領域を電気的に保護するダイオードを形成する工程と、
前記半導体光変調領域の前記半導体層構造の上層側及び下層側に、各々、信号用電極及び接地用電極を形成すると共に、前記ダイオードの前記半導体層構造の上層側と前記接地用電極とを接続する配線及び前記ダイオードの前記半導体層構造の下層側と前記信号用電極とを接続する他の配線を形成することにより、前記半導体光変調領域の活性領域と前記ダイオードとを電気的に並列に接続し、かつ、前記活性領域と逆の電界を前記ダイオードに印加するように、前記半導体光変調領域と前記ダイオードとを配線する工程とを有し、
前記工程により、前記半導体光変調領域と前記ダイオードとを前記半導体基板上にモノリシック集積することを特徴とする。
【００１６】
上記課題を解決する第８の発明に係るサージ保護機能内蔵型半導体光変調器の製造方法は、
半導体基板上に半導体層を複数積層して、光の変調を行う半導体光変調領域となる半導体層構造を形成する工程と、
所定の領域の前記半導体層構造をエッチングしてメサ形状に加工することにより、前記半導体光変調領域を形成すると共に、他の領域の前記半導体層構造をエッチングしてメサ形状に加工することにより、前記半導体光変調領域を電気的に保護するダイオードとなる領域を形成する工程と、
前記ダイオードとなる領域の前記半導体層構造の上層の一部をエッチングすることにより、前記ダイオードを形成する工程と、
前記半導体光変調領域の前記半導体層構造の上層側及び下層側に、各々、信号用電極及び接地用電極を形成すると共に、前記ダイオードの前記半導体層構造の上層側と前記接地用電極とを接続する配線及び前記ダイオードの前記半導体層構造の下層側と前記信号用電極とを接続する他の配線を形成することにより、前記半導体光変調領域の活性領域と前記ダイオードとを電気的に並列に接続し、かつ、前記活性領域と逆の電界を前記ダイオードに印加するように、前記半導体光変調領域と前記ダイオードとを配線する工程とを有し、
前記工程により、前記半導体光変調領域と前記ダイオードとを前記半導体基板上にモノリシック集積することを特徴とする。
【００１７】
つまり、本発明では、半導体光変調領域がダイオード様の電流−電圧特性を示すことに着目し、半導体光変調領域の半導体層構造を流用して、半導体光変調領域を保護するダイオードを形成しており、これにより、半導体光変調器において、サージ迂回路となるダイオードと半導体光変調領域とをモノリシック集積すると共に、半導体光変調器の形成プロセスに選択成長等の複雑な工程を加えなくても済むようにしている。
【発明の効果】
【００１８】
本発明によれば、半導体光変調器において、半導体光変調領域に並列に、かつ、逆方向の電圧が印加されるように、保護用のダイオードを接続したので、半導体光変調領域に逆方向のサージ電圧が印加されても、ダイオードには順方向の電圧が印加されるようになる。このとき、ダイオードの立ち上がり電圧（オン電圧）で電圧がクランプされ、それ以上の電界は半導体光変調領域にかからず、電流は殆どダイオードに流れる。この結果、半導体光変調器のサージ耐圧を向上させることができ、ダイオードのサージ耐圧を十分に高くすれば、半導体光変調器のサージ耐圧も十分に高めることができる。
【００１９】
又、半導体光変調器において、半導体光変調領域とダイオードとを同一の層構造（又は、上層の一部を除いて、同一の層構造）としているので、素子のプロセス工程を増やすことなく、モノリシック集積が可能となり、コスト削減ができる。
【００２０】
又、半導体光変調器において、半導体光変調領域とダイオードとをモノリシック集積しているので、従来のサージ耐性改善策の一つであるサージ迂回路用素子を外部接続する場合と比較して、部品点数を大幅に減らすことができ、コスト削減が可能となる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１の実施の形態に係る、モノリシック集積された半導体光変調領域とダイオードとを有する半導体光変調器（ＭＺ光変調器）のレイアウト図である。
【図２】図１に示した半導体光変調器における半導体光変調領域の層構造を示す斜視断面図である。
【図３】図１に示した半導体光変調器におけるダイオードの層構造及び配線構造を示す断面図である。
【図４】図１に示した半導体光変調器における半導体光変調領域とダイオードとの電気的接続を示す図である。
【図５】図１に示した半導体光変調器におけるダイオードの電流−電圧特性を示す図である。
【図６】図１に示した半導体光変調器における半導体光変調領域の電流−電圧特性を示す図である。
【図７】図１に示した半導体光変調器において、ダイオード（又は、互いに直列接続した複数のダイオード）と半導体光変調領域とを並列接続した場合の電流−電圧特性を示す図である。
【図８】図１に示した半導体光変調器において、互いに直列接続するダイオードの個数と逆方向サージ耐圧との関係を示す図である。
【図９】本発明の第２の実施の形態に係る、モノリシック集積された半導体光変調領域とダイオードとを有する半導体光変調器（ＥＡ光変調器）のレイアウト図である。
【発明を実施するための形態】
【００２２】
本発明に係る半導体光変調器及びその製造方法の実施形態について、以下、図１〜図９を参照して説明を行う。
【００２３】
［第１の実施の形態］
本発明の第１の実施の形態に係る半導体光変調器のレイアウト図を図１に示す。これは、半導体光変調領域とダイオードとをモノリシック集積したものである。
本実施形態では、半導体光変調器として半導体ＭＺ光変調器を使用している。半導体ＭＺ光変調器では、入力導波路１１から入力された光信号をＭＭＩ（multimode interference）カプラ１２で分波し、分岐した光信号を２本の導波路１３へと導いている。この２本の導波路１３はハイメサ形状に加工されており、少なくとも片方（図１中では両方）の導波路１３には、電界の印加により光信号の位相を変調するＭＺ位相変調領域１４（半導体光変調領域）が設けられている。
【００２４】
各ＭＺ位相変調領域１４の直上には、信号電極パッド１７−１７間に設けられたシグナル電極１８（信号用電極）が配設されており、半導体ＭＺ光変調器の動作時には、このシグナル電極１８とＭＺ位相変調領域１４の基板に近い側に設けられた下部のｎ型クラッド層（後述の図２中の符号３２参照）とで電界を印加する。この後、ＭＺ位相変調領域１４を通過した光信号を再びＭＭＩカプラ１５で合波し、ＭＺ位相変調領域１４における位相変調に応じて光信号が干渉することにより、光信号が変調され、出力導波路１６から出力されることになる。
【００２５】
又、ＭＺ位相変調領域１４のすぐ横には、ＭＺ位相変調領域１４を電気的に保護するため、３個のダイオード２１、２２、２３からなる保護ダイオード２４（図１中では、２つＭＺ位相変調領域１４に対応して、２つの保護ダイオード２４）がモノリシック集積されており、それぞれ、シグナル電極１８とグランド電極１９（接地用電極）との間に接続されている。つまり、保護ダイオード２４は、ＭＺ位相変調領域１４と電気的に並列接続になるように、金属配線２５で接続されている。
【００２６】
本実施形態に係る半導体光変調器におけるＭＺ位相変調領域１４の層構造を図２に示す。
この層構造は、半絶縁性ＩｎＰ基板３１上に、ｎ−ＩｎＰからなる下部のｎ型クラッド層３２、ＭＱＷ（multi-quantum well）層からなる半導体コア層３３、アンドープｉ−ＩｎＰ層３４、ｐ−ＩｎＡｌＡｓなどからなるｐ層３５、ｎ−ＩｎＰからなる上部のｎ型クラッド層３６の順に、各半導体層を積層した半導体層構造であり、ｎｐｉｎ構造となっている。そして、この層構造を図２に示すようにハイメサ形状に加工することで、導波路１３としている。
【００２７】
更に、ＭＺ位相変調領域１４では、上部のｎ型クラッド層３６上に金属を蒸着してシグナル電極１８を形成している。このシグナル電極１８は、前述の通り信号電極パッド１７と接続されている。又、下部のｎ型クラッド層３２上であり、ハイメサ形状の脇には、接地用に金属を蒸着してグランド電極１９を形成している。
【００２８】
本実施形態に係る半導体光変調器におけるダイオードの層構造及び配線構造を示すため、ダイオード及びその周辺の断面を図３に示す。
ダイオード２１、ダイオード２２及びダイオード２３は、ＭＺ位相変調領域１４と同じｎｐｉｎ構造をしている。即ち、半絶縁性ＩｎＰ基板３１上に、ｎ−ＩｎＰからなる下部のｎ型クラッド層３２、ＭＱＷ層からなる半導体コア層３３、ｉ−ＩｎＰ層３４、ｐ−ＩｎＡｌＡｓなどからなるｐ層３５、ｎ−ＩｎＰからなる上部のｎ型クラッド層３６の順に積層したｎｐｉｎ構造となっている。そのため、各半導体層には、ＭＺ位相変調領域１４と同じ符号を付している。又、各ダイオード２１〜２３もハイメサ形状に加工されており、その側壁にベンゾシクロブテン（ＢＣＢ）樹脂等からなる保護膜３７を設けて、側壁の保護と同時に、後述する金属配線３８との接触を避けている。
【００２９】
そして、ダイオード２１の上部のｎクラッド層３６と、ダイオード２２の下部のｎクラッド層３２とを接続する金属配線３８が形成されており、ダイオード２２の上部のｎクラッド層３６と、ダイオード２３の下部のｎクラッド層３２とを接続する金属配線３８が形成されており、このような金属配線３８により、３つのダイオード２１〜２３同士は電気的に直列接続されている。
【００３０】
又、ダイオード２１の下部のｎクラッド層３２と、信号電極パッド１７（図１参照）とを接続する金属配線２５が形成されており、又、ダイオード２３の上部のｎクラッド層３６とグランド電極１９とを接続する金属配線３８が形成されているので、保護ダイオード２４は、ＭＺ位相変調領域１４の活性領域とは電気的に逆向きに並列接続された状態となる。従って、電圧印加時には、上部のｎクラッド層３６がシグナル電極１８に、下部のｎクラッド層３２がグランド電極１９に接続しているＭＺ位相変調領域１４に対して、ダイオード２１〜２３は、電圧印加方向が逆方向となる。図４は、この電気的接続形態を模式的に示したものである。このように、ダイオード２１、ダイオード２２及びダイオード２３の層構造は、物理的にはＭＺ位相変調領域１４と同じであるが、電気的には、ＭＺ位相変調領域１４と逆の層構造であり、ｎｉｐｎ構造となっている。
【００３１】
本実施形態に係る半導体光変調器において、上記の層構造は、以下の工程により作製しており、その結果、ＭＺ位相変調領域１４と保護ダイオード２４（ダイオード２１〜２３）とを、半絶縁性ＩｎＰ基板３１上にモノリシック集積している。
【００３２】
最初に、有機金属気相成長法や分子線エピタキシ法などの半導体結晶成長手段を用いて、半導体基板上に半導体層を複数積層することで、光変調器用の半導体層構造を形成する。ここでは、半導体基板に半絶縁性ＩｎＰ基板３１を用いた。又、光変調器としてＭＺ光変調器を形成するために、半導体層構造は位相変調の機能を発現するものとした。具体的には、前述したように、ｎ−ＩｎＰからなる下部のｎ型クラッド層３２、ＭＱＷ層からなる半導体コア層３３、ｉ−ＩｎＰ層３４、ｐ−ＩｎＡｌＡｓなどからなるｐ層３５、ｎ−ＩｎＰからなる上部のｎ型クラッド層３６を、順に半絶縁性ＩｎＰ基板３１上に形成する。
【００３３】
次に、フォトリソグラフィとエッチングにより、ＭＺ位相変調領域１４とする所定の領域をハイメサ形状に加工する。このとき、同時に、保護ダイオード２４、即ち、ダイオード２１〜２３とする他の領域もハイメサ形状に加工する。
【００３４】
次に、ＭＺ位相変調領域１４とする領域及びダイオード２１〜２３とする領域のハイメサ形状の側壁を保護するのと同時に、後工程で行う電極及び金属配線の形成時に側壁が電極及び金属配線と接触しないように、ＢＣＢ樹脂等からなる保護膜３７を塗布し、フォトリソグラフィとエッチングにより、保護膜３７を一部除去する。除去する部位は、ＭＺ位相変調領域１４のハイメサ形状上のうち位相変調領域として機能させるためにシグナル電極１８を形成する部分、ダイオード２１〜２３のハイメサ形状上のうち金属配線３８とコンタクトをとる部分、ダイオード２１〜２３の下部のｎ型クラッド層３２の一部など、素子間の配線のためにコンタクトをとる必要のある部分である（図３参照）。
【００３５】
この後、フォトリソグラフィ、金属蒸着、リフトオフの工程を経て、図２に示したように、ＭＺ位相変調領域１４のｎｐｉｎ構造の上層側（上部のｎ型クラッド層３６）及び下層側（下部のｎ型クラッド層３２）に、各々、シグナル電極１８及びグランド電極１９を形成する。又、図３に示したように、ダイオード２１のｎｐｉｎ構造の下層側（下部のｎ型クラッド層３２）とシグナル電極１８とを接続する金属配線２５、ダイオード２１のｎｐｉｎ構造の上層側（上部のｎ型クラッド層３６）とダイオード２２のｎｐｉｎ構造の下層側（下部のｎ型クラッド層３２）とを接続する金属配線３８、ダイオード２２のｎｐｉｎ構造の上層側（上部のｎ型クラッド層３６）とダイオード２３のｎｐｉｎ構造の下層側（下部のｎ型クラッド層３２）とを接続する金属配線３８、そして、ダイオード２３のｎｐｉｎ構造の上層側（上部のｎ型クラッド層３６）とグランド電極１９とを接続する金属配線３８を形成する。
【００３６】
上述した電極及び金属配線の形成工程により、ＭＺ位相変調領域１４の活性領域と保護ダイオード２４（ダイオード２１〜２３）とを電気的に並列に接続し、かつ、ＭＺ位相変調領域１４の活性領域と逆の電界を保護ダイオード２４（ダイオード２１〜２３）に印加するように配線している。
【００３７】
以上のように、本発明では、ＭＺ位相変調領域１４の層構造を利用して、保護ダイオード２４（ダイオード２１〜２３）を形成するため、保護ダイオード２４の作製に要する結晶成長数の増加がないという特長がある。又、ＭＺ位相変調領域１４のハイメサ形状構造をエッチングにより作製する際に、同時にダイオード２１〜２３のハイメサ形状構造もエッチングできるため、プロセス工程数も増えない。更に、電極及び金属配線作製においても、ＭＺ位相変調領域１４の部分と同時にダイオード２１〜２３の部分も作製できるため、保護ダイオード２４の作製によりプロセス工程数は増加しない。
【００３８】
次に、本実施形態に係る半導体光変調器の各種電気的特性について説明する。なお、以下の説明で用いる逆方向電圧とは、ＭＺ位相変調領域１４で位相変調動作を行わせる電界の方向になるよう印加された電圧のことであり、順方向電圧はその逆の電界の方向となるよう印加された電圧のことである。ここで、保護ダイオード２４（及びそれらを構成するダイオード２１〜２３）とＭＺ位相変調領域１４とは、図４で示したように、層構造から見ると互いに逆になるように電気的に接続されているため、前述の逆方向電圧は、保護ダイオード２４（ダイオード２１〜２３）の機能から見たときには順方向電圧となることに注意する必要がある。
【００３９】
まず、本実施形態に係る半導体光変調器のダイオード２１（若しくは、ダイオード２２、２３）の電流−電圧特性を図５に示す。ある任意の電圧（図５中の電圧Ａ）より大きい逆方向電圧（ダイオード２１にとっては順方向電圧）がダイオード２１に印加されると、電流が急増する。この電圧Ａは、ダイオード２１の立ち上がり電圧である。ダイオード２２及びダイオード２３もダイオード２１と同等の特性を有する。
【００４０】
次に、本実施形態に係る半導体光変調器のＭＺ位相変調領域１４の電流−電圧特性を図６に示す。ある任意の電圧（図６中の電圧Ｂ）以上の電圧が印加されると、電流が急増する。この電圧Ｂは、ＭＺ位相変調領域１４の立ち上がり電圧である。順方向にサージ電圧が印加された際、ＭＺ位相変調領域１４にかかる電界は、立ち上がり電圧Ｂ程度でクランプされて電流が流れるため、これより高い電圧は印加されない。
【００４１】
本実施形態で示したｎｐｉｎ構造では、立ち上がり電圧Ｂが４Ｖから７Ｖ程度であり、この立ち上がり電圧近傍でデバイス面全体に１０ｍＡ以上の電流が流れるため、順方向のサージ電圧が印加された場合、素子全体にかかる電界は１０Ｖ以下であり、電流密度が局所的に極端に大きくなることはない。このとき、人体モデルでの順方向のサージ耐圧は２．５ｋＶ以上を示す。
【００４２】
一方、逆方向にサージ電圧が印加された場合、順方向にサージ電圧が印加された場合と同じだけの電流（電荷）を流すためには、ＭＺ位相変調領域１４に大きな電界がかかる必要がある。しかし、ＭＺ位相変調領域１４は、通常、この電界の大きさには耐えられず、具体的には、ブレイクダウン電圧に到達したところで破壊されてしまう。
【００４３】
図７は、ＭＺ位相変調領域１４と保護ダイオード２４とを並列接続した、本実施形態に係る半導体光変調器の電流−電圧特性を示したものである。ここでは、シグナル電極１８とグランド電極１９間に電圧を印加している。なお、保護ダイオード２４が１つのダイオード（例えば、ダイオード２１のみ）で形成されている場合の電流−電圧特性は太線で、保護ダイオード２４が２つのダイオード（例えば、ダイオード２１、２２のみ）で形成されている場合は細線で、図１に示したように、保護ダイオード２４が３つのダイオード２１〜２３で形成されている場合の電流−電圧特性は点線で示している。
【００４４】
本実施形態に係る半導体光変調器においては、ＭＺ位相変調領域１４の活性領域のブレイクダウン電圧よりも保護ダイオード２４の立ち上がり電圧（図７において、ダイオードが１つの場合はＡ、２つの場合はＢ、３つの場合はＣ）が小さいため、逆方向のサージ電圧が印加された場合でも、保護ダイオード２４の立ち上がり電圧で電圧がクランプされ、ＭＺ位相変調領域１４には立ち上がり電圧より大きい電界がかからない。従って、逆方向のサージ電圧によるＭＺ位相変調領域１４の破壊を防ぐことができる。この時、サージ印加により半導体ＭＺ変調器全体に入った電荷は、ほとんどが保護ダイオード２４を流れて逃げていく。
【００４５】
ここで、保護ダイオード２４におけるダイオードの直列接続個数は、その逆方向（ダイオードにとっては順方向）の立ち上がり電圧が、ＭＺ位相変調領域１４の通常の逆バイアス動作電圧より大きくなるように調整する。なお、保護ダイオード２４の立ち上がり電圧は、ダイオードが１つであれば、そのダイオードの立ち上がり電圧となり、ダイオードが複数であれば、直列接続しているので、ダイオードの個数とダイオードの立ち上がり電圧の積となる。
【００４６】
一般的なｐｎ接合ダイオードを保護ダイオードとしてモノリシック集積した場合では、ダイオード１個当たりの立ち上がり電圧が０．７Ｖ程度と低いため、ＭＺ位相変調領域１４の通常の動作電圧以上になるような立ち上がり電圧を得るためには、多数のｐｎ接合ダイオードを直列接続する必要がある。
【００４７】
一方、本実施形態で示したようなｎｐｉｎ構造素子では、１つ当たりの立ち上がり電圧は５から７Ｖ程度と大きいため、直列接続する数がｐｎ接合ダイオードの１／７以下でよく、その結果、場所もとらず、モノリシック集積がより簡易になる。例えば、図１では、保護ダイオード２４として集積したダイオードの個数は３個であるが、ｐｎ接合ダイオードで同様の特性をもたせようとすると、２０個程度直列接続する必要がある。
【００４８】
このほか、ｎｉｎ構造素子の場合も、立ち上がり電圧は５から７Ｖ程度であるため、ｎｐｉｎ構造素子の場合と同様に、直列接続する数が少なくてすむという特長がある。
【００４９】
図８は、本実施形態に係る半導体光変調器において、互いに直列接続するダイオードの個数と逆方向サージ耐圧との関係を示す図である。
【００５０】
ダイオードの個数が０個、つまり、保護ダイオード２４をモノリシック集積していない時は、逆方向サージ耐圧は７０Ｖと低い。これに対して、ダイオードを１個集積した時は、逆方向サージ耐圧が２．５ｋＶ以上と、十分大きな値に改善される。又、直列接続するダイオードの個数が増えるに従い、保護ダイオード２４の立ち上がり電圧が高くなるため、逆方向サージ耐圧は下がるが、それでも、保護ダイオード２４がないときよりも高い逆方向サージ耐圧が得られる。このように、保護ダイオード２４により、逆方向サージ耐圧を向上させることができる。このことから、保護ダイオード２４を構成するダイオードの個数は、ＭＺ位相変調領域１４で変調動作をさせるのに必要な印加電圧よりも保護ダイオード２４の立ち上がり電圧（ダイオードの個数とダイオードの立ち上がり電圧の積）が高くなる個数以上で、かつ、なるべく少なくするとよい。
【００５１】
なお、保護ダイオード２４の形成位置は図１に限らない。しかしながら、保護ダイオード２４とＭＺ位相変調領域１４との間の金属配線２５をあまり長くすると、インピーダンスが増加して保護ダイオード２４の効果が減じられるのと、半導体光変調器のチップ面積が増加してしまうため、光変調動作に支障のない範囲で、ＭＺ位相変調領域１４となるべく近づけて、保護ダイオード２４を形成するのがよい。
【００５２】
又、本実施形態では、ｎｐｉｎ構造のＭＺ位相変調領域１４の層構造を利用して、保護ダイオード２４（ダイオード２１〜２３）を形成した例を示したが、ｎｐｉｎ構造が、ｎｉｎ構造又はｐｉｎ構造のＭＺ位相変調領域１４、保護ダイオード２４（ダイオード２１〜２３）であっても、逆方向のサージ耐圧が大幅に向上する効果を得ることができる。この場合も、保護ダイオード２４（ダイオード２１〜２３）の層構造は、物理的にはＭＺ位相変調領域１４と同じであるが、電気的には、ＭＺ位相変調領域１４と逆の層構造であり、ｎｉｎ構造又はｎｉｐ構造となっている。
【００５３】
又、ＭＺ位相変調領域１４と保護ダイオード２４（ダイオード２１〜２３）の層構造が同一である場合は、前述したように、保護ダイオード２４（ダイオード２１〜２３）のモノリシック集積によるプロセス工程の増加はない。もし、層構造が異なる場合でも、エピ積層回数、プロセス工程数（エッチング回数）が多くても１回増加するだけであり、抵抗や容量を別途モノリシック集積する場合と比べて、作製が簡易であるということには変わりがない。
【００５４】
例えば、ｎｐｉｎ構造のＭＺ位相変調領域１４において、上層側からｎ層、ｐ層、ｉ層、ｎ層となっている場合は、保護ダイオード２４（ダイオード２１〜２３）を作製する領域のみ、上層側のｎ層をエッチングで除去するだけで、保護ダイオード２４（ダイオード２１〜２３）をｐｉｎ構造（電気的には、ｎｉｐ構造）とすることが可能である。この場合、ＭＺ位相変調領域１４のｎｐｉｎ構造のうち、半絶縁性ＩｎＰ基板３１に近い方の一部の層構造と、保護ダイオード２４（ダイオード２１〜２３）のｐｉｎ構造は同一となる。このように、層構造を一部除去することで、保護ダイオード２４（ダイオード２１〜２３）の立ち上がり電圧を調整することが可能である。
【００５５】
又、本実施形態では、ＩｎＰ系の材料を用いた例を示したが、本発明の効果は材料が異なっていても得られるものであり、ＧａＡｓ系、ＧａＮ系、Ｓｉ系、Ｇｅ系などにも適用可能である。各半導体層の構成についても、本実施形態で説明した材料に限る必要は無く、ｎ層、ｐ層、ｉ層の各半導体層の材料については、半導体光変調器の設計に応じて適宜入れ替えることができるものであり、材料よりも、むしろ、層の導伝型がｎｐｉｎ、ｎｉｎ、あるいはｐｉｎのように並んでいることが重要である。
【００５６】
［第２の実施の形態］
本発明の第２の実施の形態に係る半導体光変調器のレイアウトを図９に示す。ここでも、半導体光変調領域と保護ダイオードとをモノリシック集積しているが、第１の実施の形態とは異なり、半導体光変調器として、半導体ＥＡ光変調器を用いている。
【００５７】
半導体ＥＡ光変調器では、入力された光信号を１本の導波路５１へと導く。この１本の導波路５１はハイメサ形状に加工されており、導波路５１には電界の印加により光信号の強度を変調する光吸収領域５２（半導体光変調領域）が設けられている。この光吸収領域５２には、半導体ＭＺ光変調器のＭＺ位相変調領域１４（図１参照）と同じように、信号電極パッド５３−５３間に設けられた電界印加用のシグナル電極５４（信号用電極）が配設されている。又、光吸収領域５２のすぐ横には、３個のダイオード６１〜６３からなる保護ダイオード６４がモノリシック集積されており、光吸収領域５２の直上に設けられた電極５４とグランド電極５５（接地用電極）との間に接続されている。つまり、保護ダイオード６４は光吸収領域５２と電気的に並列接続になるように、金属配線６５で接続されている。
【００５８】
保護ダイオード６４を構成するダイオード６１〜６３の層構造は、第１の実施の形態と同様に、光吸収領域５２の層構造を流用して作製されており、電気的な接続形態、そして、得られる逆方向サージ耐圧も第１の実施の形態に準じている。
【産業上の利用可能性】
【００５９】
本発明は、半導体光素子にサージ機能を内蔵する際に好適なものであり、半導体光変調器、特に、半導体ＭＺ光変調器のサージ耐性向上に好適である。又、保護対象とする半導体素子、若しくは、半導体素子の活性領域が、ダイオード様の電気的特性を有するものであれば、他のものにも適用可能であり、例えば、発光ダイオード素子、半導体レーザ素子、半導体光増幅器な等にも用いることが可能である。
【符号の説明】
【００６０】
１４ ＭＺ位相変調領域
２１、２２、２３ ダイオード
２４ 保護ダイオード
５２ 光吸収領域
６１、６２、６３ ダイオード
６４ 保護ダイオード
【技術分野】
【０００１】
本発明は、サージ耐性を高めるサージ保護機能内蔵型半導体光変調器及びその製造方法に関する。
【背景技術】
【０００２】
大都市間や海底経由で大陸間を結ぶ長距離大容量バックボーンネットワーク、及び家庭や企業から回線の収容局までのディストリビューションネットワークの高速化、大容量化の進展に伴い、それらのネットワークを結ぶメトロネットワークにも高速化、大容量化が求められるようになった。メトロネットワークに用いられているＷＤＭ（Wavelength Division Multiplexing）システムでは、大容量化のためには、各ノードのチャネル数を大幅に増やすことが必要である。チャンネル数を増やすためには、半導体レーザや光変調器等をはじめとした各種構成部品の実装体積を減らして高密度実装を行う必要があるが、高密度実装に伴う熱密度の増加と、多数の光部品を集積したがゆえに消費電力が膨大となる問題を解決しなければならない。
【０００３】
部品レベルでの解決策として、小型かつ低消費電力の光変調器の開発が行われている。いくつかある光変調器の中でも、チップサイズが小さく、駆動電圧が低く、変調可能な波長帯域が広いという点で、ＬＮ光変調器（Lithium Niobate Modulator）やＥＡ光変調器（Electro-Absorption Modulator）と比較して、特にＩｎＰ／ＭＺ光変調器（Mach-Zehnder Modulator）は優れており（例えば、非特許文献１）、開発が進められてきた。
【０００４】
ところで、一般的に半導体素子は、実装時にサージによって素子破壊を生じることがあり、ＩｎＰ／ＭＺ光変調器をはじめとした半導体光変調器も例外ではない。特に、部品の小型化を進めるに従いサージに対する耐性は低下しやすい。構造的に半導体デバイス単体でのサージ耐圧が低い場合のサージ耐性改善策として、従来は抵抗、コンデンサ、バリスタ等のサージ迂回路用素子を外部接続し、サージが印加された場合でも電荷が直接半導体素子に流れない構成をとることで、間接的にサージ耐性を高めていた。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】J. S. Barton, E. J. Skogen, M. L. Masanovic, S. P. Denbaars, and L. A. Coldren, "A widely tunable high-speed transmitter using an integrated SGDBR laser-semiconductor optical amplifier and Mach-Zehnder modulator," IEEE Journal of Selected Topics in Quantum Electronics, Vol. 9, No. 5, September/October 2003, pp.1113-1117
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来のようにサージ迂回路用素子をディスクリート構成により半導体光変調器に集積する場合、半導体光変調器とサージ迂回路用素子とを接続する際のサージ破壊は依然として防ぐことができない。
【０００７】
別例として、半導体結晶の選択成長とプロセス等を組み合わせて半導体光変調器と保護ダイオードとを同一半導体基板上に作成し、それぞれの素子を金属配線等で接続する方法がある。この方法では、前述のサージ破壊は防ぐことができるが、結晶成長工程が複雑化し高コストになりやすい上、工程が増える分だけ歩留まりが低下するという課題があった。
【０００８】
本発明は、上記の課題を解決するためになされたものであり、半導体光変調器の形成プロセスや使用部品点数を増加させることなく、サージ耐性を向上させることができるサージ保護機能内蔵型半導体光変調器及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決する第１の発明に係るサージ保護機能内蔵型半導体光変調器は、
半導体基板上に半導体層を複数積層した半導体層構造からなり、光の変調を行う半導体光変調領域と、
前記半導体層構造と同一の層構造、又は、前記半導体層構造のうち前記半導体基板側に近い方の一部の層構造と同一の層構造からなり、前記半導体光変調領域を電気的に保護するダイオードとを備え、
前記半導体光変調領域と共に、前記ダイオードを前記半導体基板上にモノリシック集積し、
前記半導体光変調領域の活性領域と前記ダイオードとを電気的に並列に接続し、かつ、前記活性領域と逆の電界を前記ダイオードに印加するように、前記半導体光変調領域と前記ダイオードとを配線したことを特徴とする。
【００１０】
上記課題を解決する第２の発明に係るサージ保護機能内蔵型半導体光変調器は、
上記第１の発明に記載のサージ保護機能内蔵型半導体光変調器において、
前記ダイオードにおける順方向の立ち上がり電圧を、前記活性領域における逆方向のブレイクダウン電圧より小さくしたことを特徴とする。
【００１１】
上記課題を解決する第３の発明に係るサージ保護機能内蔵型半導体光変調器は、
上記第１又は第２の発明に記載のサージ保護機能内蔵型半導体光変調器において、
前記ダイオードの数を、前記ダイオードにおける順方向の立ち上がり電圧と前記ダイオードの数の積が、前記活性領域の変調動作時における印加電圧より大きくなる個数とし、
前記個数の前記ダイオードを前記半導体基板上にモノリシック集積すると共に、前記個数が複数である場合には、前記ダイオード同士を電気的に直列に接続したことを特徴とする。
【００１２】
上記課題を解決する第４の発明に係るサージ保護機能内蔵型半導体光変調器は、
上記第１〜第３のいずれか１つの発明に記載のサージ保護機能内蔵型半導体光変調器において、
前記半導体光変調領域における半導体層構造を、ｎｐｉｎ構造、ｎｉｎ構造、又は、ｐｉｎ構造のいずれか１つとすると共に、
当該半導体層構造に対応して、前記ダイオードにおける層構造を、当該半導体層構造と逆の層構造であるｎｉｐｎ構造、ｎｉｎ構造、又は、ｎｉｐ構造のいずれか１つとしたことを特徴とする。
【００１３】
上記課題を解決する第５の発明に係るサージ保護機能内蔵型半導体光変調器は、
上記第１〜第３のいずれか１つの発明に記載のサージ保護機能内蔵型半導体光変調器において、
前記半導体光変調領域における半導体層構造をｎｐｉｎ構造とすると共に、
前記ダイオードにおける層構造を、当該半導体層構造と逆の層構造のうち前記半導体基板側から遠い方のｎ層を除いたｎｉｐ構造としたことを特徴とする。
【００１４】
上記課題を解決する第６の発明に係るサージ保護機能内蔵型半導体光変調器は、
上記第１〜第５のいずれか１つの発明に記載のサージ保護機能内蔵型半導体光変調器において、
前記半導体光変調領域を、電界吸収型光変調器を構成する光吸収領域、又は、マッハツェンダ型光変調器を構成する位相変調領域としたことを特徴とする。
【００１５】
上記課題を解決する第７の発明に係るサージ保護機能内蔵型半導体光変調器の製造方法は、
半導体基板上に半導体層を複数積層して、光の変調を行う半導体光変調領域となる半導体層構造を形成する工程と、
所定の領域の前記半導体層構造をエッチングしてメサ形状に加工することにより、前記半導体光変調領域を形成すると共に、他の領域の前記半導体層構造をエッチングしてメサ形状に加工することにより、前記半導体光変調領域を電気的に保護するダイオードを形成する工程と、
前記半導体光変調領域の前記半導体層構造の上層側及び下層側に、各々、信号用電極及び接地用電極を形成すると共に、前記ダイオードの前記半導体層構造の上層側と前記接地用電極とを接続する配線及び前記ダイオードの前記半導体層構造の下層側と前記信号用電極とを接続する他の配線を形成することにより、前記半導体光変調領域の活性領域と前記ダイオードとを電気的に並列に接続し、かつ、前記活性領域と逆の電界を前記ダイオードに印加するように、前記半導体光変調領域と前記ダイオードとを配線する工程とを有し、
前記工程により、前記半導体光変調領域と前記ダイオードとを前記半導体基板上にモノリシック集積することを特徴とする。
【００１６】
上記課題を解決する第８の発明に係るサージ保護機能内蔵型半導体光変調器の製造方法は、
半導体基板上に半導体層を複数積層して、光の変調を行う半導体光変調領域となる半導体層構造を形成する工程と、
所定の領域の前記半導体層構造をエッチングしてメサ形状に加工することにより、前記半導体光変調領域を形成すると共に、他の領域の前記半導体層構造をエッチングしてメサ形状に加工することにより、前記半導体光変調領域を電気的に保護するダイオードとなる領域を形成する工程と、
前記ダイオードとなる領域の前記半導体層構造の上層の一部をエッチングすることにより、前記ダイオードを形成する工程と、
前記半導体光変調領域の前記半導体層構造の上層側及び下層側に、各々、信号用電極及び接地用電極を形成すると共に、前記ダイオードの前記半導体層構造の上層側と前記接地用電極とを接続する配線及び前記ダイオードの前記半導体層構造の下層側と前記信号用電極とを接続する他の配線を形成することにより、前記半導体光変調領域の活性領域と前記ダイオードとを電気的に並列に接続し、かつ、前記活性領域と逆の電界を前記ダイオードに印加するように、前記半導体光変調領域と前記ダイオードとを配線する工程とを有し、
前記工程により、前記半導体光変調領域と前記ダイオードとを前記半導体基板上にモノリシック集積することを特徴とする。
【００１７】
つまり、本発明では、半導体光変調領域がダイオード様の電流−電圧特性を示すことに着目し、半導体光変調領域の半導体層構造を流用して、半導体光変調領域を保護するダイオードを形成しており、これにより、半導体光変調器において、サージ迂回路となるダイオードと半導体光変調領域とをモノリシック集積すると共に、半導体光変調器の形成プロセスに選択成長等の複雑な工程を加えなくても済むようにしている。
【発明の効果】
【００１８】
本発明によれば、半導体光変調器において、半導体光変調領域に並列に、かつ、逆方向の電圧が印加されるように、保護用のダイオードを接続したので、半導体光変調領域に逆方向のサージ電圧が印加されても、ダイオードには順方向の電圧が印加されるようになる。このとき、ダイオードの立ち上がり電圧（オン電圧）で電圧がクランプされ、それ以上の電界は半導体光変調領域にかからず、電流は殆どダイオードに流れる。この結果、半導体光変調器のサージ耐圧を向上させることができ、ダイオードのサージ耐圧を十分に高くすれば、半導体光変調器のサージ耐圧も十分に高めることができる。
【００１９】
又、半導体光変調器において、半導体光変調領域とダイオードとを同一の層構造（又は、上層の一部を除いて、同一の層構造）としているので、素子のプロセス工程を増やすことなく、モノリシック集積が可能となり、コスト削減ができる。
【００２０】
又、半導体光変調器において、半導体光変調領域とダイオードとをモノリシック集積しているので、従来のサージ耐性改善策の一つであるサージ迂回路用素子を外部接続する場合と比較して、部品点数を大幅に減らすことができ、コスト削減が可能となる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１の実施の形態に係る、モノリシック集積された半導体光変調領域とダイオードとを有する半導体光変調器（ＭＺ光変調器）のレイアウト図である。
【図２】図１に示した半導体光変調器における半導体光変調領域の層構造を示す斜視断面図である。
【図３】図１に示した半導体光変調器におけるダイオードの層構造及び配線構造を示す断面図である。
【図４】図１に示した半導体光変調器における半導体光変調領域とダイオードとの電気的接続を示す図である。
【図５】図１に示した半導体光変調器におけるダイオードの電流−電圧特性を示す図である。
【図６】図１に示した半導体光変調器における半導体光変調領域の電流−電圧特性を示す図である。
【図７】図１に示した半導体光変調器において、ダイオード（又は、互いに直列接続した複数のダイオード）と半導体光変調領域とを並列接続した場合の電流−電圧特性を示す図である。
【図８】図１に示した半導体光変調器において、互いに直列接続するダイオードの個数と逆方向サージ耐圧との関係を示す図である。
【図９】本発明の第２の実施の形態に係る、モノリシック集積された半導体光変調領域とダイオードとを有する半導体光変調器（ＥＡ光変調器）のレイアウト図である。
【発明を実施するための形態】
【００２２】
本発明に係る半導体光変調器及びその製造方法の実施形態について、以下、図１〜図９を参照して説明を行う。
【００２３】
［第１の実施の形態］
本発明の第１の実施の形態に係る半導体光変調器のレイアウト図を図１に示す。これは、半導体光変調領域とダイオードとをモノリシック集積したものである。
本実施形態では、半導体光変調器として半導体ＭＺ光変調器を使用している。半導体ＭＺ光変調器では、入力導波路１１から入力された光信号をＭＭＩ（multimode interference）カプラ１２で分波し、分岐した光信号を２本の導波路１３へと導いている。この２本の導波路１３はハイメサ形状に加工されており、少なくとも片方（図１中では両方）の導波路１３には、電界の印加により光信号の位相を変調するＭＺ位相変調領域１４（半導体光変調領域）が設けられている。
【００２４】
各ＭＺ位相変調領域１４の直上には、信号電極パッド１７−１７間に設けられたシグナル電極１８（信号用電極）が配設されており、半導体ＭＺ光変調器の動作時には、このシグナル電極１８とＭＺ位相変調領域１４の基板に近い側に設けられた下部のｎ型クラッド層（後述の図２中の符号３２参照）とで電界を印加する。この後、ＭＺ位相変調領域１４を通過した光信号を再びＭＭＩカプラ１５で合波し、ＭＺ位相変調領域１４における位相変調に応じて光信号が干渉することにより、光信号が変調され、出力導波路１６から出力されることになる。
【００２５】
又、ＭＺ位相変調領域１４のすぐ横には、ＭＺ位相変調領域１４を電気的に保護するため、３個のダイオード２１、２２、２３からなる保護ダイオード２４（図１中では、２つＭＺ位相変調領域１４に対応して、２つの保護ダイオード２４）がモノリシック集積されており、それぞれ、シグナル電極１８とグランド電極１９（接地用電極）との間に接続されている。つまり、保護ダイオード２４は、ＭＺ位相変調領域１４と電気的に並列接続になるように、金属配線２５で接続されている。
【００２６】
本実施形態に係る半導体光変調器におけるＭＺ位相変調領域１４の層構造を図２に示す。
この層構造は、半絶縁性ＩｎＰ基板３１上に、ｎ−ＩｎＰからなる下部のｎ型クラッド層３２、ＭＱＷ（multi-quantum well）層からなる半導体コア層３３、アンドープｉ−ＩｎＰ層３４、ｐ−ＩｎＡｌＡｓなどからなるｐ層３５、ｎ−ＩｎＰからなる上部のｎ型クラッド層３６の順に、各半導体層を積層した半導体層構造であり、ｎｐｉｎ構造となっている。そして、この層構造を図２に示すようにハイメサ形状に加工することで、導波路１３としている。
【００２７】
更に、ＭＺ位相変調領域１４では、上部のｎ型クラッド層３６上に金属を蒸着してシグナル電極１８を形成している。このシグナル電極１８は、前述の通り信号電極パッド１７と接続されている。又、下部のｎ型クラッド層３２上であり、ハイメサ形状の脇には、接地用に金属を蒸着してグランド電極１９を形成している。
【００２８】
本実施形態に係る半導体光変調器におけるダイオードの層構造及び配線構造を示すため、ダイオード及びその周辺の断面を図３に示す。
ダイオード２１、ダイオード２２及びダイオード２３は、ＭＺ位相変調領域１４と同じｎｐｉｎ構造をしている。即ち、半絶縁性ＩｎＰ基板３１上に、ｎ−ＩｎＰからなる下部のｎ型クラッド層３２、ＭＱＷ層からなる半導体コア層３３、ｉ−ＩｎＰ層３４、ｐ−ＩｎＡｌＡｓなどからなるｐ層３５、ｎ−ＩｎＰからなる上部のｎ型クラッド層３６の順に積層したｎｐｉｎ構造となっている。そのため、各半導体層には、ＭＺ位相変調領域１４と同じ符号を付している。又、各ダイオード２１〜２３もハイメサ形状に加工されており、その側壁にベンゾシクロブテン（ＢＣＢ）樹脂等からなる保護膜３７を設けて、側壁の保護と同時に、後述する金属配線３８との接触を避けている。
【００２９】
そして、ダイオード２１の上部のｎクラッド層３６と、ダイオード２２の下部のｎクラッド層３２とを接続する金属配線３８が形成されており、ダイオード２２の上部のｎクラッド層３６と、ダイオード２３の下部のｎクラッド層３２とを接続する金属配線３８が形成されており、このような金属配線３８により、３つのダイオード２１〜２３同士は電気的に直列接続されている。
【００３０】
又、ダイオード２１の下部のｎクラッド層３２と、信号電極パッド１７（図１参照）とを接続する金属配線２５が形成されており、又、ダイオード２３の上部のｎクラッド層３６とグランド電極１９とを接続する金属配線３８が形成されているので、保護ダイオード２４は、ＭＺ位相変調領域１４の活性領域とは電気的に逆向きに並列接続された状態となる。従って、電圧印加時には、上部のｎクラッド層３６がシグナル電極１８に、下部のｎクラッド層３２がグランド電極１９に接続しているＭＺ位相変調領域１４に対して、ダイオード２１〜２３は、電圧印加方向が逆方向となる。図４は、この電気的接続形態を模式的に示したものである。このように、ダイオード２１、ダイオード２２及びダイオード２３の層構造は、物理的にはＭＺ位相変調領域１４と同じであるが、電気的には、ＭＺ位相変調領域１４と逆の層構造であり、ｎｉｐｎ構造となっている。
【００３１】
本実施形態に係る半導体光変調器において、上記の層構造は、以下の工程により作製しており、その結果、ＭＺ位相変調領域１４と保護ダイオード２４（ダイオード２１〜２３）とを、半絶縁性ＩｎＰ基板３１上にモノリシック集積している。
【００３２】
最初に、有機金属気相成長法や分子線エピタキシ法などの半導体結晶成長手段を用いて、半導体基板上に半導体層を複数積層することで、光変調器用の半導体層構造を形成する。ここでは、半導体基板に半絶縁性ＩｎＰ基板３１を用いた。又、光変調器としてＭＺ光変調器を形成するために、半導体層構造は位相変調の機能を発現するものとした。具体的には、前述したように、ｎ−ＩｎＰからなる下部のｎ型クラッド層３２、ＭＱＷ層からなる半導体コア層３３、ｉ−ＩｎＰ層３４、ｐ−ＩｎＡｌＡｓなどからなるｐ層３５、ｎ−ＩｎＰからなる上部のｎ型クラッド層３６を、順に半絶縁性ＩｎＰ基板３１上に形成する。
【００３３】
次に、フォトリソグラフィとエッチングにより、ＭＺ位相変調領域１４とする所定の領域をハイメサ形状に加工する。このとき、同時に、保護ダイオード２４、即ち、ダイオード２１〜２３とする他の領域もハイメサ形状に加工する。
【００３４】
次に、ＭＺ位相変調領域１４とする領域及びダイオード２１〜２３とする領域のハイメサ形状の側壁を保護するのと同時に、後工程で行う電極及び金属配線の形成時に側壁が電極及び金属配線と接触しないように、ＢＣＢ樹脂等からなる保護膜３７を塗布し、フォトリソグラフィとエッチングにより、保護膜３７を一部除去する。除去する部位は、ＭＺ位相変調領域１４のハイメサ形状上のうち位相変調領域として機能させるためにシグナル電極１８を形成する部分、ダイオード２１〜２３のハイメサ形状上のうち金属配線３８とコンタクトをとる部分、ダイオード２１〜２３の下部のｎ型クラッド層３２の一部など、素子間の配線のためにコンタクトをとる必要のある部分である（図３参照）。
【００３５】
この後、フォトリソグラフィ、金属蒸着、リフトオフの工程を経て、図２に示したように、ＭＺ位相変調領域１４のｎｐｉｎ構造の上層側（上部のｎ型クラッド層３６）及び下層側（下部のｎ型クラッド層３２）に、各々、シグナル電極１８及びグランド電極１９を形成する。又、図３に示したように、ダイオード２１のｎｐｉｎ構造の下層側（下部のｎ型クラッド層３２）とシグナル電極１８とを接続する金属配線２５、ダイオード２１のｎｐｉｎ構造の上層側（上部のｎ型クラッド層３６）とダイオード２２のｎｐｉｎ構造の下層側（下部のｎ型クラッド層３２）とを接続する金属配線３８、ダイオード２２のｎｐｉｎ構造の上層側（上部のｎ型クラッド層３６）とダイオード２３のｎｐｉｎ構造の下層側（下部のｎ型クラッド層３２）とを接続する金属配線３８、そして、ダイオード２３のｎｐｉｎ構造の上層側（上部のｎ型クラッド層３６）とグランド電極１９とを接続する金属配線３８を形成する。
【００３６】
上述した電極及び金属配線の形成工程により、ＭＺ位相変調領域１４の活性領域と保護ダイオード２４（ダイオード２１〜２３）とを電気的に並列に接続し、かつ、ＭＺ位相変調領域１４の活性領域と逆の電界を保護ダイオード２４（ダイオード２１〜２３）に印加するように配線している。
【００３７】
以上のように、本発明では、ＭＺ位相変調領域１４の層構造を利用して、保護ダイオード２４（ダイオード２１〜２３）を形成するため、保護ダイオード２４の作製に要する結晶成長数の増加がないという特長がある。又、ＭＺ位相変調領域１４のハイメサ形状構造をエッチングにより作製する際に、同時にダイオード２１〜２３のハイメサ形状構造もエッチングできるため、プロセス工程数も増えない。更に、電極及び金属配線作製においても、ＭＺ位相変調領域１４の部分と同時にダイオード２１〜２３の部分も作製できるため、保護ダイオード２４の作製によりプロセス工程数は増加しない。
【００３８】
次に、本実施形態に係る半導体光変調器の各種電気的特性について説明する。なお、以下の説明で用いる逆方向電圧とは、ＭＺ位相変調領域１４で位相変調動作を行わせる電界の方向になるよう印加された電圧のことであり、順方向電圧はその逆の電界の方向となるよう印加された電圧のことである。ここで、保護ダイオード２４（及びそれらを構成するダイオード２１〜２３）とＭＺ位相変調領域１４とは、図４で示したように、層構造から見ると互いに逆になるように電気的に接続されているため、前述の逆方向電圧は、保護ダイオード２４（ダイオード２１〜２３）の機能から見たときには順方向電圧となることに注意する必要がある。
【００３９】
まず、本実施形態に係る半導体光変調器のダイオード２１（若しくは、ダイオード２２、２３）の電流−電圧特性を図５に示す。ある任意の電圧（図５中の電圧Ａ）より大きい逆方向電圧（ダイオード２１にとっては順方向電圧）がダイオード２１に印加されると、電流が急増する。この電圧Ａは、ダイオード２１の立ち上がり電圧である。ダイオード２２及びダイオード２３もダイオード２１と同等の特性を有する。
【００４０】
次に、本実施形態に係る半導体光変調器のＭＺ位相変調領域１４の電流−電圧特性を図６に示す。ある任意の電圧（図６中の電圧Ｂ）以上の電圧が印加されると、電流が急増する。この電圧Ｂは、ＭＺ位相変調領域１４の立ち上がり電圧である。順方向にサージ電圧が印加された際、ＭＺ位相変調領域１４にかかる電界は、立ち上がり電圧Ｂ程度でクランプされて電流が流れるため、これより高い電圧は印加されない。
【００４１】
本実施形態で示したｎｐｉｎ構造では、立ち上がり電圧Ｂが４Ｖから７Ｖ程度であり、この立ち上がり電圧近傍でデバイス面全体に１０ｍＡ以上の電流が流れるため、順方向のサージ電圧が印加された場合、素子全体にかかる電界は１０Ｖ以下であり、電流密度が局所的に極端に大きくなることはない。このとき、人体モデルでの順方向のサージ耐圧は２．５ｋＶ以上を示す。
【００４２】
一方、逆方向にサージ電圧が印加された場合、順方向にサージ電圧が印加された場合と同じだけの電流（電荷）を流すためには、ＭＺ位相変調領域１４に大きな電界がかかる必要がある。しかし、ＭＺ位相変調領域１４は、通常、この電界の大きさには耐えられず、具体的には、ブレイクダウン電圧に到達したところで破壊されてしまう。
【００４３】
図７は、ＭＺ位相変調領域１４と保護ダイオード２４とを並列接続した、本実施形態に係る半導体光変調器の電流−電圧特性を示したものである。ここでは、シグナル電極１８とグランド電極１９間に電圧を印加している。なお、保護ダイオード２４が１つのダイオード（例えば、ダイオード２１のみ）で形成されている場合の電流−電圧特性は太線で、保護ダイオード２４が２つのダイオード（例えば、ダイオード２１、２２のみ）で形成されている場合は細線で、図１に示したように、保護ダイオード２４が３つのダイオード２１〜２３で形成されている場合の電流−電圧特性は点線で示している。
【００４４】
本実施形態に係る半導体光変調器においては、ＭＺ位相変調領域１４の活性領域のブレイクダウン電圧よりも保護ダイオード２４の立ち上がり電圧（図７において、ダイオードが１つの場合はＡ、２つの場合はＢ、３つの場合はＣ）が小さいため、逆方向のサージ電圧が印加された場合でも、保護ダイオード２４の立ち上がり電圧で電圧がクランプされ、ＭＺ位相変調領域１４には立ち上がり電圧より大きい電界がかからない。従って、逆方向のサージ電圧によるＭＺ位相変調領域１４の破壊を防ぐことができる。この時、サージ印加により半導体ＭＺ変調器全体に入った電荷は、ほとんどが保護ダイオード２４を流れて逃げていく。
【００４５】
ここで、保護ダイオード２４におけるダイオードの直列接続個数は、その逆方向（ダイオードにとっては順方向）の立ち上がり電圧が、ＭＺ位相変調領域１４の通常の逆バイアス動作電圧より大きくなるように調整する。なお、保護ダイオード２４の立ち上がり電圧は、ダイオードが１つであれば、そのダイオードの立ち上がり電圧となり、ダイオードが複数であれば、直列接続しているので、ダイオードの個数とダイオードの立ち上がり電圧の積となる。
【００４６】
一般的なｐｎ接合ダイオードを保護ダイオードとしてモノリシック集積した場合では、ダイオード１個当たりの立ち上がり電圧が０．７Ｖ程度と低いため、ＭＺ位相変調領域１４の通常の動作電圧以上になるような立ち上がり電圧を得るためには、多数のｐｎ接合ダイオードを直列接続する必要がある。
【００４７】
一方、本実施形態で示したようなｎｐｉｎ構造素子では、１つ当たりの立ち上がり電圧は５から７Ｖ程度と大きいため、直列接続する数がｐｎ接合ダイオードの１／７以下でよく、その結果、場所もとらず、モノリシック集積がより簡易になる。例えば、図１では、保護ダイオード２４として集積したダイオードの個数は３個であるが、ｐｎ接合ダイオードで同様の特性をもたせようとすると、２０個程度直列接続する必要がある。
【００４８】
このほか、ｎｉｎ構造素子の場合も、立ち上がり電圧は５から７Ｖ程度であるため、ｎｐｉｎ構造素子の場合と同様に、直列接続する数が少なくてすむという特長がある。
【００４９】
図８は、本実施形態に係る半導体光変調器において、互いに直列接続するダイオードの個数と逆方向サージ耐圧との関係を示す図である。
【００５０】
ダイオードの個数が０個、つまり、保護ダイオード２４をモノリシック集積していない時は、逆方向サージ耐圧は７０Ｖと低い。これに対して、ダイオードを１個集積した時は、逆方向サージ耐圧が２．５ｋＶ以上と、十分大きな値に改善される。又、直列接続するダイオードの個数が増えるに従い、保護ダイオード２４の立ち上がり電圧が高くなるため、逆方向サージ耐圧は下がるが、それでも、保護ダイオード２４がないときよりも高い逆方向サージ耐圧が得られる。このように、保護ダイオード２４により、逆方向サージ耐圧を向上させることができる。このことから、保護ダイオード２４を構成するダイオードの個数は、ＭＺ位相変調領域１４で変調動作をさせるのに必要な印加電圧よりも保護ダイオード２４の立ち上がり電圧（ダイオードの個数とダイオードの立ち上がり電圧の積）が高くなる個数以上で、かつ、なるべく少なくするとよい。
【００５１】
なお、保護ダイオード２４の形成位置は図１に限らない。しかしながら、保護ダイオード２４とＭＺ位相変調領域１４との間の金属配線２５をあまり長くすると、インピーダンスが増加して保護ダイオード２４の効果が減じられるのと、半導体光変調器のチップ面積が増加してしまうため、光変調動作に支障のない範囲で、ＭＺ位相変調領域１４となるべく近づけて、保護ダイオード２４を形成するのがよい。
【００５２】
又、本実施形態では、ｎｐｉｎ構造のＭＺ位相変調領域１４の層構造を利用して、保護ダイオード２４（ダイオード２１〜２３）を形成した例を示したが、ｎｐｉｎ構造が、ｎｉｎ構造又はｐｉｎ構造のＭＺ位相変調領域１４、保護ダイオード２４（ダイオード２１〜２３）であっても、逆方向のサージ耐圧が大幅に向上する効果を得ることができる。この場合も、保護ダイオード２４（ダイオード２１〜２３）の層構造は、物理的にはＭＺ位相変調領域１４と同じであるが、電気的には、ＭＺ位相変調領域１４と逆の層構造であり、ｎｉｎ構造又はｎｉｐ構造となっている。
【００５３】
又、ＭＺ位相変調領域１４と保護ダイオード２４（ダイオード２１〜２３）の層構造が同一である場合は、前述したように、保護ダイオード２４（ダイオード２１〜２３）のモノリシック集積によるプロセス工程の増加はない。もし、層構造が異なる場合でも、エピ積層回数、プロセス工程数（エッチング回数）が多くても１回増加するだけであり、抵抗や容量を別途モノリシック集積する場合と比べて、作製が簡易であるということには変わりがない。
【００５４】
例えば、ｎｐｉｎ構造のＭＺ位相変調領域１４において、上層側からｎ層、ｐ層、ｉ層、ｎ層となっている場合は、保護ダイオード２４（ダイオード２１〜２３）を作製する領域のみ、上層側のｎ層をエッチングで除去するだけで、保護ダイオード２４（ダイオード２１〜２３）をｐｉｎ構造（電気的には、ｎｉｐ構造）とすることが可能である。この場合、ＭＺ位相変調領域１４のｎｐｉｎ構造のうち、半絶縁性ＩｎＰ基板３１に近い方の一部の層構造と、保護ダイオード２４（ダイオード２１〜２３）のｐｉｎ構造は同一となる。このように、層構造を一部除去することで、保護ダイオード２４（ダイオード２１〜２３）の立ち上がり電圧を調整することが可能である。
【００５５】
又、本実施形態では、ＩｎＰ系の材料を用いた例を示したが、本発明の効果は材料が異なっていても得られるものであり、ＧａＡｓ系、ＧａＮ系、Ｓｉ系、Ｇｅ系などにも適用可能である。各半導体層の構成についても、本実施形態で説明した材料に限る必要は無く、ｎ層、ｐ層、ｉ層の各半導体層の材料については、半導体光変調器の設計に応じて適宜入れ替えることができるものであり、材料よりも、むしろ、層の導伝型がｎｐｉｎ、ｎｉｎ、あるいはｐｉｎのように並んでいることが重要である。
【００５６】
［第２の実施の形態］
本発明の第２の実施の形態に係る半導体光変調器のレイアウトを図９に示す。ここでも、半導体光変調領域と保護ダイオードとをモノリシック集積しているが、第１の実施の形態とは異なり、半導体光変調器として、半導体ＥＡ光変調器を用いている。
【００５７】
半導体ＥＡ光変調器では、入力された光信号を１本の導波路５１へと導く。この１本の導波路５１はハイメサ形状に加工されており、導波路５１には電界の印加により光信号の強度を変調する光吸収領域５２（半導体光変調領域）が設けられている。この光吸収領域５２には、半導体ＭＺ光変調器のＭＺ位相変調領域１４（図１参照）と同じように、信号電極パッド５３−５３間に設けられた電界印加用のシグナル電極５４（信号用電極）が配設されている。又、光吸収領域５２のすぐ横には、３個のダイオード６１〜６３からなる保護ダイオード６４がモノリシック集積されており、光吸収領域５２の直上に設けられた電極５４とグランド電極５５（接地用電極）との間に接続されている。つまり、保護ダイオード６４は光吸収領域５２と電気的に並列接続になるように、金属配線６５で接続されている。
【００５８】
保護ダイオード６４を構成するダイオード６１〜６３の層構造は、第１の実施の形態と同様に、光吸収領域５２の層構造を流用して作製されており、電気的な接続形態、そして、得られる逆方向サージ耐圧も第１の実施の形態に準じている。
【産業上の利用可能性】
【００５９】
本発明は、半導体光素子にサージ機能を内蔵する際に好適なものであり、半導体光変調器、特に、半導体ＭＺ光変調器のサージ耐性向上に好適である。又、保護対象とする半導体素子、若しくは、半導体素子の活性領域が、ダイオード様の電気的特性を有するものであれば、他のものにも適用可能であり、例えば、発光ダイオード素子、半導体レーザ素子、半導体光増幅器な等にも用いることが可能である。
【符号の説明】
【００６０】
１４ ＭＺ位相変調領域
２１、２２、２３ ダイオード
２４ 保護ダイオード
５２ 光吸収領域
６１、６２、６３ ダイオード
６４ 保護ダイオード
【特許請求の範囲】
【請求項１】
半導体基板上に半導体層を複数積層した半導体層構造からなり、光の変調を行う半導体光変調領域と、
前記半導体層構造と同一の層構造、又は、前記半導体層構造のうち前記半導体基板側に近い方の一部の層構造と同一の層構造からなり、前記半導体光変調領域を電気的に保護するダイオードとを備え、
前記半導体光変調領域と共に、前記ダイオードを前記半導体基板上にモノリシック集積し、
前記半導体光変調領域の活性領域と前記ダイオードとを電気的に並列に接続し、かつ、前記活性領域と逆の電界を前記ダイオードに印加するように、前記半導体光変調領域と前記ダイオードとを配線したことを特徴とするサージ保護機能内蔵型半導体光変調器。
【請求項２】
請求項１に記載のサージ保護機能内蔵型半導体光変調器において、
前記ダイオードにおける順方向の立ち上がり電圧を、前記活性領域における逆方向のブレイクダウン電圧より小さくしたことを特徴とするサージ保護機能内蔵型半導体光変調器。
【請求項３】
請求項１又は請求項２に記載のサージ保護機能内蔵型半導体光変調器において、
前記ダイオードの数を、前記ダイオードにおける順方向の立ち上がり電圧と前記ダイオードの数の積が、前記活性領域の変調動作時における印加電圧より大きくなる個数とし、
前記個数の前記ダイオードを前記半導体基板上にモノリシック集積すると共に、前記個数が複数である場合には、前記ダイオード同士を電気的に直列に接続したことを特徴とするサージ保護機能内蔵型半導体光変調器。
【請求項４】
請求項１から請求項３のいずれか１つに記載のサージ保護機能内蔵型半導体光変調器において、
前記半導体光変調領域における半導体層構造を、ｎｐｉｎ構造、ｎｉｎ構造、又は、ｐｉｎ構造のいずれか１つとすると共に、
当該半導体層構造に対応して、前記ダイオードにおける層構造を、当該半導体層構造と逆の層構造であるｎｉｐｎ構造、ｎｉｎ構造、又は、ｎｉｐ構造のいずれか１つとしたことを特徴とするサージ保護機能内蔵型半導体光変調器。
【請求項５】
請求項１から請求項３のいずれか１つに記載のサージ保護機能内蔵型半導体光変調器において、
前記半導体光変調領域における半導体層構造をｎｐｉｎ構造とすると共に、
前記ダイオードにおける層構造を、当該半導体層構造と逆の層構造のうち前記半導体基板側から遠い方のｎ層を除いたｎｉｐ構造としたことを特徴とするサージ保護機能内蔵型半導体光変調器。
【請求項６】
請求項１から請求項５のいずれか１つに記載のサージ保護機能内蔵型半導体光変調器において、
前記半導体光変調領域を、電界吸収型光変調器を構成する光吸収領域、又は、マッハツェンダ型光変調器を構成する位相変調領域としたことを特徴とするサージ保護機能内蔵型半導体光変調器。
【請求項７】
半導体基板上に半導体層を複数積層して、光の変調を行う半導体光変調領域となる半導体層構造を形成する工程と、
所定の領域の前記半導体層構造をエッチングしてメサ形状に加工することにより、前記半導体光変調領域を形成すると共に、他の領域の前記半導体層構造をエッチングしてメサ形状に加工することにより、前記半導体光変調領域を電気的に保護するダイオードを形成する工程と、
前記半導体光変調領域の前記半導体層構造の上層側及び下層側に、各々、信号用電極及び接地用電極を形成すると共に、前記ダイオードの前記半導体層構造の上層側と前記接地用電極とを接続する配線及び前記ダイオードの前記半導体層構造の下層側と前記信号用電極とを接続する他の配線を形成することにより、前記半導体光変調領域の活性領域と前記ダイオードとを電気的に並列に接続し、かつ、前記活性領域と逆の電界を前記ダイオードに印加するように、前記半導体光変調領域と前記ダイオードとを配線する工程とを有し、
前記工程により、前記半導体光変調領域と前記ダイオードとを前記半導体基板上にモノリシック集積することを特徴とするサージ保護機能内蔵型半導体光変調器の製造方法。
【請求項８】
半導体基板上に半導体層を複数積層して、光の変調を行う半導体光変調領域となる半導体層構造を形成する工程と、
所定の領域の前記半導体層構造をエッチングしてメサ形状に加工することにより、前記半導体光変調領域を形成すると共に、他の領域の前記半導体層構造をエッチングしてメサ形状に加工することにより、前記半導体光変調領域を電気的に保護するダイオードとなる領域を形成する工程と、
前記ダイオードとなる領域の前記半導体層構造の上層の一部をエッチングすることにより、前記ダイオードを形成する工程と、
前記半導体光変調領域の前記半導体層構造の上層側及び下層側に、各々、信号用電極及び接地用電極を形成すると共に、前記ダイオードの前記半導体層構造の上層側と前記接地用電極とを接続する配線及び前記ダイオードの前記半導体層構造の下層側と前記信号用電極とを接続する他の配線を形成することにより、前記半導体光変調領域の活性領域と前記ダイオードとを電気的に並列に接続し、かつ、前記活性領域と逆の電界を前記ダイオードに印加するように、前記半導体光変調領域と前記ダイオードとを配線する工程とを有し、
前記工程により、前記半導体光変調領域と前記ダイオードとを前記半導体基板上にモノリシック集積することを特徴とするサージ保護機能内蔵型半導体光変調器の製造方法。
【請求項１】
半導体基板上に半導体層を複数積層した半導体層構造からなり、光の変調を行う半導体光変調領域と、
前記半導体層構造と同一の層構造、又は、前記半導体層構造のうち前記半導体基板側に近い方の一部の層構造と同一の層構造からなり、前記半導体光変調領域を電気的に保護するダイオードとを備え、
前記半導体光変調領域と共に、前記ダイオードを前記半導体基板上にモノリシック集積し、
前記半導体光変調領域の活性領域と前記ダイオードとを電気的に並列に接続し、かつ、前記活性領域と逆の電界を前記ダイオードに印加するように、前記半導体光変調領域と前記ダイオードとを配線したことを特徴とするサージ保護機能内蔵型半導体光変調器。
【請求項２】
請求項１に記載のサージ保護機能内蔵型半導体光変調器において、
前記ダイオードにおける順方向の立ち上がり電圧を、前記活性領域における逆方向のブレイクダウン電圧より小さくしたことを特徴とするサージ保護機能内蔵型半導体光変調器。
【請求項３】
請求項１又は請求項２に記載のサージ保護機能内蔵型半導体光変調器において、
前記ダイオードの数を、前記ダイオードにおける順方向の立ち上がり電圧と前記ダイオードの数の積が、前記活性領域の変調動作時における印加電圧より大きくなる個数とし、
前記個数の前記ダイオードを前記半導体基板上にモノリシック集積すると共に、前記個数が複数である場合には、前記ダイオード同士を電気的に直列に接続したことを特徴とするサージ保護機能内蔵型半導体光変調器。
【請求項４】
請求項１から請求項３のいずれか１つに記載のサージ保護機能内蔵型半導体光変調器において、
前記半導体光変調領域における半導体層構造を、ｎｐｉｎ構造、ｎｉｎ構造、又は、ｐｉｎ構造のいずれか１つとすると共に、
当該半導体層構造に対応して、前記ダイオードにおける層構造を、当該半導体層構造と逆の層構造であるｎｉｐｎ構造、ｎｉｎ構造、又は、ｎｉｐ構造のいずれか１つとしたことを特徴とするサージ保護機能内蔵型半導体光変調器。
【請求項５】
請求項１から請求項３のいずれか１つに記載のサージ保護機能内蔵型半導体光変調器において、
前記半導体光変調領域における半導体層構造をｎｐｉｎ構造とすると共に、
前記ダイオードにおける層構造を、当該半導体層構造と逆の層構造のうち前記半導体基板側から遠い方のｎ層を除いたｎｉｐ構造としたことを特徴とするサージ保護機能内蔵型半導体光変調器。
【請求項６】
請求項１から請求項５のいずれか１つに記載のサージ保護機能内蔵型半導体光変調器において、
前記半導体光変調領域を、電界吸収型光変調器を構成する光吸収領域、又は、マッハツェンダ型光変調器を構成する位相変調領域としたことを特徴とするサージ保護機能内蔵型半導体光変調器。
【請求項７】
半導体基板上に半導体層を複数積層して、光の変調を行う半導体光変調領域となる半導体層構造を形成する工程と、
所定の領域の前記半導体層構造をエッチングしてメサ形状に加工することにより、前記半導体光変調領域を形成すると共に、他の領域の前記半導体層構造をエッチングしてメサ形状に加工することにより、前記半導体光変調領域を電気的に保護するダイオードを形成する工程と、
前記半導体光変調領域の前記半導体層構造の上層側及び下層側に、各々、信号用電極及び接地用電極を形成すると共に、前記ダイオードの前記半導体層構造の上層側と前記接地用電極とを接続する配線及び前記ダイオードの前記半導体層構造の下層側と前記信号用電極とを接続する他の配線を形成することにより、前記半導体光変調領域の活性領域と前記ダイオードとを電気的に並列に接続し、かつ、前記活性領域と逆の電界を前記ダイオードに印加するように、前記半導体光変調領域と前記ダイオードとを配線する工程とを有し、
前記工程により、前記半導体光変調領域と前記ダイオードとを前記半導体基板上にモノリシック集積することを特徴とするサージ保護機能内蔵型半導体光変調器の製造方法。
【請求項８】
半導体基板上に半導体層を複数積層して、光の変調を行う半導体光変調領域となる半導体層構造を形成する工程と、
所定の領域の前記半導体層構造をエッチングしてメサ形状に加工することにより、前記半導体光変調領域を形成すると共に、他の領域の前記半導体層構造をエッチングしてメサ形状に加工することにより、前記半導体光変調領域を電気的に保護するダイオードとなる領域を形成する工程と、
前記ダイオードとなる領域の前記半導体層構造の上層の一部をエッチングすることにより、前記ダイオードを形成する工程と、
前記半導体光変調領域の前記半導体層構造の上層側及び下層側に、各々、信号用電極及び接地用電極を形成すると共に、前記ダイオードの前記半導体層構造の上層側と前記接地用電極とを接続する配線及び前記ダイオードの前記半導体層構造の下層側と前記信号用電極とを接続する他の配線を形成することにより、前記半導体光変調領域の活性領域と前記ダイオードとを電気的に並列に接続し、かつ、前記活性領域と逆の電界を前記ダイオードに印加するように、前記半導体光変調領域と前記ダイオードとを配線する工程とを有し、
前記工程により、前記半導体光変調領域と前記ダイオードとを前記半導体基板上にモノリシック集積することを特徴とするサージ保護機能内蔵型半導体光変調器の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１１−１９７３４３（Ｐ２０１１−１９７３４３Ａ）
【公開日】平成２３年１０月６日（２０１１．１０．６）
【国際特許分類】
【出願番号】特願２０１０−６３４２５（Ｐ２０１０−６３４２５）
【出願日】平成２２年３月１９日（２０１０．３．１９）
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
【Ｆターム（参考）】
【公開日】平成２３年１０月６日（２０１１．１０．６）
【国際特許分類】
【出願日】平成２２年３月１９日（２０１０．３．１９）
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
【Ｆターム（参考）】
[ Back to top ]