説明

シート積層体およびセラミック素子作製方法

【課題】層面内における横方向の縮みが最小化されておりかつ公知の方法に比べて作製が容易なシート積層体を含むモノリシックセラミック素子を提供すること。
【解決手段】本願発明のシート積層体は、機能性セラミックからなる機能層に対するグリーンシートと、多層構造にてこの機能層に直に隣接する誘電材料製のテンション層に対するグリーンシートと、メタライゼーション面とを有しており、このメタライゼーション面の間に機能層が配置されている。テンション層に対するグリーンシートは、機能性セラミックの焼成温度以下の相転移温度を有しており、この相転移温度にて再結晶される相に移行し、この相は、機能性セラミックの焼成温度を上回るまで固体状態に止まる。テンション層には、機能層の焼成温度において機能性セラミックと実質的に反応または拡散しない任意のセラミック相が含まれる。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、多層構造を有するセラミック素子に関し、ここでこのセラミック素子は、焼成時に横方向にわずかにしか縮まない。
【背景技術】
【0002】
セラミック多層構造、殊にメタライゼーション面に実現される導電構造を有するセラミック多層構造は、集積配線構造を有する誘電性支持基板として使用することができる。セラミック多層構造において機能性セラミックを使用して、電極構造に関連して素子機能を多層構造に組み込むことも可能である。多層構造に組み込まれた素子の形態で完全な電気回路を実現することも可能である。
【0003】
電気素子の発展における一般的な目標は、確実に動作しかつ簡単に作製可能な素子および高度に小型化された構造を得ることである。セラミック素子における1つの問題は、セラミック素材、殊にセラミックグリーンシートが焼成の際に圧縮されて縮みが、例えば20〜50の体積パーセント以上にもなり得ることから発生する。体積が縮むため、セラミック内およびセラミックに実現される全体構造体の幾何学的な比および殊に導電構造体の幾何学的な比も変化してしまう。したがって1つの目標は、焼成時の体積縮みがつぎのように行われるようにする。すなわち、この体積縮みが実質的に多層構造の層面に対して垂直な方向に行われ、またこの層面内で、グリーンシートに設けられる構造が、焼成後に過度の変化なしに維持されるようにする。
【0004】
DE 10145363 A1からは、複数の素子機能が実現される多層セラミックが公知である。ここでは多層構造の横方向の変形が、2つの手段によって阻止される。このためにこの多層構造の最上層には、高い割合で焼成補助手段が添加され、引き続いてこの多層構造は、強制層(Zwangsschicht)によって力が加えられる。この強制層は、素子に使用される焼成温度では構造が変化しないため、強制層に関連する多層構造の変形が低減されるのである。上記の多層構造の最上層において焼成補助手段の割合が高いことによって、上記の強制層は良好に接着される。これは上記の焼成補助手段が、隣接する層に拡散して進入することによる。しかしながらこれにはつぎのような欠点がある。すなわち、
a)上記の強制層は、焼成後に再び取り除かなければならない、
b)上記の焼成補助手段は機能性セラミックにも拡散して進入し、その組成を変化させて、電気的な機能に不利に影響し、また少なくとも制御不能に影響してしまう、さらに
c)外側の金属コンタクトを後で被着しなければならないか、または少なくとも強制層の残りによって汚染されてしまうという欠点があるのである。
【0005】
EP 1453091 A1からは、多層構造を有する誘電セラミック基板が公知であり、この基板には、多層構造の内部のガラス層と、ガラス状態に止まっている外部のガラス層とからなる組み合わせが含まれている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】DE 10145363 A1
【特許文献2】EP 1453091 A1
【発明の概要】
【発明が解決しようとする課題】
【0007】
本発明の課題は、層面内における横方向の縮みが最小化されておりかつ公知の方法に比べて作製が容易なシート積層体を含むモノリシックセラミック素子およびその作製方法を提供することである。
【課題を解決するための手段】
【0008】
シート積層体についての課題は、本発明の請求項1により、モノリシック多層構造を有するセラミック素子に焼成されて成形されるグリーンシートからなるシート積層体において、このシート積層体は、機能性セラミックからなる機能層に対するグリーンシートと、多層構造にてこの機能層に直に隣接する誘電材料製のテンション層に対するグリーンシートと、少なくとも2つのメタライゼーション面とを有しており、このメタライゼーション面の間に機能層が配置されており、このメタライゼーション面に導電構造が配置されており、この導電構造は、上記機能層と共に素子機能を実現しており、上記テンション層に対するグリーンシートは、上記機能性セラミックの焼成温度以下の相転移温度を有しており、この相転移温度にて再結晶される相に移行し、この相は、上記機能性セラミックの焼成温度を上回るまで固体状態に止まり、さらにテンション層には、機能層の焼成温度において機能性セラミックと反応または拡散しないかまたしたとしてもわずかにしか反応または拡散しない任意のセラミック相が含まれることを特徴とする、モノリシック多層構造を有するシート積層体によって解決される。
【0009】
またセラミック素子の作製方法についての課題は、本発明の請求項15により、バインダを用いて、機能性セラミックから第1グリーンシートを、また再結晶可能な誘電材料から第2グリーンシートを形成して、このグリーンシートにヴィアを形成して導電性ペーストを充填し、このグリーンシートに導電構造を形成し、上記の第1および第2のグリーンシートを上下に積層し、この積層体を成形して第1の温度T1でバインダ除去し、この積層体をT2>T1である第2の温度にして、上記誘電材料を再結晶化し、この積層をT3>T2である第3の温度にして、上記機能性セラミックの材料を焼成させるが、上記再結晶化される誘電材料は固体状態に止まらせ、冷却の後、モノリシック多層構造を得ること特徴とする方法によって解決される。
【図面の簡単な説明】
【0010】
【図1】非対称の多層構造を有するセラミックモノリシック素子の概略断面図である。
【図2】対称構造を有するモノリシックセラミック多層素子の概略断面図である。
【図3】ESD/EMIフィルタとして構成されたセラミック素子の概略断面図である。
【図4】別のESD/EMIフィルタの概略断面図である。
【図5A】本発明のセラミック素子を作製する際の方法ステップを示す概略断面図である。
【図5B】本発明のセラミック素子を作製する際の方法ステップを示す別の概略断面図である。
【図5C】本発明のセラミック素子を作製する際の方法ステップを示すさらに別の概略断面図である。
【図5D】本発明のセラミック素子を作製する際の方法ステップを示すさらに別の概略断面図である。
【図5E】本発明のセラミック素子を作製する際の方法ステップを示すさらに別の概略断面図である。
【0011】
ここではモノリシック多層構造を有するセラミック素子が提案され、ここでこのセラミック素子は、機能性セラミックを含む少なくとも1つの機能層と、誘電性再結晶材料製の少なくとも1つのテンション層(Spannschicht)とから構成される。上記のセラミック素子にはさらに少なくとも2つのメタライゼーション面が設けられており、これらの面の間に機能層が配置される。上記のメタライゼーション面には導電構造が含まれており、これらの導電構造と、上記の機能層とによって素子機能が実現される。
【発明を実施するための形態】
【0012】
上記のテンション層の材料は再結晶化される。ここでこれに関連する相転移は、上記の機能性セラミックの焼成温度以下の温度で行われる。上記のテンション層の再結晶化誘電材料はさらにつぎのように選択される。すなわち、この材料が、再結晶化の後、機能層の焼成温度を上回るまで、固体の結晶状態に止まるように選択されるのである。
【0013】
グリーンシートの積層から焼成によって作製される素子は、この焼成時に横方向に極めてわずかにしか縮まず、その縮みは2パーセント以下であり、実施例によっては0.1パーセント以下である。これにより、高精度の横方向構造を有する素子を得ることができ、ここでこの素子は、この構造の精度に依存して再現可能な素子特性を有しており、また例えば、別の素子との接続のため、またははんだ付けによるプリント基板への取り付けのために所定のコンタクト面を有する。この素子は、残余気孔率(Restporositaet)の小さい密なセラミック構造を有しており、その複数の層はモノリシックに互いに接続される。上記のテンション層は、誘電特性を有しており、また絶縁層よりも外側の多層構造の層として使用することができる。
【0014】
焼成時に横方向の縮みが小さいのは、上記のテンション層の作用に基づくものであり、ここでこのテンション層は、再結晶化およびこれに伴う相転移の後、さらなる加熱の際に上記の機能性セラミックの焼成温度を上回るまで固定の結晶構造を有する。すなわち、機能性セラミックを焼成する間、この多層構造は、テンション層によってx,y方向に安定化されるのである。これに対して焼成されない機能層により、テンション層の再結晶化の際に上記の多層構造が安定化されるのである。
【0015】
多層構造を有しかつ焼成時に上記のように横方向にわずかにしか縮まないモノリシックセラミック素子は、テンション層の厚さが約15μm以上さえあれば実現することができる。厚さが30μmであれば上記のテンション層は、例えば、標準手法によって求められる5〜10kPaの強度を有する。これは、焼成中に摩擦力によって機能層に横方向に力を加えて変形を阻止するのに十分である。上記のテンション層の層厚が比較的小さいことによって、高さの低いセラミック素子を実現することができ、その層厚は、この付加的なテンション層によって決定されない。焼成を行わず、したがって孔のある状態に止まっている強制層によってのみ得ることのできる縮みの小さい公知のLTCC多層セラミックと比べて、上記の多層セラミックは、テンション層が分離の役割を果たし、中間層として使用され、ひいては素子に残すことができるという別の利点が得られる。これに対して公知の強制層は後から取り除かなければならないのである。
【0016】
上記の素子機能は、少なくとも2つのメタライゼーション面と、これらの間に配置された機能層とによって得られる。ここでは上記のメタライゼーション面に配置される導電構造は、機能層に直接コンタクトすることができるため、つぎのような複数の素子を実現することができる。すなわち、これらの素子に対して機能層を通る1つの電流が設けられる複数の素子を実現することができるのである。しかしながら、メタライゼーション面と機能層との間にテンション層を配置することも可能であり、この際には機能層を通る電流なしにセラミック素子を実現することができる。しかしながら機能層内に複数のメタライゼーション面と、これに配置された導電構造とを設けることは有利であり、ここでこれらの導電構造は、多層のセラミック素子に対して多数の電極面を形成することができる。
【0017】
この素子は表面に複数の電気コンタクト面を有しており、これらはそれぞれ少なくとも1つのメタライゼーション面に接続することができる。ここでこれらのコンタクト面および別のメタライゼーション面に配置された導電構造との接続は、多層構造の1つずつの層または複数の層を通る貫通コンタクトを介して行うことができる。これによって上記の機能層内の種々異なるメタライゼーション面を互いに、また場合によってはコンタクト面に接続することもできるのである。
【0018】
しかしながら、外側の金属面とコンタクトとだけを接続する一方で、内部のメタライゼーション面と、これらのコンタクトないしはこれらの外部にある金属面とを容量的にのみ結合して、ガルバニックには結合しないことも可能である。
【0019】
上記のセラミック素子の少なくとも2つのコンタクトを、上記の素子の外部面に一緒に配置するか、また別の外部面に配置することができる。
【0020】
上記のテンション層には任意の誘電材料を使用することができ、この材料は、セラミック製ベースから出発して最初の焼成時に再結晶し、その際の相転移によって固体状態になり、また冷却後には、融点が上昇した安定状態にもなる。ここでの関連において相転移とは、融点の上昇を伴う再結晶フェーズの結果として得られる高密度化(焼成)のことである。これに有利であるのは、基本的には、第2の焼成温度において上記の機能性セラミックと反応または拡散しないかまたしたとしてもわずかである任意のセラミック相である。有利な実施例では上記の再結晶材料はガラスセラミックである。
【0021】
上記のセラミック素子は少なくとも1つの素子機能を有することができ、ここで上記の機能は、抵抗、キャパシタンス、インダクタンス、バリスタまたはサーミスタの機能から選択される。このような機能は、機能性セラミックに対する相応の材料に関連して得られ、この場合にこの材料は、抵抗材料、コンデンサセラミック、ファライト、バリスタ材料、PTCまたはNTCセラミックから相応に選択される。これらの素子機能はいずれも理論的には2つのメタライゼーション面と、そこに配置される導電構造とによってすでに実現することができる。しかしながら上記の素子機能は、有利には多数のメタライゼーション面によって実現される。電圧、電流および温度に依存する抵抗では、2つのメタライゼーション面だけでモデル化できるよりも一層良好に回路をモデル化することができる。さらに複数のメタライゼーション面を有する多層セラミックによれば、個々のメタライゼーション面間の間隔と、ひいては極性の異なる電極間の間隔とを低減することができ、その際に抵抗変化に伴ってセラミック体の電流負荷容量が下回ってしまうことがない。
【0022】
素子タイプとしてコンデンサを実現する場合、メタライゼーション面を設ければ設けるほどこのコンデンサのキャパシタンスを大きくすることができる。素子タイプとしてインダクタンスを実現する場合、上記の機能層を通って延在する導体構造、例えばらせん状の導体構造の巻線を各メタライゼーション面に実現することができ、ここでは巻線の数に伴って、したがってメタライゼーション面の数に伴ってインダンクタンスを増大させることができる。
【0023】
本発明のセラミック素子は、1つ以上の素子機能を有することも可能である。このためにこの素子は、有利には相異なる素子タイプに対して選択された少なくとも2つの相異なる機能層を有する。これらの相異なる機能層は、直に上下に重ねて配置するか、またはテンション層によって互いに分離することも可能である。上記の相異なる素子機能ないしはこれによって実現される素子は、互いに電気接続することができる。しかしながら相応する電気コンタクト面を介し、多層構造の外部面に、例えば多層構造の下側に、素子機能を有する各部分素子を個々に接続して、つぎにコンタクト面の外部配線を設けることも可能である。しかしながらこの素子は、セラミック多層構造内の複数の同じ素子または異なる素子を配線する配線構造を有することも可能である。
【0024】
上記のセラミック素子は、テンション層と機能層とが交互になっている並びを有することができ、ここでテンション層および機能層の最大数は、最大許容素子高さだけによって制限されるようにすることができる。このような交互の構造を構成して、層列および個々の層の層厚が対称になるようにすることは有利である。対称構造の利点は、このようにすれば、テンション層および機能層の再結晶化および焼成時に不可避に発生するテンションを最適に補償できることである。対称構造によれば、多層構造を有する変形の少ない素子ないしは平坦な素子を殊に容易に得ることができる。
【0025】
上記のセラミック素子は、上記のテンション層および機能層およびメタライゼーション面の他に別の層を含むことができる。例えば、殊に上記の多層構造の上面および下面に付加的なパッシベーション層を設けることができる。上記の多層構造に付加的な電気絶縁中間層を配置することも可能であり、この場合にこの中間層は、テンション層とは異なる材料から、またはテンション層よりも小さな層厚で実施することができる。有利には上記の多層構造の表面に抵抗層を設け、この抵抗層に対して横方向に、すなわち層レベル内に回路を設け、場合によってはこの抵抗層を構造化して2つの電気コンタクト面を多層構造の上面で互いに接続することも可能である。例えば抵抗層は、付加的にパッシベーション層によってさらにカバーすることも可能である。これらの層は有利には薄膜方式または厚膜方式により、しかしながら有利には例えばスクリーン印刷などの厚膜方式により、被着される。
【0026】
上記のテンション層の特性は、殊にこれに使用される材料の結晶構造によって決定される。したがってテンション層は、固体の格子に晶析する鉱物酸化物および別の化合物からなる複数のドメインを含むことができ、これらのドメインは、それに反して変化するが有利には規則的な結晶格子からなるマトリクスに埋め込むことができる。分離相を有するこれらのドメインは、酸化アルミニウムAl23,酸化チタンTiO2または酸化ジルコンZrO2を含むことができる。上記の酸化物の他、窒化物および別の結晶質も有利である。例えば、AlN,Mg2SiO4,SiO2,Zn2SiO4,ZrSiO4,セルシアン、モルライト(Mollit)、スポジュメン、チタネート、ジルコネートおよびこれらの混合物からなる結晶質のドメインを上記のテンション層に設けることも可能である。
【0027】
上記のマトリクスに対して、任意の結晶ドメインを構成するセラミック材料が適しているが、殊にガラスセラミックを構成するガラス粉末が有利である。これらは、アルカリホウ素ケイ酸ガラスMe2O-B23-SiO2,アルミノホウ素ケイ酸ガラスM''O−Al23-B23-SiO2,アルミノケイ酸ガラスMe''O−Al23SiO2,ランタンボラートチタン酸ガラス(Me''O)−La2323TiO2,アルカリ希土類ランタンボラートガラス(Me2'O)−Me''O−La23−B23,およびSiO2−PbO−Me''Oなどの鉛含有アルカリ希土類ガラスから選択することができ、ここでMe'=Li,Na,Kおよびこれらの混合物であり、Me''=Mg,Ca,Sr,Ba,Znである。ここで挙げたガラスおよび別の任意の再結晶可能なガラスの混合物も有利である。
【0028】
このようなガラスセラミックは、適切な相転移温度で実現することが可能である。この場合に機能性セラミックは、かなり焼成温度の上側の制限なしに選択することができ、ここでは相転移温度に対する焼成温度の間隔は、少なくとも50ケルビンに維持される。ほとんどの機能性セラミックは、1000℃ケルビン以上の焼成温度を有るため、これらの機能性セラミックは問題なしに本発明のセラミック素子に組み込むことができる。
【0029】
このセラミック素子は、ディスクリート素子のように使用するか、または複数の素子、場合によって相異なる素子からなる回路装置のように使用することができ、また別の任意の回路のそのような素子または回路装置としてプリント基板またはその他の基板に取り付けて配線することができる。しかしながら、機械的に安定したモノリシック構造それ自体起因して、上記のセラミック素子を別の素子に対する基板として使用することも可能である。例えば上記の多層構造の下側に、素子の外部コンタクトに対してはんだ付け可能なコンタクトを設け、これに対して別の表面、有利には多層構造の上面に電気コンタクト面を設け、これを介して上記の素子を少なくとも1つの別の素子に電気接続することが可能である。この接続はフリップチップ、ワイヤボンディングまたはSMD法で行うことができる。上記の別の素子は、有利にはディスクリート素子、例えば能動半導体素子かまたは受動電気素子である。上記のセラミック素子と別の素子とを機械的および電気的に接続することが殊に有利であるのは、互いに接続される素子の全体高さが、要求される最大素子高さ以下になる場合である。このようにして得られる組み合わせは、プリント基板または別の基板に一層少ない面積しか必要とせず、組み込み式の構造によって扱いが簡単になり、また殊に相異なる素子タイプに属する2つの素子の低抵抗な接続が可能になる。
【0030】
本発明の1実施形態では、平行平面プレート間で前記シートを一軸圧縮して前記積層の焼成を行う。
【0031】
以下では、実施例およびこれに対応する図面に基づいて本発明を詳しく説明する。これらの図は本発明を具体的に説明するためだけのものであり、概略的にのみ示されており、縮尺どおりには描かれていない。
【実施例】
【0032】
図1aは、本発明の簡単な実施形態を示している。この実施形態には、モノリシックに互いに接続される2つの層、すなわち、機能層Fとテンション層Sとが含まれている。(この図には示されていない)2つのメタライゼーション面には導電構造が実現されており、これらの構造と機能層Fとが一緒になって素子機能が得られる。上記のメタライゼーション面は、この2層構造の(この図の上側および下側に示されている2つの)外部面に配置することができる。機能層Fに隣接して両側(上側および下側)にメタライゼーション面を設け、また場合によってはさらにこの2層構造の上側に隣接してメタライゼーション面を設けることも可能である。
【0033】
この2層構造は、別の機能層Fおよびテンション層Sを交互に配置することによって拡張することができる。図1bには、別の多層構造の例が示されており、ここでは2つのテンション層Sと2つの機能層Fとが交互に上下に配置されかつ互いにモノリシックに接続されている。図1aおよび1bにはそれぞれ非対称な多層構造が示されている。
【0034】
図2には、一連の対称多層構造の例が示されており、ここでは対称性は、殊に積層方向における積層順についての対称性、また有利には層厚についての対称性である。このような多層構造は、焼成の後、発生し得る変形が補償されるため歪みが少ない。
【0035】
図1に示した非対称構造も、図2に示した対称構造も、1つまたは複数の層を補足することでき、有利には交互に配置して補足することが可能である。この際に、この積層において外側(上側または下側)を向いた層をそれぞれ同じタイプに、また機能層またはテンション層から選択することができる。しかしながら外側を向いているこれらの2つの層に別のタイプを割り当てることも可能である。
【0036】
図3には、セラミック素子の第1の具体的な実施例が示されている。ここに示されているのはEDS/EMIノイズ(静電放電/電磁障害)に対するフィルタであり、このフィルタは、R素子およびC素子からπ装置にまとめられる。
【0037】
図3cにはこのπフィルタの等価回路が示されており、これは2つのコンタクト1および2の間の保護素子として接続される。これらの2つの端子は、抵抗Rによって高抵抗にブリッジされているため、静電荷は小さい時定数で害を及ぼすことなく排出することができる。抵抗の前後でこの回路は、電圧に依存する抵抗を有する1つずつの平行分岐により、アースに対してブリッジされる。この抵抗は、電圧が低い場合、純粋にキャパシタンスとして作用する。2つの端子1または2のうちの1つの端子における高圧または高周波ノイズは、バリスタを介し、害を及ぼすことなくアースに導かれる。図3aにはこのようなフィルタが下側から示されており、ここには電気コンタクト面ないしはこれに配置されるはんだボールが配置されている。このフィルタは、ここに示したように例えば5つの端子を有しており、また2つの線路ないしは端子の2つの対の間に接続することができる。中央の端子は、アース接続のために設けられている。
【0038】
図3bには素子が概略断面図で示されている。ここでは2つのテンション層S1,S2が構成されており、これらの層の間に機能層Fが配置されている。この機能層Fそれ自体には複数のセラミック層が含まれており、これらの層の間にメタライゼーション面が配置されている。この素子は下側にコンタクト面KF1を有する。上側には相応するコンタクト面KF2が配置されている。1つずつのスルーコンタクトによって、反対側の表面に配置されたコンタクト面KF1とKF2とからなる1対が接続され、これらのスルーコンタクトは、有利にはこの素子の全セラミック層を垂直に案内されている。
【0039】
この図の中央に示されている別のスルーコンタクトは、下側のコンタクト面KF1に接続されているが、機能層Fを通して一部分にしか到達していない。各スルーコンタクトDKにより、複数のメタライゼーション面に配置されている導電構造LSが接続される。スルーコンタクトDKに接続される導電構造LSは、別のスルーコンタクトに接続されている導電構造からガルバニックに分離されている。例えば、この図の左側に示されているスルーコンタクトDK1に割り当てられている導電構造は、中央のスルーコンタクトDKmに接続されているメタライゼーション面とは異なるメタライゼーション面に配置されている。2つの導電構造は上下に重なり合って、第1のキャパシタンスCを構成する。同様に中央のDKmに接続される導電構造と、右側のスルーコンタクトDK2に接続される導電構造とは上下に重なって、別のキャパシタンスC′を構成する。この中央のスルーコンタクトDKmおよびこれに割り当てられるコンタクト面KF1は、アース接続のために設けられているのに対し、外側の導電性コンタクトは、それぞれ過電圧および電磁パルスに対して保護しようする電気端子1および2に接続される。
【0040】
抵抗Rは、第2のテンション層S2の表面に導電性抵抗層WSとして配置されており、これによってこの抵抗は、2つのコンタクト面KF2と、KF2′とを高抵抗に互いに接続する。抵抗層WSの上にはパッシベーション層Pが配置されており、これは上記のセラミック素子の最上層を構成する。
【0041】
図3に示した素子は、例えば、1×1×0.5mmの典型的なサイズで実現することができる。上記のテンション層に対してガラスセラミック層を使用することができ、これに対して機能層Fはバリスタセラミックから実現される。このためにビスマスまたはプラセオジムをドーピンクした酸化亜鉛、チタン酸ストロンチウム、炭化ケイ素および別のバリスタ材料を使用することができる。上記のパッシベーション層Pは、厚膜またはCDV酸化物または相当する別の誘電薄膜材料から構成することができる。
【0042】
図4には本発明の別の実施例が示されており、この実施例もESD/EMI保護フィルタとして使用することができる。図4cにはこのようなフィルタの等価回路図が示されており、ここでは保護すべき2つの端子1および2は、第1インダンクタンスL1と、抵抗Rと、第2インダンクタンスL2との直列回路によってブリッジされる。第1端子と第1インダンクタンスとの間にはアースに対する横方向分岐が接続されており、これはキャパシタンスCとバリスタVとの並列回路からなる。第2インダンクタンスL2と第2端子2の間に別の並列分岐路がアースに対して接続されており、これには別のコンデンサC′とバリスタV′との並列回路が含まれている。ここでこれらのC素子は、それぞれ単にバリスタ電極の寄生容量を表している。上記のフィルタは、殊に高速に増大ししたがって周波数の高いノイズに対する保護として設定されており、これらのノイズは、インダクタンスLを介して無害に補償することができる。端子1または2に発生する高電圧は、電圧が高い場合に低抵抗になるバリスタを介して、無害にアースに導かれる。
【0043】
図4aには素子の下側が示されており、ここでは端子が、はんだボールLKを備えるコンタクト面KFとして構成されて配置されている。
【0044】
図4bにはこの素子が概略断面図で示されている。図3に示した素子とは異なり、ここでは多層構造において、ここでも図3bと類似の構造で実施されているバリスタセラミック材料層の第1機能層F1の他に、さらに第2機能層F2が設けられており、この機能層にインダンクタンスL1およびL2が実現されている。この第2機能層F2は、有利には磁化率の高い材料、例えばフェライトから構成される。第2機能層F2にも複数のメタライゼーション面が設けられており、これらのメタライゼーション面に導電構造LSの形態の1つずつのコイルの巻線または半巻線(Halbwindung)が実現されている。各巻線は、スルーコンタクト部DKを介して、その上にある巻線ないしはこの巻線を実現するこのメタライゼーション面の導電構造に接続されている。図4bでは第2機能層F2に対し4つのメタライゼーション面が示されており、これらのメタライゼーション面はしたがって各インダクタンスの4つの巻線を構成する。
【0045】
第1スルーコンタクトDKは、第1機能層F1を通して、素子の下側に配置されている第1コンタクト面KF1と、第2機能層F2の最も下側のメタライゼーション面とを接続する。第2機能層F2の最も上側のメタライゼーション面は、スルーコンタクトを介して、第2機能層の上側に配置されたコンタクト面KF2ないしはKF2′に接続されている。上側の2つのコンタクト面KF2,KF2′そのものは、高抵抗の抵抗Rを実現する抵抗層WSを介して接続されている。抵抗層WSには最上層としてパッシベーション層Pが配置されている。
【0046】
例えば図3または4に相応して構成される本発明のセラミック素子は、最小の横方向の変形で高精度に作製することができる。このようにすることによってのみ、相異なるセラミックグリーンシートに実現される導電構造とスルーコンタクトとを相対的に十分な精度で位置調整することができ、ひいては素子の障害のない動作も可能になるのである。
【0047】
図5には本発明のセラミック素子に対する多層構造を作製する際の種々異なる方法ステップが概略断面図で示されている。第1ステップでは相応するグリーンシートが作製されて、ここではそれ自体公知の種々異なるシート流し込みおよび引っ張りプロセス(Ziehprozess)を使用することができる。機能シートFは、それぞれ所望される機能性セラミックの粒子をバインダに含んでいる。平均粒子直径は有利にはμm程度に調整される。これに対してテンション層Sは、再結晶性材料の成分、例えばガラスセラミックの成分を、殊にガラスセラミック成分の有利な酸化物の形態で含んでいる。
【0048】
テンション層Sの粒子もバインダにおいて均一に分散されており、ここではμm程度の粒子直径が有利である。上記のテンション層は付加的に結晶質の鉱物粒子を含んでおり、これらの鉱物粒子は、再結晶プロセスにおいてガラスセラミックに対する種結晶として使用することができる。ガラス成分と結晶粒子とは有利には2:1〜1:2の重量比で混ぜ合わされる。ガラスセラミック組成の1例では、4つが含まれており、それぞれ重量パーセントで54%のSiO2,17%のPbO,7.4%のCaO,6.6%のAl23,6%のB23,3.2%のMgO,3%のNa2Oである。
【0049】
つぎのステップでは上記のグリーンシートにスルーコンタクトDKに対する孔が、例えば打ち抜きによって作製される。引き続き、これらのスルーコンタクトに導電性材料、例えば導電粒子で満たされたペーストが充填される。導電粒子として、Ag,AgPd,AgPt,Pd,Pt系の金属の粒子またはウィスカが有利である。スルーコンタクトの充填は、例えばテンプレートを介してドクターを用いてまたはスクリーン印刷によって行うことができる。
【0050】
つぎのステップでは導電構造LSがグリーンシートに被着される。これは例えば導電性ペースト、有利には同じ系の導電性ペーストを、有利な手法によって、例えばスクリーン印刷を用いて印刷することによって行われる。図5には、本発明の多層構造に対して設けられる種々異なるグリーンシートが示されている。この図では2つのグリーンシートGS1およびGS2が第1および第2のテンション層に対して設けられている。ここでは機能層に対して3つのグリーンシートGF1〜GF3が示されている。しかしながら実際にはこの多層構造は、多くの場合、機能性セラミック材料を有する一層多くのグリーンシートから構成され、構造化された導電構造を有する相応数のメタライゼーション面が上記の機能層内に実現される。つぎのステップではグリーンシートGSおよびGFが、図5aに示された順序で上下に重ねられて一緒に成形される。図5bには成形されたシートの積層が概略断面図で示されている。
【0051】
引き続き、温度プログラムが実行され、ここでは第1ステップにおいてグリーンシートのバインダ取り外しが行われる。これはバインド材料を酸化によってガス状の揮発性生成物に変化させることによって行われる。事前に冷却を行うことなくこのバインド除去プロセス(Entbinderungsprozess)に続いて、テンション層Sの再結晶化プロセスを行うことができる。
【0052】
例えば、積層して成形した上記のグリーンシートは、複数のステップにおいて約450℃の最大のバインダ除去温度に加熱される。しこのために例えば分当たり5Kで100℃まで、また分当たり0.2K〜0.5Kで450℃まで加熱される。このバインダ除去の直後にテンション層の再結晶化を行うことができ、ここでこの再結晶化は、選択した実施例において例えば880℃で行われる。このために分当たり約5K〜10Kの速度でこの第1の再結晶化温度まで加熱され、約15〜60分間、この温度に維持される。いまや再結晶化されたテンション層を含むこの層構造は、引き続いて元の室温まで冷却される。
【0053】
つぎのステップでは機能性セラミックを圧縮および焼成するための第2の焼成が行われる。この焼成に対する加熱プロフィールは所望のセラミックに相応して選択され、またバリスタセラミックを有するこの実施例では、例えば、分当たり1K〜4Kの速度で約1000°〜1100℃まで加熱にされる。この温度には約180〜240分間維持され、引き続いて−1K〜−4Kの冷却速度で室温まで冷却される。
【0054】
しかしながらテンション層の再結晶化の後、事前の冷却なしに直ちに第2の焼成温度まで加熱することも可能である。
【0055】
結果として、図5cに示した多層構造を有するモノリシックセラミック体が得られる。複数の積層を一緒に成形したグリーンシートを示した図5bに対し、バインド除去および圧縮による焼成時の縮みにより、図5cに示した焼成済み状態において図5bのグリーンシート層に対する値duから、約50%だけ減少した厚さdsに積層の厚さが減少する。上記のテンション層が第2焼成過程中に層構造に及ぼすテンション作用のため、横方向のサイズは実質的に変化しないため、相応する横方向の外径lはほとんど変化しないままである。図5cに示した焼成済みの多層構造の長さlsは、図5bの未焼成のシート積層体の長さluよりも最大で約2%短い。
【0056】
つぎのステップでは上記の多層構造の上側および下側に電気的なコンタクト面または導電構造が被着される。これはここでも同様に例えば印刷されるスクリーン印刷ペーストの形態で行われ、このペーストは第3の焼成過程において焼成される。図5dには下側のコンタクト面KF1と上側のコンタクト面KF2とを有する多層構造が示されている。
【0057】
つぎのステップでは、例えばここでも抵抗材料を印刷して焼成することによって抵抗層WSが形成される。この抵抗材料は、高抵抗であるが導電性の粒子を含んでいる。この粒子は、例えば酸化ルテニウムRuO2,ビスマス酸化ルテニウムBi2Ru27からなる粒子、炭素、窒化チタンTi2N,LaB6,WO2,Al23からなる粒子か、または種々異なる酸化鉛化合物である。引き続いてパッシベーションを形成する。ここでこのパッシベーションも同様に印刷されるかまたは別の任意の方法によって、例えば厚膜法によって被着される。印刷されたこのパッシベーションは焼成される。続いて下側のコンタクト面KF1にはんだボールLKが設けられる。このはんだボールによって上記の素子のはんだ付けが容易になる。
【0058】
図5dのステップにおいて、例えば、モノリシックセラミック多層構造をディスクリート形または集積形の電気および電子素子に対する基板材料として使用することが可能になる。これに相応してこの多層構造の少なくとも1つの表面にディスクリート形または集積形の素子を取り付けてコンタクト面KFと接続することができる。配置はフリップチップまたはSMD方式で行うことができる。相応する別の素子を接着してボンディングワイヤを介してコンタクト面KFにコンタクトさせることもできる。これにより、セラミック多層構造において実現できないかまたは余り良好に実現できない素子をさらに機能に配線することができる。
【0059】
別の実施形態では、種々異なる面のグリーンシートを使用することにより、構造化された多層構造を形成することができる。これにより、レベル分けされた多層構造を得ることができ、ここでこれらのレベル面にはディスクリート形または集積形の素子を配置するための空間を設けることができる。レベル分けされた構造の代わりに、例えば上側のグリーンシートの一部に積層を行う前に、相応に空間を確保した凹部を設けることも可能である。ここでこの凹部は、焼成済みのモノリシック多層構造において上側が開いた空所になる。このような空所にもディスクリート素子を入れ、本発明のモノリシック素子と電気接続してスペースを節約することができる。
【0060】
本発明は、上記の実施例に示した構造に限定されるものではない。本発明のセラミック素子はむしろ、任意の数のメタライゼーション面およびそこに配置される導電構造の任意の構成で実現することができ、ここでこの導電構造は、相応するスルーコンタクトを介して互いに接続されるかまたは素子機能に応じて互いにガルバニックに分離されたままにされることもある。相異なる2つの機能層を有する図4に示した素子の他に、別の相異なる機能層をこの素子に組み込んで、そこに実現される素子機能とそれぞれ接続することができる。いずれのケースにおいても、焼成時に横方向の縮みが最も小さい素子を実現することができる。さらに上記のテンション層に対して誘電率の低い材料を使用して、このテンション層により、上記の素子に互いに離れた導電構造および寄生容量の小さいコンタクト面を実施することができる。さらにインダクタンスを形成するためにスルーコンタクトを使用することができ、ここでこれらのインダクタンスはその全長に相応するインダンクタンスを有する。
【0061】
本発明の素子の作製を、図5においてただ1つの素子に必要な構造に基づいて示した。当然のことながら、面積の大きなグリーンシートを使用し、これらのグリーンシートに、多数のセラミック素子に対する構造を並列に設けることができる。この場合にこれらの素子の切り離しは、例えば、成形したグリーンシートの積層に基づいて行うことができる。いずれの方法によってコストが小さくなるかに応じて、上記の素子を第1または第2の焼成過程の後、切り離すことも可能である。上記の素子が、これとは異なる別の素子に対する支持基板として使用される場合、これらの別の素子の取り付けを使用時に、すなわちセラミック素子を切り離す前に行うのが有利である。
【符号の説明】
【0062】
S テンション層、 F 機能層、 LS 導電構造、 GF グリーンシート、 GS グリーンシート、 KF 電気コンタクト面、 WS 抵抗層、 P パッシベーション層、 DK スルーコンタクト、 LK はんだボール

【特許請求の範囲】
【請求項1】
モノリシック多層構造を有するセラミック素子に焼成されて成形されるグリーンシートからなるシート積層体において、
当該シート積層体は、
− 機能性セラミックからなる機能層(F)に対するグリーンシートと、
− 前記多層構造にて当該機能層に直に隣接する誘電材料製のテンション層(S)に対するグリーンシートと、
− 少なくとも2つのメタライゼーション面とを有しており、
当該メタライゼーション面の間に機能層が配置されており、
当該メタライゼーション面に導電構造が配置されており、
当該導電構造は、前記機能層と共に素子機能を実現しており、
前記テンション層(S)に対するグリーンシートは、前記機能性セラミックの焼成温度以下の相転移温度を有しており、該相転移温度にて再結晶される相に移行し、当該相は、前記機能性セラミックの焼成温度を上回るまで固体状態に止まり、
さらに前記テンション層(S)には、前記機能層の焼成温度において前記機能性セラミックと反応または拡散しないかまたしたとしてもわずかにしか反応または拡散しない任意のセラミック相が含まれることを特徴とする、
モノリシック多層構造を有するシート積層体。
【請求項2】
前記機能層(F)内に、導電構造(LS)を有する複数のメタライゼーション面が配置されている、
請求項1に記載のシート積層体。
【請求項3】
前記再結晶化材料はガラスセラミックである、
請求項1または2記載のシート積層体。
【請求項4】
抵抗、キャパシタンス、インダクタンス、バリスタまたはサーミスタから選択した複数の素子機能が組み込まれており、
前記機能性セラミックは、実現される素子タイプに相応して、抵抗材料、コンデンサセラミック、フェライト、バリスタ材料、PTCセラミックまたはNTCセラミックから選択される、
請求項1から3までのいずれか1項に記載のシート積層体。
【請求項5】
前記誘電材料の相転移または再結晶化温度は、機能性セラミックの焼成温度よりも少なくとも50K低い、
請求項1から4までのいずれか1項に記載のシート積層体。
【請求項6】
前記テンション層(S)と、少なくとも1つの機能層(F)とは交互に並んでいる、
請求項1から5までのいずれか1項に記載のシート積層体。
【請求項7】
前記多層構造は、積層方向に見て層の順序および層厚が対称である、
請求項6に記載のシート積層体
【請求項8】
前記多層構造は下側に、はんだ付け可能な電気コンタクト面(KF)を有しており、
当該コンタクト面にはスルーコンタクト(DK)が設けられており、
該スルーコンタクトにより、前記はんだ付け可能なコンタクト(LK)と、多層構造の内部および/または表面の導電構造(LS)とが導電的に接続される、
請求項1から7までのいずれか1項に記載のシート積層体。
【請求項9】
前記テンション層(S)の層厚は、15〜300μmである、
請求項1から8までのいずれか1項に記載のシート積層体。
【請求項10】
前記多層構造は、機能層(F)およびテンション層(S)とは異なる多層構造を有するか、または種々異なる機能層を含む、
請求項1から9までのいずれか1項に記載のシート積層体。
【請求項11】
前記テンション層(S)は、Al23,TiO2およびZrO2から選択した結晶材料の分離相を含む、
請求項1から10までのいずれか1項に記載のシート積層体。
【請求項12】
前記テンション層(S)は、アルカリホウ素ケイ酸、アルミノホウ素ケイ酸、アルミノケイ酸、ランタンボラートチタン酸またはアルカリ希土類ランタンボラートから構成される、
請求項3から11までのいずれか1項に記載のシート積層体。
【請求項13】
前記機能性セラミック(F)の焼成温度は950℃以上である、
請求項1から12までのいずれか1項に記載のシート積層体。
【請求項14】
ディスクリート形の電気素子が取り付けられかつ前記機能素子に電気接続される表面を有する、
請求項1から13までのいずれか1項に記載のシート積層体。
【請求項15】
セラミック素子を作製する方法において、
− バインダを用いて、機能性セラミックから第1グリーンシート(GF)を、また再結晶可能な誘電材料から第2グリーンシート(GS)を形成して、当該グリーンシートにヴィアを形成して導電性ペーストを充填し、
− 当該グリーンシートに導電構造(LS)を形成し、
− 前記第1および第2のグリーンシートを上下に積層し、
− 当該積層を成形して第1の温度T1でバインダ除去し、
− 当該積層をT2>T1である第2の温度にして、前記誘電材料を再結晶化し、
− 当該積層をT3>T2である第3の温度にして、前記機能性セラミックの材料を焼成させるが、前記再結晶化される誘電材料は固体状態に止まらせ、
− 冷却の後、モノリシック多層構造を得ることを特徴とする、
請求項1から14までのいずれか1項に記載のセラミック素子を作製する方法。
【請求項16】
前記シート積層体における外側の層としてテンション層(S)を設け、
前記機能性セラミックの焼成の後、セラミック多層構造の上側に導電構造(LS)またはコンタクト面(KF)を形成して焼成する、
請求項15に記載の方法。
【請求項17】
前記多層構造の上側に、電気的に互いに絶縁された少なくとも2つのコンタクト面(KF)または導電構造(LS)を形成し、
前記2つのコンタクト面を高抵抗に接続する抵抗構造(WS)を前記セラミック多層構造に形成する、
請求項16に記載の方法。
【請求項18】
前記抵抗構造(WS)を印刷して焼成する、
請求項17に記載の方法。
【請求項19】
前記抵抗構造(WS)をスパッタリングする、
請求項17に記載の方法。
【請求項20】
引き続いて前記抵抗層(WS)にさらにパッシベーション層(P)を形成する、
請求項15から19までのいずれか1項に記載の方法。
【請求項21】
前記少なくとも第2のグリーンシート(GS)を作製するため、μm範囲の粒子サイズを有するガラス粉末を使用し、
当該ガラス粉末には所定の結晶格子を有する材料の結晶粒子が含まれている、
請求項15から20までのいずれか1項に記載の方法。
【請求項22】
20〜60の重量パーセントの割合で結晶粒子が含まれているガラス粉末を使用する、
請求項21に記載の方法。
【請求項23】
平行平面プレート間で前記シート積層体を一軸圧縮して前記積層の焼成を行う、
請求項15から22までのいずれか1項に記載の方法。
【請求項24】
前記シート積層体にて、複数の第1グリーンシート(GF)とを、当該グリーンシートにそれぞれ配置された導電構造(LS)と直接上下に積層し、ここで前記複数の第1グリーンシートはブロックを形成しかつ焼成後にただ1つの機能層(F)になり、
少なくとも1つのブロックと、第2グリーンシート(GF)とを積層する、
請求項15から23までのいずれか1項に記載の方法。
【請求項25】
少なくとも2つの相異なる第1グリーンシート(GF)を有するシート積層体を、種々異なる機能性セラミックによって形成し、
前記導電構造(LS)および/または電気コンタクト面(KF)により、セラミック多層構造に種々異なる素子機能を実現する、
請求項15から24までのいずれか1項に記載の方法。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5A】
image rotate

【図5B】
image rotate

【図5C】
image rotate

【図5D】
image rotate

【図5E】
image rotate


【公開番号】特開2013−33992(P2013−33992A)
【公開日】平成25年2月14日(2013.2.14)
【国際特許分類】
【出願番号】特願2012−228312(P2012−228312)
【出願日】平成24年10月15日(2012.10.15)
【分割の表示】特願2008−548927(P2008−548927)の分割
【原出願日】平成19年1月3日(2007.1.3)
【出願人】(300002160)エプコス アクチエンゲゼルシャフト (318)
【氏名又は名称原語表記】EPCOS  AG
【住所又は居所原語表記】St.−Martin−Strasse 53, D−81669 Muenchen, Germany
【Fターム(参考)】