半導体発光素子
【課題】平坦性が向上した半導体基板を基礎として、特性の高性能化された半導体発光素子を提供する。
【解決手段】p型電極32と、n型電極31と、p型電極32に接続され、複数のp型窒化物系III−V族化合物半導体からなるp型積層構造(16〜20)と、n型電極31に接続され、複数のn型窒化物系III−V族化合物半導体であるn型積層構造(11〜14)と、p型積層構造(16〜20)とn型積層構造(11〜14)との間に形成されたInGaNからなる多重井戸構造を備える活性層15とを備え、n型積層構造が、GaN層11と、GaN層11上に形成されたドープ層10と、ドープ層10上に設けられた窒化物系III−V族化合物半導体層12と、窒化物系III−V族化合物半導体層12よりも活性層15側に設けられた超格子層13とを含む。
【解決手段】p型電極32と、n型電極31と、p型電極32に接続され、複数のp型窒化物系III−V族化合物半導体からなるp型積層構造(16〜20)と、n型電極31に接続され、複数のn型窒化物系III−V族化合物半導体であるn型積層構造(11〜14)と、p型積層構造(16〜20)とn型積層構造(11〜14)との間に形成されたInGaNからなる多重井戸構造を備える活性層15とを備え、n型積層構造が、GaN層11と、GaN層11上に形成されたドープ層10と、ドープ層10上に設けられた窒化物系III−V族化合物半導体層12と、窒化物系III−V族化合物半導体層12よりも活性層15側に設けられた超格子層13とを含む。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は半導体発光素子に係り、特に窒化物系III−V族化合物半導体発光素子に関する。
【背景技術】
【0002】
窒化ガリウム(GaN)等の窒化物系III−V族化合物半導体はワイドバンドギャップを有する半導体であり、その特徴を活かし、高輝度紫外〜青色・緑色発光ダイオードや青紫色レーザダイオードなどが研究・開発されている。又、高周波且つ高出力の窒化物系III−V族化合物半導体電界効果トランジスタなどが作製されている。
【0003】
初期の頃、窒化物系III−V族化合物半導体の結晶成長に関して格子整合がとれる基板が存在しなかったため、Al2O3やSiCなどを基板として用い結晶成長が行われ、素子が作製されていた。Al2O3基板を用いて窒化物系III−V族化合物半導体素子に向けた結晶成長を行う場合、2段階成長法などが用いられるが、Al2O3と窒化物系III−V族化合物半導体の間に存在する格子定数差や熱膨張係数差に起因して、大量の貫通転位や欠陥が生じる。これら貫通転位や欠陥は、例えばレーザダイオードに関して寿命の劣化を促し信頼性を低減させるため、実用化に際して大きな問題であった。
【0004】
このためホモエピタキシャル成長が可能であるGaN基板の市場レベルでの提供が長らく望まれていた。最近の結晶成長技術の進歩により、GaN基板が実現できるようになり、InGaN/GaN/AlGaN系の青色レーザダイオードの試作結果も報告されている(非特許文献1参照。)。
【0005】
しかしながら、GaN基板自体に関する知見やそれに対するホモエピタキシャル成長の知見が少なく、窒化物系III−V族化合物半導体を用いた高性能な光半導体素子や電子半導体素子等の半導体素子を実現できる手法は、未だ確立されていない状況である。
【先行技術文献】
【非特許文献】
【0006】
【非特許文献1】中村修二他,「GaN基板上に成長したInGaN/GaN/AlGaN系レーザダイオードの連続動作(Continuous-wave operation of InGaN/GaN/AlGaN -based laser diodes grown on GaN substrates)」,アプライド・フィジックス・レターズ(Applied Physics Letters),1998年4月20日,第72巻,第2号,p.2014−2016
【発明の概要】
【発明が解決しようとする課題】
【0007】
本発明は、各半導体層の平坦性が半導体素子の寸法相当において向上した半導体基板を実現し、この半導体基板を基礎として、特性の高性能化された半導体発光素子を提供することを目的とする。
【課題を解決するための手段】
【0008】
上記目的を達成するために、本発明の特徴は、p型電極と、n型電極と、p型電極に接続され、複数のp型窒化物系III−V族化合物半導体からなるp型積層構造と、n型電極に接続され、複数のn型窒化物系III−V族化合物半導体からなるn型積層構造と、p型積層構造とn型積層構造との間に形成されたInGaNからなる多重井戸構造を備える活性層とを備える半導体発光素子であることを要旨とする。本発明の特徴に係る半導体発光素子において、n型積層構造が、GaN層と、GaN層上に形成されたSiを5x1017cm-3以上2x1019cm-3以下の濃度で含有し、厚さが0.3nm以上200nm以下のドープ層と、ドープ層上に設けられた窒化物系III−V族化合物半導体層と、窒化物系III−V族化合物半導体層よりも活性層側に設けられた超格子層とを含む。
【発明の効果】
【0009】
本発明によれば、各半導体層の平坦性が半導体素子の寸法相当において向上した半導体基板を実現し、この半導体基板を基礎として、特性の高性能化された半導体発光素子を提供することができる。
【図面の簡単な説明】
【0010】
【図1】本発明の第1の実施の形態に係る半導体素子(レーザダイオード)の断面構造を示す模式図である。
【図2】本発明の第1の実施の形態に係る半導体素子(レーザダイオード)の25℃連続発振状態における電流−光出力特性を比較例と共に示す図である。
【図3】図3(a)は、本発明の第1の実施の形態に係る半導体素子に用いる連続エピタキシャル成長による積層構造の(0002)面におけるω/2θスキャンによるX線回折スペクトルで、図3(b)は、比較例の対応するX線回折スペクトルである。
【図4】種々の面方位のGaN基板を用いて、本発明の第1の実施の形態に係る半導体素子に用いる積層構造を連続エピタキシャル成長した場合の表面モホロジーを、{0001}面から[1-100]方向へのオフ角度Δθ1-100の絶対値を横軸に、{0001}面から[11-20]方向へのオフ角度Δθ11-20の絶対値を縦軸としてプロットした図である。
【図5】本発明の第1の実施の形態に係る半導体素子の製造方法を説明するための工程断面図である(その1)。
【図6】本発明の第1の実施の形態に係る半導体素子の製造方法を説明するための工程断面図である(その2)。
【図7】本発明の第1の実施の形態に係る半導体素子の製造方法を説明するための工程断面図である(その3)。
【図8】本発明の第1の実施の形態に係る半導体素子の製造方法を説明するための工程断面図である(その4)。
【図9】本発明の第1の実施の形態に係る半導体素子の製造方法を説明するための工程断面図である(その5)。
【図10】本発明の第1の実施の形態に係る半導体素子の製造方法を説明するための工程断面図である(その6)。
【図11】本発明の第1の実施の形態の変形例に係る半導体素子(レーザダイオード)の断面構造を示す模式図である。
【図12】本発明の第1の実施の形態の変形例に係る半導体素子の製造方法を説明するための工程断面図である。
【図13】本発明の第2の実施の形態に係る半導体素子(LED)の断面構造を示す模式図である。
【図14】本発明の第2の実施の形態に係る半導体素子の製造方法を説明するための工程断面図である。
【図15】本発明の第3の実施の形態に係る半導体素子(HBT)の断面構造を示す模式図である。
【図16】本発明の第3の実施の形態に係る半導体素子の製造方法を説明するための工程断面図である。
【図17】本発明の他の実施の形態に係る半導体素子(HEMT)の断面構造を示す模式図である。
【図18】本発明の他の実施の形態に係る半導体素子の製造方法を説明するための工程断面図である。
【発明を実施するための形態】
【0011】
本発明者らがGaN基板上に種々の窒化物系III−V族化合物半導体素子の試作を繰り返すうちに、本来期待される高性能な窒化物系III−V族化合物半導体素子のデバイス特性が得られない場合があった。例えば、GaN基板上に窒化物系III−V族化合物半導体のレーザ構造を結晶成長させた場合、成長後の表面モホロジーをノマルスキー顕微鏡で観察すると、数十〜数百μmオーダで巨大ステップが観測されることがあった。このような窒化物系III−V族化合物半導体のウェハについてデバイスプロセスを進め、窒化物系III−V族化合物青紫色レーザダイオードダイオードを試作すると、光が伝播する面内において界面揺らぎが生じているため、利得分布に広がりを生じさせ、又損失が増大することにより、結果としてしきい値電流が増大してしまうことがあった。即ち、GaN基板上に窒化物系III−V族化合物半導体素子を製造する際には、窒化物系III−V族化合物半導体の結晶成長層の表面に数十〜数百μmオーダで巨大ステップが出現しないようにしなければ、期待される窒化物系III−V族化合物半導体の性能が実現できないことが判明した。
【0012】
以下に、窒化物系III−V族化合物半導体の結晶成長層の表面に巨大ステップが出現しないようにして平坦性を向上し、これにより素子特性の高性能化を実現した例を、本発明の第1〜第3の実施の形態として図面を参照しながら説明する。
【0013】
以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。又、以下に示す第1〜第3の実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【0014】
なお、以下の第1〜第3の実施の形態の説明から理解できるように、「素子構造部」とは、レーザダイオードやLEDでは発光層(活性層)及びその周辺の構造、HBTでは電流制御をするベース領域近傍の構造部等、電子半導体素子(電子デバイス)や光半導体素子の主動作を担う主要な構造部分が含まれていれば良く、必ずしも電子半導体素子(電子デバイス)や光半導体素子の素子構造の全体を意味するものではないことに留意されたい。
【0015】
(第1の実施形態)
本発明の第1の実施の形態に係る半導体素子は、図1に示すように、n型GaN基板11上に、シリコン(Si)等のn型不純物がドープされたn型GaN層12が積層された積層基体(11,12)を基礎としている。なお、n型GaN層12は、例示であり、より、一般的には、InxGa1-x-yAlyN層等の他の窒化物系III−V族化合物半導体のn型単結晶層でも良い。n型GaN基板11は、{0001}面から<1-100>方向へのオフ角度Δθ1-100の絶対値、及び{0001}面から<11-20>方向へのオフ角度Δθ11-20の絶対値がそれぞれ,
【数1】
【0016】
の面方位を有している。この積層基体(11,12)上に、レーザダイオードの素子構造部が形成される。第1の実施の形態では、積層体(11,12)を、エピタキシャル成長基板(11,12)と呼び、更にこの上に素子構造部を連続エピタキシャル成長する。
【0017】
素子構造部は、n型クラッド層13と、n型クラッド層13上のn型GaNガイド層14と、n型GaNガイド層14上の発光層(活性層)15と、発光層(活性層)15上のp型GaN第1ガイド層16と、p型GaN第1ガイド層16上のオーバーフロー防止層17と、オーバーフロー防止層17上のp型GaN第2ガイド層18と、p型GaN第2ガイド層18上のp型クラッド層19と、p型クラッド層19上のp型GaNコンタクト層20とからなる積層構造(13,14,15,16,17,18,19,20)を基礎として構成され、最下層のn型クラッド層13が、エピタキシャル成長基板(11,12)のn型GaN層12の表面に接している。なお、第1の実施の形態に係る半導体素子において、「素子構造部」とは、図1に示した積層構造(13,14,15,16,17,18,19,20)を基礎として構成されるレーザダイオードの主動作を担う主要な構造部分を意味し、その下部のn型コンタクト層として機能する積層基体(11,12)を含まない。即ち、既に説明したように、「素子構造部」とは、光半導体素子の主動作を担う主要な構造部分が含まれていれば良く、必ずしも光半導体素子の素子構造の全体を意味するものではない。
【0018】
n型クラッド層13は、アンドープAl0.1Ga0.9N層とSi等のn型不純物が1×1018cm-3程度ドープされたGaN層とからなる超格子であるが、これに限定されず、例えばAl0.05Ga0.95N層等からなるn型の窒化物系III−V族化合物半導体の単層厚膜(膜厚1.5μm程度)でも構わない。又、アンドープAl0.1Ga0.9N層とn型不純物元素がドープされたGaN層とからなる超格子を用いたが、Al0.1Ga0.9N層とGaNの両方に、Si等のn型不純物をドープしても、本発明の効果に変わりはない。n型GaNガイド層14は、Si等のn型不純物が1×1018cm-3程度ドープされた膜厚0.1μm程度のGaN層であるが、より一般的にはInxGa1-x-yAlyN等のn型の窒化物系III−V族化合物半導体層とすることが可能である。
【0019】
発光層(活性層)15は、膜厚3.5nm程度のアンドープのIn0.1Ga0.9N層からなる3層の量子井戸(QW)層と、この量子井戸を挟む膜厚7nm程度のアンドープのIn0.01Ga0.99N層からなる障壁層とを交互に積層した多重量子井戸(MQW)を構成している。MQWを構成するInxGa1-xN層のIn組成xは、一例であり、QW層のIn組成xが、障壁層のIn組成xより大きければ、他の値を用いても本発明の効果に変わりはない。例えば、QW層にIn0.08Ga0.92N層を用い、障壁層にIn0.02Ga0.98N層等を用いても良い。
【0020】
発光層(活性層)15上に設けられたp型GaN第1ガイド層16は、膜厚0.03μmに形成すれば良い。
【0021】
オーバーフロー防止層17は、マグネシウム(Mg)等のp型不純物元素が5×1018cm-3、程度にドープされた膜厚10nm程度のAl0.2Ga0.8N層からなる電子のオーバーフローを防止する層である。p型GaN第2ガイド層18は、Mg等のp型不純物元素が5〜10×1018cm-3程度ドープされた、膜厚0.1μm程度のGaN層であるが、より一般的にはInxGa1-x-yAlyN等のp型の窒化物系III−V族化合物半導体層とすることが可能である。
【0022】
p型クラッド層19は、アンドープAl0.1Ga0.9N層とMg等のp型不純物元素がドープされたGaN層とからなる超格子であるが、これに限定されず、例えばAl0.05Ga0.95N層等からなるMg濃度1×1019cm-3程度にドープされたp型の窒化物系III−V族化合物半導体の単層厚膜(膜厚0.6μm程度)でも構わない。又、アンドープAl0.1Ga0.9N層とp型不純物元素がドープされたGaN層とからなる超格子を用いたが、Al0.1Ga0.9N層とGaNの両方にMg等のp型不純物元素をドープしても、本発明の効果に変わりはない。p型GaNコンタクト層20は、Mg等のp型不純物元素が2×1020cm-3程度ドープされた膜厚0.05μm程度のGaN層であるが、より一般的にはInxGa1-x-yAlyN等のp型の窒化物系III−V族化合物半導体層とすることが可能である。
【0023】
なお、結晶成長には有機金属気相成長法(MOCVD)を用いた。その後、デバイスプロセスとして、エッチングにより幅2μmのリッジ構造が形成されている。
【0024】
図1の断面図に示すように、p型クラッド層19とp型GaNコンタクト層20との積層構造が、中央部が凸部をなし、この凸部の周辺の平坦部をp型クラッド層19が構成している。即ち、p型クラッド層19自身が、凸部と、この凸部の土台をなす平坦部からなる段差構造として構成されている。そして、p型クラッド層19がなす凸部の上部にp型GaNコンタクト層20が配置されている。p型クラッド層19とp型GaNコンタクト層20とがなす凸部積層構造が、紙面に垂直方向に延伸する。なお、凸部積層構造が、図1に示すように、断面が垂直側壁を有する矩形に限定されず、メサ型の斜面を有して台形の凸部をなしても構わない。
【0025】
凸部の周辺の平坦部となるp型クラッド層19上には、リッジ(凸部)を挟むように絶縁膜41が電流ブロック層として形成され、電流ブロック層により横モードが制御される。電流ブロック層の膜厚は設計により任意に選択できるが、0.3μm〜0.8μm程度の値、例えば、0.5μm程度に設定すれば良い。この電流ブロック層には、AlN膜、Al0.2Ga0.8N膜等の高比抵抗半導体膜を用いても良く、プロトン照射した半導体膜、シリコン酸化膜(SiO2膜)、酸化ジルコニウム膜(ZrO2膜)等が使用可能である。更に、例えば、SiO2膜とZrO2膜とによる多層膜でも構わない。即ち、電流ブロック層としては、発光層(活性層)15に用いている窒化物系III−V族化合物半導体よりも屈折率が低いものであれば種々の材料が採用可能である。絶縁膜41の代わりに、n型GaNやn型AlyGa1-yNなどn型の半導体層を用いて、pn接合分離しても電流ブロック層として機能できる。
【0026】
p型GaNコンタクト層20上には、例えば、パラジウム−白金−金(Pd/Pt/Au)の複合膜からなるp側電極32が配置されている。例えば、Pd膜は膜厚0.05μm、Pt膜は膜厚0.05μm、Au膜は膜厚1.0μmである。n型GaN基板11の裏面には、チタン−白金−金(Ti/Pt/Au)の複合膜等からなるn側電極31が形成されている。n側電極31は、例えば、膜厚0.05μmのTi膜、膜厚0.05μmのPt膜及び膜厚1.0μmのAu膜から構成可能である。レーザ共振器の端面は劈開により形成した。光を取り出す前方端面とは逆側の後方端面には、高反射率コートが施されている。
【0027】
なお、素子構造部を形成するn型クラッド層13、n型GaNガイド層14、発光層(活性層)15、p型GaN第1ガイド層16、オーバーフロー防止層17、p型GaN第2ガイド層18、p型クラッド層19、p型GaNコンタクト層20は例示であり、これらの材料に限定される必要はなく、より、一般的には、InxGa1-x-yAlyN層等の他の窒化物系III−V族化合物半導体の単結晶層が適宜使用可能である。したがって、上記のInxGa1-xN層のIn組成xやAlyGa1-yN層のAl組成yは一例として理解すべきで、他の値を用いても、以下のような効果が得られることは勿論である。
【0028】
本発明の第1の実施の形態に係る半導体素子(レーザダイオード)の電流−光出力特性を、25℃連続発振状態で比較例と比較した結果を図2に示す。図2の実線で示す電流−光出力特性は、オフ角度Δθ1-100及びΔθ11-20が式(1)及び(2)の関係を満たす面方位のGaN基板11上に、図11に示すδドープ層10を有する場合の結果であり、レーザダイオードのしきい値電流は平均45mAである。図2で一点鎖線で示したδドープ層10を有さない場合のしきい値電流は、平均55mA程度である。図2で破線で示した比較例は、オフ角度Δθ1-100及びΔθ11-20が式(1)及び(2)の関係を満たさない{0001}面n型GaN基板11上に、上記レーザ構造を結晶成長し作製したレーザダイオードである。この比較例に係るレーザダイオードの電流−光出力特性から求められるしきい値電流は、平均106mAであり、第1の実施の形態に係る半導体素子よりも高いことが分かる。比較例の構造で、しきい値電流が高くなるのは、光が伝播する面内において界面揺らぎが生じているためである。このため、比較例の構造では、利得分布に広がりが生じ、損失が増大していることが分かる。
【0029】
又、第1の実施の形態に係る半導体素子(レーザダイオード)の結晶成長後のウェハ(図6参照。)をX線回折により比較した。図3(a)及び(b)は(0002)面におけるω/2θスキャンの結果である。ここで、図3(a)及び(b)の右端に示される0arcsecがGaN層からのピークである。n型クラッド層13、p型クラッド層19ともAl0.1Ga0.9N層とGaN層とからなる超格子であるので、0次回折のピークの他に、超格子周期に対応した−1次や1次などのサテライトピークが検出される。図3(a)及び(b)で−3200arcsec付近に観察されるピークが、Al0.1Ga0.9N/GaN超格子による−1次サテライトピークである。
【0030】
図3(a)に示すように、オフ角度Δθ1-100及びΔθ11-20が、それぞれ式(1)及び(2)の関係を満たす面方位のGaN基板11上に、上記レーザ構造を結晶成長したウェハのサテライトピークの半値幅は145arcsecである。一方、図3(b)に示すように、オフ角度Δθ1-100及びΔθ11-20が式(1)及び(2)の関係を満たさない{0001}面n型GaN基板11上に、上記レーザ構造を結晶成長したウェハのサテライトピークの半値幅は367arcsecと広い。半値幅が広いということは、超格子界面における急峻性やクラッド層全体で見たときの膜の平坦性が劣っていることを意味する。
【0031】
結晶成長後のウェハをノマルスキー顕微鏡により観察した結果を図4に示す。図4では、(0001)面から[1-100]方向へのオフ角度Δθ1-100の絶対値を横軸に、(0001)面から[11-20]方向へのオフ角度Δθ11-20の絶対値を縦軸に示している。図4において、白抜き円(〇)、白抜き三角(△)及び白抜き四角(□)の印で示したように、オフ角度Δθ1-100の絶対値が0.12°以上0.35°以下で、且つ、オフ角度Δθ11-20の絶対値が0.00°以上0.06°以下である場合には、巨大ステップが観測されず、平坦性が良好であることが分かる。更に、図4の白抜き三角(△)及び白抜き円(〇)で示したように、オフ角度Δθ1-100の絶対値が0.12°以上0.30°以下で、且つ、オフ角度Δθ11-20の絶対値が0.00°以上0.06°以下であれば、表面が平坦且つ、図3におけるX線回折スペクトル半値幅が200〜250arcsecとなり、結晶性が良好となるので好ましい。特に、図4の白抜き円(〇)で示したように、オフ角度Δθ1-100の絶対値が0.14°以上0.28°以下であって、且つ、オフ角度Δθ11-20の絶対値が0.00°以上0.06°以下である場合には、表面が平坦、且つ、図3におけるX線回折スペクトル半値幅が150arcsec程度となり、非常に優れた結晶性を示し、又表面に巨大ステップも観察されないので更に好ましい。即ち、オフ角度Δθ1-100及びΔθ11-20が式(1)及び(2)の関係を満たす面方位のGaN基板11上に、上記レーザ構造を結晶成長したウェハの表面モホロジーは、素子の寸法相当において表面が非常にスムーズ且つ平坦であるが、オフ角度Δθ1-100及びΔθ11-20が式(1)及び(2)の関係を満たさない{0001}面n型GaN基板11上に、図1に示すレーザ構造を結晶成長したウェハの表面モホロジーは、数十〜数百μmオーダで巨大ステップが観測され、平坦性が悪いことが分かる。
【0032】
以上のように、第1の実施の形態に係るエピタキシャル成長基板によれば、GaN基板11を用いているので、貫通転位などの欠陥やひび割れの問題が本来的に少なく、更にGaN基板11の面方位が最適化されているので、表面モホロジーや平坦性が良好な窒化物系III−V族化合物半導体の結晶成長層を得ることができる。又、第1の実施の形態に係る半導体素子(レーザダイオード)は、この高い平坦性を有するエピタキシャル成長基板を用いているので、光の損失の少ない導波路を作製でき、しきい値電流を低減し、動作寿命を長くし、信頼性を向上することができる。又、第1の実施の形態に係る半導体素子(レーザダイオード)によれば、利得分布の空間的な広がりを抑えることができ、素子の高性能化が実現できる。
【0033】
図5〜図11を用いて、本発明の第1の実施の形態に係る半導体素子(レーザダイオード)の製造方法を説明する。なお、以下に述べる半導体素子の製造方法は、一例であり、この変形例を含めて、これ以外の種々の製造方法により、実現可能であることは勿論である。例えば、第1の実施の形態に係る半導体素子の製造方法に使用する成長装置はMOCVD装置であるとして説明するが、分子線エピタキシー(MBE)装置等他の装置を用いた他の方法でも製造可能である。
【0034】
(イ)先ず、オフ角度Δθ1-100及びΔθ11-20が式(1)及び(2)の関係を満たす面方位のGaN基板11を図5(a)に示すように用意する。次に、GaN基板11をMOCVD装置のサセプタ上に載置する。V族原料であるアンモニア(NH3)ガスを含む雰囲気で加熱を開始し、1000〜1100℃の基板温度で、有機金属Ga化合物、例えばトリメチルガリウム(Ga(CH3)3)、或いはトリエチルガリウム(Ga(C2H5)3)を水素(H2)でバブリングして導入し、図5(b)に示すように、n型GaN層12を成長し、エピタキシャル成長基板(11,12)を得る。n型GaN層12の成長に際しては、V/III比を数100以上と高い比率にすることが望ましい。n型ドーピング用原料としては、Si水素化物例えばモノシラン(SiH4)ガス或いは有機金属Si化合物ガス例えばテトラメチルシラン(Si(CH3)4)ガスを用いれば良い。
【0035】
(ロ)次に、基板温度を1000℃から1080℃に設定した後、エピタキシャル成長基板(11,12)のn型GaN層12上に、レーザダイオードの素子構造部を連続エピタキシャル成長する。即ち、図5(c)に示すように、n型GaN層12上に、n型クラッド層13を、同一反応管内で連続エピタキシャル成長する。更に、n型クラッド層13に引き続き、図6に示すように、n型GaNガイド層14、発光層(活性層)15、p型GaN第1ガイド層16、オーバーフロー防止層17、p型GaN第2ガイド層18、p型クラッド層19、p型GaNコンタクト層20を順に連続エピタキシャル成長し、ダブルヘテロ構造部を形成する。III族原料としては、有機金属Ga化合物例えばトリメチルガリウム(Ga(CH3)3)、或いはトリエチルガリウム(Ga(C2H5)3)、有機金属Al化合物、例えばトリメチルアルミニウム(Al(CH3)3)、或いはトリエチルアルミニウム(Al(C2H5)3)、有機金属In化合物、例えばトリメチルインジウム(In(CH3)3)、或いはトリエチルインジウム(In(C2H5)3)を用いることができる。これらの各エピタキシャル成長層14〜29の成長に際しては、V/III比を数100以上と高い比率にすることが望ましい。n型クラッド層13は、Si濃度1×1018cm-3、膜厚1.5μmのエピタキシャル成長層で、n型GaNガイド層14は、Si濃度1×1018cm-3、膜厚0.1μmのエピタキシャル成長層である。n型GaNガイド層14上に設けられた発光層(活性層)15は3層のIn0.1Ga0.9N層からなる量子井戸(QW)層と、5層のIn0.01Ga0.99N層からなる障壁層とを交互に積層した3周期MQW構造である。発光層(活性層)15上に設けられたp型GaN第1ガイド層16は、膜厚0.03μmのエピタキシャル成長層で、オーバーフロー防止層17は、Mg濃度5×1018cm-3、膜厚10nmのエピタキシャル成長層で、p型GaN第2ガイド層18は、Mg濃度5〜10×1018cm-3、膜厚0.1μmのエピタキシャル成長層で、p型クラッド層19は、Mg濃度1×1019cm-3、膜厚0.6μm のエピタキシャル成長層で、p型GaNコンタクト層20は、Mg濃度2×1020cm-3、膜厚0.05μmのエピタキシャル成長層である。これらのp型ドーピング用原料としては、有機金属Mg化合物、例えばビスシクロペンタディエニールマグネシウム(Cp2Mg)又はビスメチルシクロペンタディエニールマグネシウム(M2Cp2Mg)を使用することが可能である。
【0036】
(ハ)次に、図7に示すように、フォトレジスト51をマスクとして、p型クラッド層19、p型GaNコンタクト層20を反応性イオンエッチング(RIE)により溝部50a,50bを選択的に形成し、この溝部50a,50bに囲まれた凸部を残留させる。p型クラッド層19とp型GaNコンタクト層20とがなす台形の凸部は、紙面に垂直方向に延伸し、リッジ構造をなしている。p型クラッド層19の厚さが0.6μm、p型GaNコンタクト層20の厚さが0.05μmの場合は、溝部50a,50bの深さは、0.5μm程度にすれば良い。
【0037】
(ニ)次に、図8に示すように、フォトレジスト51を除去後、溝部50a,50bを埋め、p型クラッド層19とp型GaNコンタクト層20とがなすリッジ(凸部)を挟むように厚さ0.6〜1μmの絶縁膜41を全面に堆積する。絶縁膜41としては、AlN膜等の高比抵抗半導体膜をエピタキシャル成長しても良く、酸化膜(SiO2膜)等をCVDで堆積しても良い。次に、図9に示すように、p型GaNコンタクト層20上の絶縁膜41のみを、p型GaNコンタクト層20が露出するまでエッチングする。
【0038】
(ホ)次に、図10に示すように、p型GaNコンタクト層20上に、Pd/Pt/Auの複合膜からなるp側電極32をリフトオフ法により形成する。即ち、p側電極32のパターンに対応した窓部を有するフォトレジスト膜をp型GaNコンタクト層20及びp型GaNコンタクト層20の両側の絶縁膜41に形成後、膜厚0.05μmのPd膜、膜厚0.05μmのPt膜及び膜厚1.0μmのAu膜を真空蒸着法若しくはスパッタリング法等により、連続的に堆積し、その後、フォトレジスト膜を剥離すれば、窓部の位置にp側電極32が形成される。更に、酸化膜(SiO2膜)、窒化膜(Si3N4膜)、ポリイミド膜等のパッシベーション膜42をCVDで堆積する。そして、エッチバックにより、p側電極32を露出させる。その後、GaN基板11の裏面にTi/Pt/Auの複合膜を真空蒸着法若しくはスパッタリング法等により堆積する。例えば、膜厚0.05μmのTi膜、膜厚0.05μmのPt膜及び膜厚1.0μmのAu膜を連続的に堆積する。その後、熱処理(シンタリング)をすれば、p側電極32とn側電極31の双方のコンタクト抵抗が低減する。更に、劈開若しくは、ダイアモンドブレード等の切断手段で、所望の大きさに切り出せば、図1に示す半導体素子(レーザダイオード)が完成する。
【0039】
以上説明したように、本発明の第1の実施の形態に係る半導体素子の製造方法によれば、GaN基板11を用いているので、貫通転位などの欠陥やひび割れの問題が本来的に少なく、更にGaN基板11の面方位が最適化されているので、表面モホロジーや平坦性が良好である。したがって、高品質の窒化物系III−V族化合物半導体エピタキシャル成長層をn型GaN基板11上に均一に形成することが可能である。このため、高性能な窒化物系III−V族化合物半導体素子を歩留まり良く安価に提供することができる。
【0040】
本発明の第1の実施の形態の変形例に係る半導体素子(レーザダイオード)は、図11に示すように、オフ角度Δθ1-100及びΔθ11-20が式(1)及び(2)の関係を満たす面方位のGaN基板11上に、δドープ層10を介して、n型GaN層12が積層された積層基体(11,10,12)を基礎としている点が、図1に示す第1の実施の形態に係る半導体素子と異なる点である。n型GaN層12上に、レーザダイオードの素子構造部として、n型クラッド層13、n型GaNガイド層14、発光層(活性層)15、p型GaN第1ガイド層16、オーバーフロー防止層17、p型GaN第2ガイド層18、p型クラッド層19、p型GaNコンタクト層20を順に積層した構造やリッジや電極等の構造が、図1に示す第1の実施の形態に係る半導体素子と同様であり、重複した説明を省略する。
【0041】
δドープ層10は、Si等のn型不純物元素を5x1017cm-3以上2x1019cm-3以下、望ましくは1x1018cm-3以上2x1019cm-3以下、更に望ましくは4x1018cm-3以上2x1019cm-3以下でドープした厚さ200nm未満のGaN層である。δドープ層10の厚さの下限は1原子層の厚さであるので、約0.3nm程度である。δドープ層10の厚さは、望ましくは1原子層の厚さ以上150nm以下、更に望ましくは5nm以上150nm以下が良い。δドープ層10の不純物密度が、2x1019cm-3を越えると、その上に成長するn型GaN層12の表面が荒れてしまう。即ち、望ましい形態としてSi等のn型不純物元素を4x1018cm-3以上2x1019cm-3以下ドープした層を1原子層以上200nm未満の厚みで形成すると、基板面内方向への結晶成長速度を促進させることができ、結果として表面の平坦性が向上する。しかし、不純物密度が4x1018cm-3を下回るとその効果が顕著ではなくなる。不純物密度が1x1018cm-3を下回ると更に効果が低減し、不純物密度が5x1017cm-3を下回ると、結晶成長速度の促進効果や、表面の平坦性向上の効果を得ることがより困難になる。
【0042】
このように、第1の実施の形態の変形例に係る半導体素子(レーザダイオード)においては、n型GaN層12とn型GaN基板11の間にδドープ層10を存在させることにより、n型GaN基板11面内方向への結晶成長速度を促進させ、成長したウェハの表面モホロジーを、図1に示す第1の実施の形態に係る半導体素子に比し、更に平坦性を向上させている。その結果、図2に示したように、第1の実施の形態に係る半導体素子(レーザダイオード)のしきい値電流は平均45mAまで低減し、動作寿命も長く、信頼性が更に向上する。
【0043】
第1の実施の形態の変形例に係る半導体素子(レーザダイオード)の製造方法は、図12に示すように、オフ角度Δθ1-100及びΔθ11-20が式(1)及び(2)の関係を満たす面方位のGaN基板11上に、δドープ層10を介して、n型GaN層12を積層し、引き続き、n型クラッド層13、n型GaNガイド層14、発光層(活性層)15、p型GaN第1ガイド層16、オーバーフロー防止層17、p型GaN第2ガイド層18、p型クラッド層19、p型GaNコンタクト層20を順に連続エピタキシャル成長すれば、その後の工程は、図7〜図10に示す手順と実質的に同様であり、重複した説明を省略する。
【0044】
(第2の実施の形態)
本発明の第2の実施の形態に係る半導体素子は、図13に示すように、オフ角度Δθ1-100及びΔθ11-20が式(1)及び(2)の関係を満たすn型GaN基板11上に、n型GaN層12が積層された積層基体(11,12)を基礎としている点では、第1の実施の形態に係る半導体素子と同様であるが、第2の実施の形態に係る半導体素子では、この積層基体(11,12)上に、発光ダイオード(LED)の素子構造部が形成される。第1の実施の形態で説明したように、n型GaN層12は、例示であり、より、一般的には、InxGa1-x-yAlyN層等の他の窒化物系III−V族化合物半導体のn型単結晶層でも良いことは勿論である。
【0045】
即ち、図13に示すように、この積層基体(11,12)の最上層のn型GaN層12上に、直接、Siド−プAl0.05Ga0.95N層からなるn型クラッド層13がエピタキシャル成長され、更に、n型クラッド層13上に、InxGa1-xN層からなる発光層(活性層)21、Mgド−プAl0.05Ga0.95N層からなるp型クラッド層19、Mgド−プGaN層からなるp型GaNコンタクト層20が順に積層されている。33は透明電極(p側電極)である。n型クラッド層13、InxGa1-xN発光層(活性層)21、p型クラッド層19、p型GaNコンタクト層20等の発光ダイオード(LED)の素子構造部の詳細は、第1の実施の形態に係る半導体素子で説明した内容と基本的に同様であるので、重複した説明を省略する。又、第2の実施の形態に係る半導体素子において、「素子構造部」とは、図13に示した積層構造(13,21,19,20)を基礎として構成されるLEDの主動作を担う主要な構造部分を意味し、その下部のn型コンタクト層として機能する積層基体(11,12)を含まない。即ち、「素子構造部」とは、光半導体素子の主動作を担う主要な構造部分が含まれていれば良く、必ずしも光半導体素子の素子構造の全体を意味するものではないことは、第1の実施の形態に係る半導体素子と同様である。
【0046】
第1の実施の形態で説明したように、素子構造部を形成するn型クラッド層13、InxGa1-xN発光層(活性層)21、p型クラッド層19、p型GaNコンタクト層20は例示であり、これらの材料に限定される必要はない。つまり、より一般的には、InxGa1-x-yAlyN層等の他の窒化物系III−V族化合物半導体の単結晶層が適宜、素子構造部を形成する各層に使用可能である。
【0047】
本発明の第2の実施の形態に係るエピタキシャル成長基板によれば、GaN基板11を用いているので、貫通転位などの欠陥やひび割れの問題が本来的に少なく、更にGaN基板11の面方位が最適化されているので、表面モホロジーや平坦性が良好な窒化物系III−V族化合物半導体の結晶成長層を得ることができる。又、第2の実施の形態に係る半導体素子(LED)は、この高い平坦性を有するエピタキシャル成長基板を用いているので、低動作電圧化、高輝度化、高発光効率化等の特性改善が得られる。
【0048】
図示を省略しているが、本発明の第2の実施の形態に係る半導体素子(LED)においても、図11と同様に、δドープ層10を介して、n型GaN層12をn型GaN基板11上に積層するのが好ましい。δドープ層10は、第1の実施の形態で説明したように、n型不純物元素を5x1017cm-3以上2x1019cm-3以下、望ましくは1x1018cm-3以上2x1019cm-3以下、更に望ましくは4x1018cm-3以上2x1019cm-3以下でドープした厚さ200nm未満のGaN層である。δドープ層10の厚さは、望ましくは1原子層の厚さ以上150nm以下、更に望ましくは5nm以上150nm以下が良い。δドープ層10の不純物密度が、2x1019cm-3を越えると、その上に成長するn型GaN層12の表面が荒れてしまうので好ましくない。n型不純物元素を4x1018cm-3以上2x1019cm-3以下ドープした層を1原子層以上200nm未満の厚みで形成すると、基板面内方向への結晶成長速度を促進させることができ、表面の平坦性が向上する。不純物密度が4x1018cm-3を下回るとその効果が顕著ではなくなる。不純物密度が1x1018cm-3を下回ると更に効果が低減し、不純物密度が5x1017cm-3を下回ると、殆ど、結晶成長速度の促進効果や、表面の平坦性向上の効果を得ることがより困難になる。δドープ層10をn型GaN層12とn型GaN基板11の間に挿入することにより、表面モホロジーや平坦性が更に改善され、この結果、第2の実施の形態に係る半導体素子(LED)の低動作電圧化、高輝度化、高発光効率化等の特性改善が更に促進される。
【0049】
本発明の第2の実施の形態に係る半導体素子の製造方法は、基本的には、図5〜図10に示した第1の実施の形態に係る半導体素子の製造方法と同様であるが、より簡略化されている。
【0050】
(イ)先ず、図14に示すように、エピタキシャル成長基板としての積層基体(11,12)の最上層のn型GaN層12上に、直接、Siド−プAl0.05Ga0.95N層からなるn型クラッド層13がエピタキシャル成長され、更に、n型クラッド層13上に、InxGa1-xN発光層(活性層)21、p型クラッド層19、p型GaNコンタクト層20が順に連続エピタキシャル成長される。
【0051】
(ロ)更に、p型GaNコンタクト層20上に、錫(Sn)をドープした酸化インジウム(In2O3)膜(ITO)、インジウム(In)をドープした酸化亜鉛(ZnO)膜(IZO)、ガリウム(Ga)をドープした酸化亜鉛膜(GZO)、酸化錫(SnO2)等の透明電極からなるp側電極33を形成する。或いは金(Au)やニッケル(Ni)等の金属膜を透光性が維持できる程度に薄く堆積して透明電極としても良い。
【0052】
(ハ)その後、図13に示すように、n型GaN基板11の裏面にTi/Pt/Auの複合膜を真空蒸着法若しくはスパッタリング法等により堆積する。例えば、膜厚0.05μmのTi膜、膜厚0.05μmのPt膜及び膜厚1.0μmのAu膜を連続的に堆積する。その後、熱処理(シンタリング)をし、n側電極31のコンタクト抵抗を低減させる。更に、劈開若しくは、ダイアモンドブレード等の切断手段で、所望の大きさに切り出せば、図13に示す半導体素子(発光ダイオード(LED)が完成する。
【0053】
以上説明したように、本発明の第2の実施の形態に係る半導体素子の製造方法によれば、GaN基板11を用いているので、貫通転位などの欠陥やひび割れの問題が本来的に少なく、更にGaN基板11の面方位が最適化されているので、表面モホロジーや平坦性が良好である。したがって、高品質の窒化物系III−V族化合物半導体エピタキシャル成長層をn型GaN基板11上に均一に形成することが可能である。このため、高性能な窒化物系III−V族化合物半導体素子を歩留まり良く安価に提供することができる。
【0054】
(第3の実施の形態)
本発明の第3の実施の形態に係る半導体素子は、図15に示すように、オフ角度Δθ1-100及びΔθ11-20が式(1)及び(2)の関係を満たすn型GaN基板11上に、Siド−プGaN層からなるn型ドリフト層24、Mgド−プInxGa1-xN層からなるp型ベース層25、Siド−プ層からなるn型エミッタ層26が順に積層されてヘテロ接合バイポーラトランジスタ(HBT)を構成している。n型GaN基板11は、コレクタ層(コレクタコンタクト層)として機能する。
【0055】
n型ドリフト層24は、Si濃度1×1014〜5×1016cm-3、膜厚0.3〜1.5μmの窒化物系III−V族化合物半導体の単結晶層である。p型ベース層25のMg濃度と膜厚は、HBTの動作周波数と耐圧を考慮して決めれば良いが、例えば、Mg濃度5×1018〜7×1019cm-3、膜厚5〜80nmに選択すれば良い。n型エミッタ層26は、Si濃度3×1018〜6×1018cm-3、膜厚0.2〜0.5μmの窒化物系III−V族化合物半導体の単結晶層である。図15に示すように、n型エミッタ層26上にチタン−白金−金(Ti/Pt/Au)の複合膜からなるエミッタ電極45が形成されている。エミッタ電極45は、例えば、膜厚0.04μmのTi膜、膜厚0.04μmのPt膜及び膜厚0.5μmのAu膜から構成可能である。更に、n型エミッタ層26を貫通しp型ベース層25の表面の一部を露出するベース電極取り出し溝が形成され、このベース電極取り出し溝の底部において、p型ベース層25にベース電極44がオーミック接触している。ベース電極44は、例えば、パラジウム−白金−金(Pd/Pt/Au)の複合膜からなり、Pd膜は膜厚0.05μm、Pt膜は膜厚0.05μm、Au膜は膜厚0.2μm程度の値が採用可能である。
【0056】
n型GaN基板11の裏面に、チタン−白金−金(Ti/Pt/Au)の複合膜からなるコレクタ電極43が形成されている。コレクタ電極43は、エミッタ電極45と同様に、例えば、膜厚0.04μmのTi膜、膜厚0.04μmのPt膜及び膜厚0.5μmのAu膜の組み合わせを採用可能である。
【0057】
以上のように、第3の実施の形態に係るエピタキシャル成長基板によれば、GaN基板11を用いているので、貫通転位などの欠陥やひび割れの問題が本来的に少なく、更にGaN基板11の面方位が最適化されているので、表面モホロジーや平坦性が良好な窒化物系III−V族化合物半導体の結晶成長層を得ることができる。又、第3の実施の形態に係る半導体素子(HBT)は、この高い平坦性を有するエピタキシャル成長基板を用いているので、電流増幅率βが高く、高周波特性が向上し、電流遮断周波数fTが向上する。
【0058】
なお、第1及び第2の実施の形態で説明したように、素子構造部を形成するn型ドリフト層24、p型ベース層25、n型エミッタ層26の各材料は例示であり、より一般的には、InxGa1-x-yAlyN層等の他の窒化物系III−V族化合物半導体の単結晶層を、HBTとして必要な禁制帯幅の関係を満足するように、選定すれば、使用可能である。即ち、n型エミッタ層26の禁制帯幅がp型ベース層25の禁制帯幅より広い「ワイドバンドギャップエミッタ」の条件となるように、選定すれば、種々の窒化物系III−V族化合物半導体の単結晶層が、各層24,25,26として、選定可能である。例えば、n型GaN基板11上に、GaN層からなるn型ドリフト層24、GaN層からなるp型ベース層25、AlyGa1-yN層からなるn型エミッタ層26を用いても良い。
【0059】
なお、本発明の第3の実施の形態に係る半導体素子において、「素子構造部」とは、n型ドリフト層24、p型ベース層25、n型エミッタ層26を意味し、コレクタ層(コレクタコンタクト層)として機能するn型GaN基板11を含まない。即ち、第3の実施の形態に係る半導体素子の「素子構造部」とは、電子半導体素子(電子デバイス)の主動作を担う主要な構造部分が含まれていれば良く、必ずしも半導体素子の素子構造の全体を意味するものではないことは、第1及び第2の実施の形態に係る半導体素子において説明した事情と同様である。
【0060】
図示を省略しているが、本発明の第3の実施の形態に係る半導体素子(HBT)においても、図11と同様に、δドープ層10を介して、n型ドリフト層24をn型GaN基板11上に積層するのが好ましい。δドープ層10は、第1の実施の形態で説明したように、n型不純物元素を5x1017cm-3以上2x1019cm-3以下、望ましくは1x1018cm-3以上2x1019cm-3以下、更に望ましくは4x1018cm-3以上2x1019cm-3以下でドープした厚さ200nm未満のGaN層である。δドープ層10の厚さは、望ましくは一原子層の厚さ以上150nm以下、更に望ましくは5nm以上150nm以下が良い。δドープ層10を用いることにより、更に表面モホロジーや平坦性が良好となるので、第3の実施の形態に係る半導体素子(HBT)の電流増幅率βは更に高く、高周波特性も更に向上する。
【0061】
本発明の第3の実施の形態に係る半導体素子の製造方法は、基本的には、第1及び第2の実施の形態に係る半導体素子の製造方法と同様である。
【0062】
(イ)先ず、MOCVD装置の内部にn型GaN基板11を挿入し、第2の実施の形態に係る半導体素子の製造方法で説明したと同様に、n型GaN基板11上に、Siド−プGaN層からなるn型ドリフト層24、Mgド−プIn0.1Ga0.9N層からなるp型ベース層25、Siド−プGaN層からなるn型エミッタ層26を順に連続エピタキシャル成長する。n型GaN基板11上に、n型ドリフト層24を成長した積層体が、第1及び第2の実施の形態におけるエピタキシャル成長基板(11,12)に対応するが、n型GaN基板11、n型ドリフト層24、p型ベース層25、n型エミッタ層26からなる積層体(11,24,25,26)の全体を「エピタキシャル成長基板」と呼んでも良い。この連続エピタキシャル成長は、図14を用いて説明した第2の実施の形態に係る半導体素子の製造方法と基本的に同様であるので、重複した説明を省略する。
【0063】
(ロ)この後、先ず、ベース電極取り出し溝形成用フォトレジスト膜のパターンをフォトリソグラフィ技術によりn型エミッタ層26の表面に形成し、このフォトレジスト膜のパターンをエッチングマスクとして、n型エミッタ層26を貫通しp型ベース層25の表面の一部を露出するベース電極取り出し溝をRIEでエッチングして形成する。
【0064】
(ハ)そして、n型エミッタ層26上にチタン−白金−金(Ti/Pt/Au)の複合膜からなるエミッタ電極45を、n型GaN基板11の裏面にチタン−白金−金(Ti/Pt/Au)の複合膜からなるコレクタ電極43のパターンを形成する。その後、熱処理(シンタリング)をすれば、エミッタ電極45及びコレクタ電極43の双方のコンタクト抵抗が低減する。
【0065】
(ニ)更に、図15に示すように、リフトオフ法を用いて、p型ベース層25上に、Pd/Pt/Auの複合膜からなるベース電極44をリフトオフ法により形成する。即ち、ベース電極44のパターンに対応した窓部を有するフォトレジスト膜を形成後、膜厚0.04μmのTi膜、膜厚0.04μmのPt膜及び膜厚0.5μmのAu膜を真空蒸着法若しくはスパッタリング法等により、連続的に堆積し、その後、フォトレジスト膜を剥離すれば、窓部の位置にベース電極44が形成される。
【0066】
以上説明したように、本発明の第3の実施の形態に係る半導体素子の製造方法によれば、GaN基板11を用いているので、貫通転位などの欠陥やひび割れの問題が本来的に少なく、更にGaN基板11の面方位が最適化されているので、表面モホロジーや平坦性が良好である。したがって、高品質の窒化物系III−V族化合物半導体エピタキシャル成長層をn型GaN基板11上に均一に形成することが可能である。このため、高性能な窒化物系III−V族化合物半導体素子を歩留まり良く安価に提供することができる。
【0067】
(その他の実施の形態)
上記のように、本発明は第1〜第3の実施の形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【0068】
例えば、本発明は、第1、第2及び第3の実施の形態において説明したレーザダイオード、LED、HBTに限定されるものではなく、その他、高電子移動度トランジスタ(HEMT)、接合型電界効果トランジスタ(FET)、ショットキーゲート型FET(MESFET)、静電誘導トランジスタ(SIT)等の種々の電子半導体素子(電子デバイス)、或いは光検出器等の光半導体素子等を含めた、種々の半導体素子に適用可能である。
【0069】
この種の電子半導体素子の例として、図17に、HEMTの模式的な構造を示す。図17に示すHEMTは、素子構造部(62、63、64、65、66)を備える。素子構造部(62、63、64、65、66)は、GaN基板61上に、故意には不純物をドープしていない(以下において「ノンドープ」という。)GaN層(第1の単結晶層)62及びノンドープAlxGa1-xN層(第2の単結晶層)63を連続的に堆積することによって形成される。GaN基板61は、オフ角度Δθ1-100及びΔθ11-20が、式(1)及び(2)の関係を満たす高比抵抗基板又は半絶縁性基板である。ノンドープGaN層62は、約0.8〜4.5μmの厚みを有した単結晶層である。ノンドープAlxGa1-xN層63は、約60〜150nmの厚みを有した単結晶層である。二次元電子雲64は、ノンドープGaN層62の大きな電子親和力のために、ノンドープGaN層62の上面に形成される。n型ソース領域65及びn型ドレイン領域66は、ノンドープAlxGa1-xN層63を貫通してノンドープGaN層62の表面の一部にまで及ぶように形成される。例えば、ソース領域65及びドレイン領域66は約1×1017cm-3以上、約1×1019cm-3以下の不純物密度を有するように、Si原子のようなn型不純物原子を、高濃度に添加される。図17に示すように、チタン・アルミニウム(Ti/Al)複合膜からなるソース電極71及びドレイン電極72は、それぞれ、n型ソース領域65及びn型ドレイン領域66の上に形成されている。白金・金(Pt/Au)複合膜からなるT形のゲート電極73は、n型ソース領域65及びn型ドレイン領域66間のノンドープAlxGa1-xN層63上にショットキ・バリア・ゲートを構成するために形成される。ノンドープAlxGa1-xN層63はヘテロ構造界面の近くで可動電荷が完全に空乏化し、あたかもMOSFETのゲート酸化膜と同様に作用する。Pt/Auゲート電極(ショットキ・バリア・ゲート)73の存在下で、空乏層はPt/Auゲート電極(ショットキ・バリア・ゲート)73の下で形成される。ゲート電極(ショットキ・バリア・ゲート)73に対する負のバイアスの印加は、ゲート空乏層領域をヘテロ構造界面まで広げ、電子の流れに対する電位障壁を高め、ドレイン−ソース電流(主電流)を、静電的にピンチオフする。
【0070】
このような構造により、本発明の他の実施の形態に係る半導体基板(63、62、61)においては、GaN基板61を有するので、貫通転位などの欠陥及び格子不整合と関連するひび割れ等の問題は、エピタキシャル成長層62、63及びGaN基板61の間に、本質的に生じない。更に、GaN基板61の結晶面方位が最適化されているので、良好な表面モホロジー及び表面平坦性を有するエピタキシャル成長されたノンドープGaN層62及びノンドープAlxGa1-xN層63が提供できる。更に、本発明の他の実施の形態によれば、優れた表面平坦性を有する半導体基板(63、62、61)を用いて製造されるので、HEMTの相互コンダクタンスgmが増加し、更に、高周波特性も改善され、電流遮断周波数fTが向上する。
【0071】
既に、第1〜第3の実施の形態で説明したように、第1の単結晶層(ノンドープGaN層)62及び第2の単結晶層(ノンドープAlxGa1-xN層)63のそれぞれの材料は、単なる例示である。例えば、AlxGa1-xN層63の代わりに、6nmの厚みのAlN膜と100−250nmの厚みのGaN膜との複合膜を使用しても良い。より一般的には、HEMTに必要な第1及び第2の単結晶層間のヘテロ接合を実現することが可能な禁制帯幅の関係を考慮して、InxGa1-x-yAlyN層のような他の窒化物系III−V族化合物半導体を、第1及び第2の単結晶層として選択することができる。
【0072】
本発明の他の実施の形態に係る半導体素子では、「素子構造部」は、ノンドープGaN層(第1の単結晶層)62,ノンドープAlxGa1-xN層(第2の単結晶層)63、n型ソース領域65及びドレイン領域66を意味し、n型GaN基板61を含まない。換言すれば、第1〜第3の実施の形態に係る半導体素子において既に説明したと同様に、本発明の他の実施の形態に係る半導体素子の「素子構造部」は、電子半導体素子の主動作に必要な構造を含んでいれば良く、必ずしも半導体素子の全構造を意味する必要はない。なお、本発明の他の実施の形態に係るHEMTでも、図示を省略したが、図11に示したのと同様に、ノンドープGaN層62をδドープ層10を介してn型GaN基板61に堆積することが好ましい。
【0073】
本発明の他の実施の形態に係るHEMTの製造方法は、基本的には、第1〜第3の実施の形態に係る半導体素子の製造方法において既に説明した方法と同様である。即ち、先ず、n型GaN基板61がMOCVD炉に挿入され、n型GaN基板61上に、図18に示すように、ノンドープGaN層(第1の単結晶層)62及びノンドープAlxGa1-xN層(第2の単結晶層)63が連続してエピタキシャル成長される。ここで、n型GaN基板61及びn型GaN基板61に成長されたノンドープGaN層62を含んだ積層構造(61、62)は、第1〜第3の実施の形態に係る半導体素子の半導体基板(11、12)に対応させることができる。しかし、n型GaN基板61及びノンドープGaN層62を含む全積層構造(61、62、63)を、「半導体基板」として呼んでも良い。連続エピタキシャル成長は、基本的に第1〜第3の実施の形態に係る半導体素子の製造方法と同様であるので、重複する説明は省略する。その後、フォトレジスト膜のパターンをイオン注入マスクとし、Siイオンのようなn型不純物イオンを積層構造(61、62、63)に対し、選択的にイオン注入する。イオン注入マスクを除去した後に、積層構造(61、62、63)は、n型ソース領域65及びドレイン領域66を形成するために熱処理される。その後、チタン・アルミニウム(Ti/Al)複合膜からなるソース電極71及びドレイン電極72が、リフトオフ法を用いて選択的にn型ソース領域65及びドレイン領域66に形成される。そして、熱処理(シンタリング)により、ソース電極71及びドレイン電極72の接触抵抗を低減させる。次に、白金・金(Pt/Au)複合膜からなるT形のゲート電極73を、n型ソース領域65とn型ドレイン領域66の間のノンドープAlxGa1-xN層63上に、図17に示すように、リフトオフ法を使用して形成すれば、本発明の他の実施の形態に係るHEMTが完成する。
【0074】
更に、本発明の他の実施の形態に係る電子半導体素子は、図15及び17に示したような単純な構造に限られるものではない。例えば、大電流動作を達成するために電力用半導体素子において一般的になされているように、複数の単位素子を交叉指状、格子状、或いは蛇行(メアンダライン)ゲート形状等の形状で配置したり、マルチ・チャネル形状に配置しても良い。
【0075】
更に、電子半導体素子(電子デバイス)としては、第3の実施の形態で説明したようなディスクリート素子だけではなく、集積回路にも適用できることは勿論である。例えば、第3の実施の形態で説明したHBTであれば、オフ角度Δθ1-100及びΔθ11-20が式(1)及び(2)の関係を満たすn型GaN基板11上に、IIL型の論理回路等種々の論理回路や記憶装置を集積化することが可能である。
【0076】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【符号の説明】
【0077】
10…δドープ層
11…n型GaN基板
12…n型GaN層
13…n型クラッド層
14…n型GaNガイド層
15…発光層(活性層)
16…p型GaN第1ガイド層
17…オーバーフロー防止層
18…p型GaN第2ガイド層
19…p型クラッド層
20…p型GaNコンタクト層
21…発光層(活性層)
24…n型ドリフト層
25…p型ベース層
26…n型エミッタ層
31…n側電極
32…p側電極
33…p側電極
41…絶縁膜
42…パッシベーション膜
43…コレクタ電極
44…ベース電極
45…エミッタ電極
50a,50b…溝部
51…フォトレジスト
61…GaN基板
62…ノンドープGaN層(第1の単結晶層)
63…ノンドープAlxGa1-xN層(第2の単結晶層)
64…二次元電子雲
65…n型ソース領域
66…n型ドレイン領域
71…ソース電極
72…ドレイン電極
73…ゲート電極(ショットキ・バリア・ゲート)
【技術分野】
【0001】
本発明は半導体発光素子に係り、特に窒化物系III−V族化合物半導体発光素子に関する。
【背景技術】
【0002】
窒化ガリウム(GaN)等の窒化物系III−V族化合物半導体はワイドバンドギャップを有する半導体であり、その特徴を活かし、高輝度紫外〜青色・緑色発光ダイオードや青紫色レーザダイオードなどが研究・開発されている。又、高周波且つ高出力の窒化物系III−V族化合物半導体電界効果トランジスタなどが作製されている。
【0003】
初期の頃、窒化物系III−V族化合物半導体の結晶成長に関して格子整合がとれる基板が存在しなかったため、Al2O3やSiCなどを基板として用い結晶成長が行われ、素子が作製されていた。Al2O3基板を用いて窒化物系III−V族化合物半導体素子に向けた結晶成長を行う場合、2段階成長法などが用いられるが、Al2O3と窒化物系III−V族化合物半導体の間に存在する格子定数差や熱膨張係数差に起因して、大量の貫通転位や欠陥が生じる。これら貫通転位や欠陥は、例えばレーザダイオードに関して寿命の劣化を促し信頼性を低減させるため、実用化に際して大きな問題であった。
【0004】
このためホモエピタキシャル成長が可能であるGaN基板の市場レベルでの提供が長らく望まれていた。最近の結晶成長技術の進歩により、GaN基板が実現できるようになり、InGaN/GaN/AlGaN系の青色レーザダイオードの試作結果も報告されている(非特許文献1参照。)。
【0005】
しかしながら、GaN基板自体に関する知見やそれに対するホモエピタキシャル成長の知見が少なく、窒化物系III−V族化合物半導体を用いた高性能な光半導体素子や電子半導体素子等の半導体素子を実現できる手法は、未だ確立されていない状況である。
【先行技術文献】
【非特許文献】
【0006】
【非特許文献1】中村修二他,「GaN基板上に成長したInGaN/GaN/AlGaN系レーザダイオードの連続動作(Continuous-wave operation of InGaN/GaN/AlGaN -based laser diodes grown on GaN substrates)」,アプライド・フィジックス・レターズ(Applied Physics Letters),1998年4月20日,第72巻,第2号,p.2014−2016
【発明の概要】
【発明が解決しようとする課題】
【0007】
本発明は、各半導体層の平坦性が半導体素子の寸法相当において向上した半導体基板を実現し、この半導体基板を基礎として、特性の高性能化された半導体発光素子を提供することを目的とする。
【課題を解決するための手段】
【0008】
上記目的を達成するために、本発明の特徴は、p型電極と、n型電極と、p型電極に接続され、複数のp型窒化物系III−V族化合物半導体からなるp型積層構造と、n型電極に接続され、複数のn型窒化物系III−V族化合物半導体からなるn型積層構造と、p型積層構造とn型積層構造との間に形成されたInGaNからなる多重井戸構造を備える活性層とを備える半導体発光素子であることを要旨とする。本発明の特徴に係る半導体発光素子において、n型積層構造が、GaN層と、GaN層上に形成されたSiを5x1017cm-3以上2x1019cm-3以下の濃度で含有し、厚さが0.3nm以上200nm以下のドープ層と、ドープ層上に設けられた窒化物系III−V族化合物半導体層と、窒化物系III−V族化合物半導体層よりも活性層側に設けられた超格子層とを含む。
【発明の効果】
【0009】
本発明によれば、各半導体層の平坦性が半導体素子の寸法相当において向上した半導体基板を実現し、この半導体基板を基礎として、特性の高性能化された半導体発光素子を提供することができる。
【図面の簡単な説明】
【0010】
【図1】本発明の第1の実施の形態に係る半導体素子(レーザダイオード)の断面構造を示す模式図である。
【図2】本発明の第1の実施の形態に係る半導体素子(レーザダイオード)の25℃連続発振状態における電流−光出力特性を比較例と共に示す図である。
【図3】図3(a)は、本発明の第1の実施の形態に係る半導体素子に用いる連続エピタキシャル成長による積層構造の(0002)面におけるω/2θスキャンによるX線回折スペクトルで、図3(b)は、比較例の対応するX線回折スペクトルである。
【図4】種々の面方位のGaN基板を用いて、本発明の第1の実施の形態に係る半導体素子に用いる積層構造を連続エピタキシャル成長した場合の表面モホロジーを、{0001}面から[1-100]方向へのオフ角度Δθ1-100の絶対値を横軸に、{0001}面から[11-20]方向へのオフ角度Δθ11-20の絶対値を縦軸としてプロットした図である。
【図5】本発明の第1の実施の形態に係る半導体素子の製造方法を説明するための工程断面図である(その1)。
【図6】本発明の第1の実施の形態に係る半導体素子の製造方法を説明するための工程断面図である(その2)。
【図7】本発明の第1の実施の形態に係る半導体素子の製造方法を説明するための工程断面図である(その3)。
【図8】本発明の第1の実施の形態に係る半導体素子の製造方法を説明するための工程断面図である(その4)。
【図9】本発明の第1の実施の形態に係る半導体素子の製造方法を説明するための工程断面図である(その5)。
【図10】本発明の第1の実施の形態に係る半導体素子の製造方法を説明するための工程断面図である(その6)。
【図11】本発明の第1の実施の形態の変形例に係る半導体素子(レーザダイオード)の断面構造を示す模式図である。
【図12】本発明の第1の実施の形態の変形例に係る半導体素子の製造方法を説明するための工程断面図である。
【図13】本発明の第2の実施の形態に係る半導体素子(LED)の断面構造を示す模式図である。
【図14】本発明の第2の実施の形態に係る半導体素子の製造方法を説明するための工程断面図である。
【図15】本発明の第3の実施の形態に係る半導体素子(HBT)の断面構造を示す模式図である。
【図16】本発明の第3の実施の形態に係る半導体素子の製造方法を説明するための工程断面図である。
【図17】本発明の他の実施の形態に係る半導体素子(HEMT)の断面構造を示す模式図である。
【図18】本発明の他の実施の形態に係る半導体素子の製造方法を説明するための工程断面図である。
【発明を実施するための形態】
【0011】
本発明者らがGaN基板上に種々の窒化物系III−V族化合物半導体素子の試作を繰り返すうちに、本来期待される高性能な窒化物系III−V族化合物半導体素子のデバイス特性が得られない場合があった。例えば、GaN基板上に窒化物系III−V族化合物半導体のレーザ構造を結晶成長させた場合、成長後の表面モホロジーをノマルスキー顕微鏡で観察すると、数十〜数百μmオーダで巨大ステップが観測されることがあった。このような窒化物系III−V族化合物半導体のウェハについてデバイスプロセスを進め、窒化物系III−V族化合物青紫色レーザダイオードダイオードを試作すると、光が伝播する面内において界面揺らぎが生じているため、利得分布に広がりを生じさせ、又損失が増大することにより、結果としてしきい値電流が増大してしまうことがあった。即ち、GaN基板上に窒化物系III−V族化合物半導体素子を製造する際には、窒化物系III−V族化合物半導体の結晶成長層の表面に数十〜数百μmオーダで巨大ステップが出現しないようにしなければ、期待される窒化物系III−V族化合物半導体の性能が実現できないことが判明した。
【0012】
以下に、窒化物系III−V族化合物半導体の結晶成長層の表面に巨大ステップが出現しないようにして平坦性を向上し、これにより素子特性の高性能化を実現した例を、本発明の第1〜第3の実施の形態として図面を参照しながら説明する。
【0013】
以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。又、以下に示す第1〜第3の実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【0014】
なお、以下の第1〜第3の実施の形態の説明から理解できるように、「素子構造部」とは、レーザダイオードやLEDでは発光層(活性層)及びその周辺の構造、HBTでは電流制御をするベース領域近傍の構造部等、電子半導体素子(電子デバイス)や光半導体素子の主動作を担う主要な構造部分が含まれていれば良く、必ずしも電子半導体素子(電子デバイス)や光半導体素子の素子構造の全体を意味するものではないことに留意されたい。
【0015】
(第1の実施形態)
本発明の第1の実施の形態に係る半導体素子は、図1に示すように、n型GaN基板11上に、シリコン(Si)等のn型不純物がドープされたn型GaN層12が積層された積層基体(11,12)を基礎としている。なお、n型GaN層12は、例示であり、より、一般的には、InxGa1-x-yAlyN層等の他の窒化物系III−V族化合物半導体のn型単結晶層でも良い。n型GaN基板11は、{0001}面から<1-100>方向へのオフ角度Δθ1-100の絶対値、及び{0001}面から<11-20>方向へのオフ角度Δθ11-20の絶対値がそれぞれ,
【数1】
【0016】
の面方位を有している。この積層基体(11,12)上に、レーザダイオードの素子構造部が形成される。第1の実施の形態では、積層体(11,12)を、エピタキシャル成長基板(11,12)と呼び、更にこの上に素子構造部を連続エピタキシャル成長する。
【0017】
素子構造部は、n型クラッド層13と、n型クラッド層13上のn型GaNガイド層14と、n型GaNガイド層14上の発光層(活性層)15と、発光層(活性層)15上のp型GaN第1ガイド層16と、p型GaN第1ガイド層16上のオーバーフロー防止層17と、オーバーフロー防止層17上のp型GaN第2ガイド層18と、p型GaN第2ガイド層18上のp型クラッド層19と、p型クラッド層19上のp型GaNコンタクト層20とからなる積層構造(13,14,15,16,17,18,19,20)を基礎として構成され、最下層のn型クラッド層13が、エピタキシャル成長基板(11,12)のn型GaN層12の表面に接している。なお、第1の実施の形態に係る半導体素子において、「素子構造部」とは、図1に示した積層構造(13,14,15,16,17,18,19,20)を基礎として構成されるレーザダイオードの主動作を担う主要な構造部分を意味し、その下部のn型コンタクト層として機能する積層基体(11,12)を含まない。即ち、既に説明したように、「素子構造部」とは、光半導体素子の主動作を担う主要な構造部分が含まれていれば良く、必ずしも光半導体素子の素子構造の全体を意味するものではない。
【0018】
n型クラッド層13は、アンドープAl0.1Ga0.9N層とSi等のn型不純物が1×1018cm-3程度ドープされたGaN層とからなる超格子であるが、これに限定されず、例えばAl0.05Ga0.95N層等からなるn型の窒化物系III−V族化合物半導体の単層厚膜(膜厚1.5μm程度)でも構わない。又、アンドープAl0.1Ga0.9N層とn型不純物元素がドープされたGaN層とからなる超格子を用いたが、Al0.1Ga0.9N層とGaNの両方に、Si等のn型不純物をドープしても、本発明の効果に変わりはない。n型GaNガイド層14は、Si等のn型不純物が1×1018cm-3程度ドープされた膜厚0.1μm程度のGaN層であるが、より一般的にはInxGa1-x-yAlyN等のn型の窒化物系III−V族化合物半導体層とすることが可能である。
【0019】
発光層(活性層)15は、膜厚3.5nm程度のアンドープのIn0.1Ga0.9N層からなる3層の量子井戸(QW)層と、この量子井戸を挟む膜厚7nm程度のアンドープのIn0.01Ga0.99N層からなる障壁層とを交互に積層した多重量子井戸(MQW)を構成している。MQWを構成するInxGa1-xN層のIn組成xは、一例であり、QW層のIn組成xが、障壁層のIn組成xより大きければ、他の値を用いても本発明の効果に変わりはない。例えば、QW層にIn0.08Ga0.92N層を用い、障壁層にIn0.02Ga0.98N層等を用いても良い。
【0020】
発光層(活性層)15上に設けられたp型GaN第1ガイド層16は、膜厚0.03μmに形成すれば良い。
【0021】
オーバーフロー防止層17は、マグネシウム(Mg)等のp型不純物元素が5×1018cm-3、程度にドープされた膜厚10nm程度のAl0.2Ga0.8N層からなる電子のオーバーフローを防止する層である。p型GaN第2ガイド層18は、Mg等のp型不純物元素が5〜10×1018cm-3程度ドープされた、膜厚0.1μm程度のGaN層であるが、より一般的にはInxGa1-x-yAlyN等のp型の窒化物系III−V族化合物半導体層とすることが可能である。
【0022】
p型クラッド層19は、アンドープAl0.1Ga0.9N層とMg等のp型不純物元素がドープされたGaN層とからなる超格子であるが、これに限定されず、例えばAl0.05Ga0.95N層等からなるMg濃度1×1019cm-3程度にドープされたp型の窒化物系III−V族化合物半導体の単層厚膜(膜厚0.6μm程度)でも構わない。又、アンドープAl0.1Ga0.9N層とp型不純物元素がドープされたGaN層とからなる超格子を用いたが、Al0.1Ga0.9N層とGaNの両方にMg等のp型不純物元素をドープしても、本発明の効果に変わりはない。p型GaNコンタクト層20は、Mg等のp型不純物元素が2×1020cm-3程度ドープされた膜厚0.05μm程度のGaN層であるが、より一般的にはInxGa1-x-yAlyN等のp型の窒化物系III−V族化合物半導体層とすることが可能である。
【0023】
なお、結晶成長には有機金属気相成長法(MOCVD)を用いた。その後、デバイスプロセスとして、エッチングにより幅2μmのリッジ構造が形成されている。
【0024】
図1の断面図に示すように、p型クラッド層19とp型GaNコンタクト層20との積層構造が、中央部が凸部をなし、この凸部の周辺の平坦部をp型クラッド層19が構成している。即ち、p型クラッド層19自身が、凸部と、この凸部の土台をなす平坦部からなる段差構造として構成されている。そして、p型クラッド層19がなす凸部の上部にp型GaNコンタクト層20が配置されている。p型クラッド層19とp型GaNコンタクト層20とがなす凸部積層構造が、紙面に垂直方向に延伸する。なお、凸部積層構造が、図1に示すように、断面が垂直側壁を有する矩形に限定されず、メサ型の斜面を有して台形の凸部をなしても構わない。
【0025】
凸部の周辺の平坦部となるp型クラッド層19上には、リッジ(凸部)を挟むように絶縁膜41が電流ブロック層として形成され、電流ブロック層により横モードが制御される。電流ブロック層の膜厚は設計により任意に選択できるが、0.3μm〜0.8μm程度の値、例えば、0.5μm程度に設定すれば良い。この電流ブロック層には、AlN膜、Al0.2Ga0.8N膜等の高比抵抗半導体膜を用いても良く、プロトン照射した半導体膜、シリコン酸化膜(SiO2膜)、酸化ジルコニウム膜(ZrO2膜)等が使用可能である。更に、例えば、SiO2膜とZrO2膜とによる多層膜でも構わない。即ち、電流ブロック層としては、発光層(活性層)15に用いている窒化物系III−V族化合物半導体よりも屈折率が低いものであれば種々の材料が採用可能である。絶縁膜41の代わりに、n型GaNやn型AlyGa1-yNなどn型の半導体層を用いて、pn接合分離しても電流ブロック層として機能できる。
【0026】
p型GaNコンタクト層20上には、例えば、パラジウム−白金−金(Pd/Pt/Au)の複合膜からなるp側電極32が配置されている。例えば、Pd膜は膜厚0.05μm、Pt膜は膜厚0.05μm、Au膜は膜厚1.0μmである。n型GaN基板11の裏面には、チタン−白金−金(Ti/Pt/Au)の複合膜等からなるn側電極31が形成されている。n側電極31は、例えば、膜厚0.05μmのTi膜、膜厚0.05μmのPt膜及び膜厚1.0μmのAu膜から構成可能である。レーザ共振器の端面は劈開により形成した。光を取り出す前方端面とは逆側の後方端面には、高反射率コートが施されている。
【0027】
なお、素子構造部を形成するn型クラッド層13、n型GaNガイド層14、発光層(活性層)15、p型GaN第1ガイド層16、オーバーフロー防止層17、p型GaN第2ガイド層18、p型クラッド層19、p型GaNコンタクト層20は例示であり、これらの材料に限定される必要はなく、より、一般的には、InxGa1-x-yAlyN層等の他の窒化物系III−V族化合物半導体の単結晶層が適宜使用可能である。したがって、上記のInxGa1-xN層のIn組成xやAlyGa1-yN層のAl組成yは一例として理解すべきで、他の値を用いても、以下のような効果が得られることは勿論である。
【0028】
本発明の第1の実施の形態に係る半導体素子(レーザダイオード)の電流−光出力特性を、25℃連続発振状態で比較例と比較した結果を図2に示す。図2の実線で示す電流−光出力特性は、オフ角度Δθ1-100及びΔθ11-20が式(1)及び(2)の関係を満たす面方位のGaN基板11上に、図11に示すδドープ層10を有する場合の結果であり、レーザダイオードのしきい値電流は平均45mAである。図2で一点鎖線で示したδドープ層10を有さない場合のしきい値電流は、平均55mA程度である。図2で破線で示した比較例は、オフ角度Δθ1-100及びΔθ11-20が式(1)及び(2)の関係を満たさない{0001}面n型GaN基板11上に、上記レーザ構造を結晶成長し作製したレーザダイオードである。この比較例に係るレーザダイオードの電流−光出力特性から求められるしきい値電流は、平均106mAであり、第1の実施の形態に係る半導体素子よりも高いことが分かる。比較例の構造で、しきい値電流が高くなるのは、光が伝播する面内において界面揺らぎが生じているためである。このため、比較例の構造では、利得分布に広がりが生じ、損失が増大していることが分かる。
【0029】
又、第1の実施の形態に係る半導体素子(レーザダイオード)の結晶成長後のウェハ(図6参照。)をX線回折により比較した。図3(a)及び(b)は(0002)面におけるω/2θスキャンの結果である。ここで、図3(a)及び(b)の右端に示される0arcsecがGaN層からのピークである。n型クラッド層13、p型クラッド層19ともAl0.1Ga0.9N層とGaN層とからなる超格子であるので、0次回折のピークの他に、超格子周期に対応した−1次や1次などのサテライトピークが検出される。図3(a)及び(b)で−3200arcsec付近に観察されるピークが、Al0.1Ga0.9N/GaN超格子による−1次サテライトピークである。
【0030】
図3(a)に示すように、オフ角度Δθ1-100及びΔθ11-20が、それぞれ式(1)及び(2)の関係を満たす面方位のGaN基板11上に、上記レーザ構造を結晶成長したウェハのサテライトピークの半値幅は145arcsecである。一方、図3(b)に示すように、オフ角度Δθ1-100及びΔθ11-20が式(1)及び(2)の関係を満たさない{0001}面n型GaN基板11上に、上記レーザ構造を結晶成長したウェハのサテライトピークの半値幅は367arcsecと広い。半値幅が広いということは、超格子界面における急峻性やクラッド層全体で見たときの膜の平坦性が劣っていることを意味する。
【0031】
結晶成長後のウェハをノマルスキー顕微鏡により観察した結果を図4に示す。図4では、(0001)面から[1-100]方向へのオフ角度Δθ1-100の絶対値を横軸に、(0001)面から[11-20]方向へのオフ角度Δθ11-20の絶対値を縦軸に示している。図4において、白抜き円(〇)、白抜き三角(△)及び白抜き四角(□)の印で示したように、オフ角度Δθ1-100の絶対値が0.12°以上0.35°以下で、且つ、オフ角度Δθ11-20の絶対値が0.00°以上0.06°以下である場合には、巨大ステップが観測されず、平坦性が良好であることが分かる。更に、図4の白抜き三角(△)及び白抜き円(〇)で示したように、オフ角度Δθ1-100の絶対値が0.12°以上0.30°以下で、且つ、オフ角度Δθ11-20の絶対値が0.00°以上0.06°以下であれば、表面が平坦且つ、図3におけるX線回折スペクトル半値幅が200〜250arcsecとなり、結晶性が良好となるので好ましい。特に、図4の白抜き円(〇)で示したように、オフ角度Δθ1-100の絶対値が0.14°以上0.28°以下であって、且つ、オフ角度Δθ11-20の絶対値が0.00°以上0.06°以下である場合には、表面が平坦、且つ、図3におけるX線回折スペクトル半値幅が150arcsec程度となり、非常に優れた結晶性を示し、又表面に巨大ステップも観察されないので更に好ましい。即ち、オフ角度Δθ1-100及びΔθ11-20が式(1)及び(2)の関係を満たす面方位のGaN基板11上に、上記レーザ構造を結晶成長したウェハの表面モホロジーは、素子の寸法相当において表面が非常にスムーズ且つ平坦であるが、オフ角度Δθ1-100及びΔθ11-20が式(1)及び(2)の関係を満たさない{0001}面n型GaN基板11上に、図1に示すレーザ構造を結晶成長したウェハの表面モホロジーは、数十〜数百μmオーダで巨大ステップが観測され、平坦性が悪いことが分かる。
【0032】
以上のように、第1の実施の形態に係るエピタキシャル成長基板によれば、GaN基板11を用いているので、貫通転位などの欠陥やひび割れの問題が本来的に少なく、更にGaN基板11の面方位が最適化されているので、表面モホロジーや平坦性が良好な窒化物系III−V族化合物半導体の結晶成長層を得ることができる。又、第1の実施の形態に係る半導体素子(レーザダイオード)は、この高い平坦性を有するエピタキシャル成長基板を用いているので、光の損失の少ない導波路を作製でき、しきい値電流を低減し、動作寿命を長くし、信頼性を向上することができる。又、第1の実施の形態に係る半導体素子(レーザダイオード)によれば、利得分布の空間的な広がりを抑えることができ、素子の高性能化が実現できる。
【0033】
図5〜図11を用いて、本発明の第1の実施の形態に係る半導体素子(レーザダイオード)の製造方法を説明する。なお、以下に述べる半導体素子の製造方法は、一例であり、この変形例を含めて、これ以外の種々の製造方法により、実現可能であることは勿論である。例えば、第1の実施の形態に係る半導体素子の製造方法に使用する成長装置はMOCVD装置であるとして説明するが、分子線エピタキシー(MBE)装置等他の装置を用いた他の方法でも製造可能である。
【0034】
(イ)先ず、オフ角度Δθ1-100及びΔθ11-20が式(1)及び(2)の関係を満たす面方位のGaN基板11を図5(a)に示すように用意する。次に、GaN基板11をMOCVD装置のサセプタ上に載置する。V族原料であるアンモニア(NH3)ガスを含む雰囲気で加熱を開始し、1000〜1100℃の基板温度で、有機金属Ga化合物、例えばトリメチルガリウム(Ga(CH3)3)、或いはトリエチルガリウム(Ga(C2H5)3)を水素(H2)でバブリングして導入し、図5(b)に示すように、n型GaN層12を成長し、エピタキシャル成長基板(11,12)を得る。n型GaN層12の成長に際しては、V/III比を数100以上と高い比率にすることが望ましい。n型ドーピング用原料としては、Si水素化物例えばモノシラン(SiH4)ガス或いは有機金属Si化合物ガス例えばテトラメチルシラン(Si(CH3)4)ガスを用いれば良い。
【0035】
(ロ)次に、基板温度を1000℃から1080℃に設定した後、エピタキシャル成長基板(11,12)のn型GaN層12上に、レーザダイオードの素子構造部を連続エピタキシャル成長する。即ち、図5(c)に示すように、n型GaN層12上に、n型クラッド層13を、同一反応管内で連続エピタキシャル成長する。更に、n型クラッド層13に引き続き、図6に示すように、n型GaNガイド層14、発光層(活性層)15、p型GaN第1ガイド層16、オーバーフロー防止層17、p型GaN第2ガイド層18、p型クラッド層19、p型GaNコンタクト層20を順に連続エピタキシャル成長し、ダブルヘテロ構造部を形成する。III族原料としては、有機金属Ga化合物例えばトリメチルガリウム(Ga(CH3)3)、或いはトリエチルガリウム(Ga(C2H5)3)、有機金属Al化合物、例えばトリメチルアルミニウム(Al(CH3)3)、或いはトリエチルアルミニウム(Al(C2H5)3)、有機金属In化合物、例えばトリメチルインジウム(In(CH3)3)、或いはトリエチルインジウム(In(C2H5)3)を用いることができる。これらの各エピタキシャル成長層14〜29の成長に際しては、V/III比を数100以上と高い比率にすることが望ましい。n型クラッド層13は、Si濃度1×1018cm-3、膜厚1.5μmのエピタキシャル成長層で、n型GaNガイド層14は、Si濃度1×1018cm-3、膜厚0.1μmのエピタキシャル成長層である。n型GaNガイド層14上に設けられた発光層(活性層)15は3層のIn0.1Ga0.9N層からなる量子井戸(QW)層と、5層のIn0.01Ga0.99N層からなる障壁層とを交互に積層した3周期MQW構造である。発光層(活性層)15上に設けられたp型GaN第1ガイド層16は、膜厚0.03μmのエピタキシャル成長層で、オーバーフロー防止層17は、Mg濃度5×1018cm-3、膜厚10nmのエピタキシャル成長層で、p型GaN第2ガイド層18は、Mg濃度5〜10×1018cm-3、膜厚0.1μmのエピタキシャル成長層で、p型クラッド層19は、Mg濃度1×1019cm-3、膜厚0.6μm のエピタキシャル成長層で、p型GaNコンタクト層20は、Mg濃度2×1020cm-3、膜厚0.05μmのエピタキシャル成長層である。これらのp型ドーピング用原料としては、有機金属Mg化合物、例えばビスシクロペンタディエニールマグネシウム(Cp2Mg)又はビスメチルシクロペンタディエニールマグネシウム(M2Cp2Mg)を使用することが可能である。
【0036】
(ハ)次に、図7に示すように、フォトレジスト51をマスクとして、p型クラッド層19、p型GaNコンタクト層20を反応性イオンエッチング(RIE)により溝部50a,50bを選択的に形成し、この溝部50a,50bに囲まれた凸部を残留させる。p型クラッド層19とp型GaNコンタクト層20とがなす台形の凸部は、紙面に垂直方向に延伸し、リッジ構造をなしている。p型クラッド層19の厚さが0.6μm、p型GaNコンタクト層20の厚さが0.05μmの場合は、溝部50a,50bの深さは、0.5μm程度にすれば良い。
【0037】
(ニ)次に、図8に示すように、フォトレジスト51を除去後、溝部50a,50bを埋め、p型クラッド層19とp型GaNコンタクト層20とがなすリッジ(凸部)を挟むように厚さ0.6〜1μmの絶縁膜41を全面に堆積する。絶縁膜41としては、AlN膜等の高比抵抗半導体膜をエピタキシャル成長しても良く、酸化膜(SiO2膜)等をCVDで堆積しても良い。次に、図9に示すように、p型GaNコンタクト層20上の絶縁膜41のみを、p型GaNコンタクト層20が露出するまでエッチングする。
【0038】
(ホ)次に、図10に示すように、p型GaNコンタクト層20上に、Pd/Pt/Auの複合膜からなるp側電極32をリフトオフ法により形成する。即ち、p側電極32のパターンに対応した窓部を有するフォトレジスト膜をp型GaNコンタクト層20及びp型GaNコンタクト層20の両側の絶縁膜41に形成後、膜厚0.05μmのPd膜、膜厚0.05μmのPt膜及び膜厚1.0μmのAu膜を真空蒸着法若しくはスパッタリング法等により、連続的に堆積し、その後、フォトレジスト膜を剥離すれば、窓部の位置にp側電極32が形成される。更に、酸化膜(SiO2膜)、窒化膜(Si3N4膜)、ポリイミド膜等のパッシベーション膜42をCVDで堆積する。そして、エッチバックにより、p側電極32を露出させる。その後、GaN基板11の裏面にTi/Pt/Auの複合膜を真空蒸着法若しくはスパッタリング法等により堆積する。例えば、膜厚0.05μmのTi膜、膜厚0.05μmのPt膜及び膜厚1.0μmのAu膜を連続的に堆積する。その後、熱処理(シンタリング)をすれば、p側電極32とn側電極31の双方のコンタクト抵抗が低減する。更に、劈開若しくは、ダイアモンドブレード等の切断手段で、所望の大きさに切り出せば、図1に示す半導体素子(レーザダイオード)が完成する。
【0039】
以上説明したように、本発明の第1の実施の形態に係る半導体素子の製造方法によれば、GaN基板11を用いているので、貫通転位などの欠陥やひび割れの問題が本来的に少なく、更にGaN基板11の面方位が最適化されているので、表面モホロジーや平坦性が良好である。したがって、高品質の窒化物系III−V族化合物半導体エピタキシャル成長層をn型GaN基板11上に均一に形成することが可能である。このため、高性能な窒化物系III−V族化合物半導体素子を歩留まり良く安価に提供することができる。
【0040】
本発明の第1の実施の形態の変形例に係る半導体素子(レーザダイオード)は、図11に示すように、オフ角度Δθ1-100及びΔθ11-20が式(1)及び(2)の関係を満たす面方位のGaN基板11上に、δドープ層10を介して、n型GaN層12が積層された積層基体(11,10,12)を基礎としている点が、図1に示す第1の実施の形態に係る半導体素子と異なる点である。n型GaN層12上に、レーザダイオードの素子構造部として、n型クラッド層13、n型GaNガイド層14、発光層(活性層)15、p型GaN第1ガイド層16、オーバーフロー防止層17、p型GaN第2ガイド層18、p型クラッド層19、p型GaNコンタクト層20を順に積層した構造やリッジや電極等の構造が、図1に示す第1の実施の形態に係る半導体素子と同様であり、重複した説明を省略する。
【0041】
δドープ層10は、Si等のn型不純物元素を5x1017cm-3以上2x1019cm-3以下、望ましくは1x1018cm-3以上2x1019cm-3以下、更に望ましくは4x1018cm-3以上2x1019cm-3以下でドープした厚さ200nm未満のGaN層である。δドープ層10の厚さの下限は1原子層の厚さであるので、約0.3nm程度である。δドープ層10の厚さは、望ましくは1原子層の厚さ以上150nm以下、更に望ましくは5nm以上150nm以下が良い。δドープ層10の不純物密度が、2x1019cm-3を越えると、その上に成長するn型GaN層12の表面が荒れてしまう。即ち、望ましい形態としてSi等のn型不純物元素を4x1018cm-3以上2x1019cm-3以下ドープした層を1原子層以上200nm未満の厚みで形成すると、基板面内方向への結晶成長速度を促進させることができ、結果として表面の平坦性が向上する。しかし、不純物密度が4x1018cm-3を下回るとその効果が顕著ではなくなる。不純物密度が1x1018cm-3を下回ると更に効果が低減し、不純物密度が5x1017cm-3を下回ると、結晶成長速度の促進効果や、表面の平坦性向上の効果を得ることがより困難になる。
【0042】
このように、第1の実施の形態の変形例に係る半導体素子(レーザダイオード)においては、n型GaN層12とn型GaN基板11の間にδドープ層10を存在させることにより、n型GaN基板11面内方向への結晶成長速度を促進させ、成長したウェハの表面モホロジーを、図1に示す第1の実施の形態に係る半導体素子に比し、更に平坦性を向上させている。その結果、図2に示したように、第1の実施の形態に係る半導体素子(レーザダイオード)のしきい値電流は平均45mAまで低減し、動作寿命も長く、信頼性が更に向上する。
【0043】
第1の実施の形態の変形例に係る半導体素子(レーザダイオード)の製造方法は、図12に示すように、オフ角度Δθ1-100及びΔθ11-20が式(1)及び(2)の関係を満たす面方位のGaN基板11上に、δドープ層10を介して、n型GaN層12を積層し、引き続き、n型クラッド層13、n型GaNガイド層14、発光層(活性層)15、p型GaN第1ガイド層16、オーバーフロー防止層17、p型GaN第2ガイド層18、p型クラッド層19、p型GaNコンタクト層20を順に連続エピタキシャル成長すれば、その後の工程は、図7〜図10に示す手順と実質的に同様であり、重複した説明を省略する。
【0044】
(第2の実施の形態)
本発明の第2の実施の形態に係る半導体素子は、図13に示すように、オフ角度Δθ1-100及びΔθ11-20が式(1)及び(2)の関係を満たすn型GaN基板11上に、n型GaN層12が積層された積層基体(11,12)を基礎としている点では、第1の実施の形態に係る半導体素子と同様であるが、第2の実施の形態に係る半導体素子では、この積層基体(11,12)上に、発光ダイオード(LED)の素子構造部が形成される。第1の実施の形態で説明したように、n型GaN層12は、例示であり、より、一般的には、InxGa1-x-yAlyN層等の他の窒化物系III−V族化合物半導体のn型単結晶層でも良いことは勿論である。
【0045】
即ち、図13に示すように、この積層基体(11,12)の最上層のn型GaN層12上に、直接、Siド−プAl0.05Ga0.95N層からなるn型クラッド層13がエピタキシャル成長され、更に、n型クラッド層13上に、InxGa1-xN層からなる発光層(活性層)21、Mgド−プAl0.05Ga0.95N層からなるp型クラッド層19、Mgド−プGaN層からなるp型GaNコンタクト層20が順に積層されている。33は透明電極(p側電極)である。n型クラッド層13、InxGa1-xN発光層(活性層)21、p型クラッド層19、p型GaNコンタクト層20等の発光ダイオード(LED)の素子構造部の詳細は、第1の実施の形態に係る半導体素子で説明した内容と基本的に同様であるので、重複した説明を省略する。又、第2の実施の形態に係る半導体素子において、「素子構造部」とは、図13に示した積層構造(13,21,19,20)を基礎として構成されるLEDの主動作を担う主要な構造部分を意味し、その下部のn型コンタクト層として機能する積層基体(11,12)を含まない。即ち、「素子構造部」とは、光半導体素子の主動作を担う主要な構造部分が含まれていれば良く、必ずしも光半導体素子の素子構造の全体を意味するものではないことは、第1の実施の形態に係る半導体素子と同様である。
【0046】
第1の実施の形態で説明したように、素子構造部を形成するn型クラッド層13、InxGa1-xN発光層(活性層)21、p型クラッド層19、p型GaNコンタクト層20は例示であり、これらの材料に限定される必要はない。つまり、より一般的には、InxGa1-x-yAlyN層等の他の窒化物系III−V族化合物半導体の単結晶層が適宜、素子構造部を形成する各層に使用可能である。
【0047】
本発明の第2の実施の形態に係るエピタキシャル成長基板によれば、GaN基板11を用いているので、貫通転位などの欠陥やひび割れの問題が本来的に少なく、更にGaN基板11の面方位が最適化されているので、表面モホロジーや平坦性が良好な窒化物系III−V族化合物半導体の結晶成長層を得ることができる。又、第2の実施の形態に係る半導体素子(LED)は、この高い平坦性を有するエピタキシャル成長基板を用いているので、低動作電圧化、高輝度化、高発光効率化等の特性改善が得られる。
【0048】
図示を省略しているが、本発明の第2の実施の形態に係る半導体素子(LED)においても、図11と同様に、δドープ層10を介して、n型GaN層12をn型GaN基板11上に積層するのが好ましい。δドープ層10は、第1の実施の形態で説明したように、n型不純物元素を5x1017cm-3以上2x1019cm-3以下、望ましくは1x1018cm-3以上2x1019cm-3以下、更に望ましくは4x1018cm-3以上2x1019cm-3以下でドープした厚さ200nm未満のGaN層である。δドープ層10の厚さは、望ましくは1原子層の厚さ以上150nm以下、更に望ましくは5nm以上150nm以下が良い。δドープ層10の不純物密度が、2x1019cm-3を越えると、その上に成長するn型GaN層12の表面が荒れてしまうので好ましくない。n型不純物元素を4x1018cm-3以上2x1019cm-3以下ドープした層を1原子層以上200nm未満の厚みで形成すると、基板面内方向への結晶成長速度を促進させることができ、表面の平坦性が向上する。不純物密度が4x1018cm-3を下回るとその効果が顕著ではなくなる。不純物密度が1x1018cm-3を下回ると更に効果が低減し、不純物密度が5x1017cm-3を下回ると、殆ど、結晶成長速度の促進効果や、表面の平坦性向上の効果を得ることがより困難になる。δドープ層10をn型GaN層12とn型GaN基板11の間に挿入することにより、表面モホロジーや平坦性が更に改善され、この結果、第2の実施の形態に係る半導体素子(LED)の低動作電圧化、高輝度化、高発光効率化等の特性改善が更に促進される。
【0049】
本発明の第2の実施の形態に係る半導体素子の製造方法は、基本的には、図5〜図10に示した第1の実施の形態に係る半導体素子の製造方法と同様であるが、より簡略化されている。
【0050】
(イ)先ず、図14に示すように、エピタキシャル成長基板としての積層基体(11,12)の最上層のn型GaN層12上に、直接、Siド−プAl0.05Ga0.95N層からなるn型クラッド層13がエピタキシャル成長され、更に、n型クラッド層13上に、InxGa1-xN発光層(活性層)21、p型クラッド層19、p型GaNコンタクト層20が順に連続エピタキシャル成長される。
【0051】
(ロ)更に、p型GaNコンタクト層20上に、錫(Sn)をドープした酸化インジウム(In2O3)膜(ITO)、インジウム(In)をドープした酸化亜鉛(ZnO)膜(IZO)、ガリウム(Ga)をドープした酸化亜鉛膜(GZO)、酸化錫(SnO2)等の透明電極からなるp側電極33を形成する。或いは金(Au)やニッケル(Ni)等の金属膜を透光性が維持できる程度に薄く堆積して透明電極としても良い。
【0052】
(ハ)その後、図13に示すように、n型GaN基板11の裏面にTi/Pt/Auの複合膜を真空蒸着法若しくはスパッタリング法等により堆積する。例えば、膜厚0.05μmのTi膜、膜厚0.05μmのPt膜及び膜厚1.0μmのAu膜を連続的に堆積する。その後、熱処理(シンタリング)をし、n側電極31のコンタクト抵抗を低減させる。更に、劈開若しくは、ダイアモンドブレード等の切断手段で、所望の大きさに切り出せば、図13に示す半導体素子(発光ダイオード(LED)が完成する。
【0053】
以上説明したように、本発明の第2の実施の形態に係る半導体素子の製造方法によれば、GaN基板11を用いているので、貫通転位などの欠陥やひび割れの問題が本来的に少なく、更にGaN基板11の面方位が最適化されているので、表面モホロジーや平坦性が良好である。したがって、高品質の窒化物系III−V族化合物半導体エピタキシャル成長層をn型GaN基板11上に均一に形成することが可能である。このため、高性能な窒化物系III−V族化合物半導体素子を歩留まり良く安価に提供することができる。
【0054】
(第3の実施の形態)
本発明の第3の実施の形態に係る半導体素子は、図15に示すように、オフ角度Δθ1-100及びΔθ11-20が式(1)及び(2)の関係を満たすn型GaN基板11上に、Siド−プGaN層からなるn型ドリフト層24、Mgド−プInxGa1-xN層からなるp型ベース層25、Siド−プ層からなるn型エミッタ層26が順に積層されてヘテロ接合バイポーラトランジスタ(HBT)を構成している。n型GaN基板11は、コレクタ層(コレクタコンタクト層)として機能する。
【0055】
n型ドリフト層24は、Si濃度1×1014〜5×1016cm-3、膜厚0.3〜1.5μmの窒化物系III−V族化合物半導体の単結晶層である。p型ベース層25のMg濃度と膜厚は、HBTの動作周波数と耐圧を考慮して決めれば良いが、例えば、Mg濃度5×1018〜7×1019cm-3、膜厚5〜80nmに選択すれば良い。n型エミッタ層26は、Si濃度3×1018〜6×1018cm-3、膜厚0.2〜0.5μmの窒化物系III−V族化合物半導体の単結晶層である。図15に示すように、n型エミッタ層26上にチタン−白金−金(Ti/Pt/Au)の複合膜からなるエミッタ電極45が形成されている。エミッタ電極45は、例えば、膜厚0.04μmのTi膜、膜厚0.04μmのPt膜及び膜厚0.5μmのAu膜から構成可能である。更に、n型エミッタ層26を貫通しp型ベース層25の表面の一部を露出するベース電極取り出し溝が形成され、このベース電極取り出し溝の底部において、p型ベース層25にベース電極44がオーミック接触している。ベース電極44は、例えば、パラジウム−白金−金(Pd/Pt/Au)の複合膜からなり、Pd膜は膜厚0.05μm、Pt膜は膜厚0.05μm、Au膜は膜厚0.2μm程度の値が採用可能である。
【0056】
n型GaN基板11の裏面に、チタン−白金−金(Ti/Pt/Au)の複合膜からなるコレクタ電極43が形成されている。コレクタ電極43は、エミッタ電極45と同様に、例えば、膜厚0.04μmのTi膜、膜厚0.04μmのPt膜及び膜厚0.5μmのAu膜の組み合わせを採用可能である。
【0057】
以上のように、第3の実施の形態に係るエピタキシャル成長基板によれば、GaN基板11を用いているので、貫通転位などの欠陥やひび割れの問題が本来的に少なく、更にGaN基板11の面方位が最適化されているので、表面モホロジーや平坦性が良好な窒化物系III−V族化合物半導体の結晶成長層を得ることができる。又、第3の実施の形態に係る半導体素子(HBT)は、この高い平坦性を有するエピタキシャル成長基板を用いているので、電流増幅率βが高く、高周波特性が向上し、電流遮断周波数fTが向上する。
【0058】
なお、第1及び第2の実施の形態で説明したように、素子構造部を形成するn型ドリフト層24、p型ベース層25、n型エミッタ層26の各材料は例示であり、より一般的には、InxGa1-x-yAlyN層等の他の窒化物系III−V族化合物半導体の単結晶層を、HBTとして必要な禁制帯幅の関係を満足するように、選定すれば、使用可能である。即ち、n型エミッタ層26の禁制帯幅がp型ベース層25の禁制帯幅より広い「ワイドバンドギャップエミッタ」の条件となるように、選定すれば、種々の窒化物系III−V族化合物半導体の単結晶層が、各層24,25,26として、選定可能である。例えば、n型GaN基板11上に、GaN層からなるn型ドリフト層24、GaN層からなるp型ベース層25、AlyGa1-yN層からなるn型エミッタ層26を用いても良い。
【0059】
なお、本発明の第3の実施の形態に係る半導体素子において、「素子構造部」とは、n型ドリフト層24、p型ベース層25、n型エミッタ層26を意味し、コレクタ層(コレクタコンタクト層)として機能するn型GaN基板11を含まない。即ち、第3の実施の形態に係る半導体素子の「素子構造部」とは、電子半導体素子(電子デバイス)の主動作を担う主要な構造部分が含まれていれば良く、必ずしも半導体素子の素子構造の全体を意味するものではないことは、第1及び第2の実施の形態に係る半導体素子において説明した事情と同様である。
【0060】
図示を省略しているが、本発明の第3の実施の形態に係る半導体素子(HBT)においても、図11と同様に、δドープ層10を介して、n型ドリフト層24をn型GaN基板11上に積層するのが好ましい。δドープ層10は、第1の実施の形態で説明したように、n型不純物元素を5x1017cm-3以上2x1019cm-3以下、望ましくは1x1018cm-3以上2x1019cm-3以下、更に望ましくは4x1018cm-3以上2x1019cm-3以下でドープした厚さ200nm未満のGaN層である。δドープ層10の厚さは、望ましくは一原子層の厚さ以上150nm以下、更に望ましくは5nm以上150nm以下が良い。δドープ層10を用いることにより、更に表面モホロジーや平坦性が良好となるので、第3の実施の形態に係る半導体素子(HBT)の電流増幅率βは更に高く、高周波特性も更に向上する。
【0061】
本発明の第3の実施の形態に係る半導体素子の製造方法は、基本的には、第1及び第2の実施の形態に係る半導体素子の製造方法と同様である。
【0062】
(イ)先ず、MOCVD装置の内部にn型GaN基板11を挿入し、第2の実施の形態に係る半導体素子の製造方法で説明したと同様に、n型GaN基板11上に、Siド−プGaN層からなるn型ドリフト層24、Mgド−プIn0.1Ga0.9N層からなるp型ベース層25、Siド−プGaN層からなるn型エミッタ層26を順に連続エピタキシャル成長する。n型GaN基板11上に、n型ドリフト層24を成長した積層体が、第1及び第2の実施の形態におけるエピタキシャル成長基板(11,12)に対応するが、n型GaN基板11、n型ドリフト層24、p型ベース層25、n型エミッタ層26からなる積層体(11,24,25,26)の全体を「エピタキシャル成長基板」と呼んでも良い。この連続エピタキシャル成長は、図14を用いて説明した第2の実施の形態に係る半導体素子の製造方法と基本的に同様であるので、重複した説明を省略する。
【0063】
(ロ)この後、先ず、ベース電極取り出し溝形成用フォトレジスト膜のパターンをフォトリソグラフィ技術によりn型エミッタ層26の表面に形成し、このフォトレジスト膜のパターンをエッチングマスクとして、n型エミッタ層26を貫通しp型ベース層25の表面の一部を露出するベース電極取り出し溝をRIEでエッチングして形成する。
【0064】
(ハ)そして、n型エミッタ層26上にチタン−白金−金(Ti/Pt/Au)の複合膜からなるエミッタ電極45を、n型GaN基板11の裏面にチタン−白金−金(Ti/Pt/Au)の複合膜からなるコレクタ電極43のパターンを形成する。その後、熱処理(シンタリング)をすれば、エミッタ電極45及びコレクタ電極43の双方のコンタクト抵抗が低減する。
【0065】
(ニ)更に、図15に示すように、リフトオフ法を用いて、p型ベース層25上に、Pd/Pt/Auの複合膜からなるベース電極44をリフトオフ法により形成する。即ち、ベース電極44のパターンに対応した窓部を有するフォトレジスト膜を形成後、膜厚0.04μmのTi膜、膜厚0.04μmのPt膜及び膜厚0.5μmのAu膜を真空蒸着法若しくはスパッタリング法等により、連続的に堆積し、その後、フォトレジスト膜を剥離すれば、窓部の位置にベース電極44が形成される。
【0066】
以上説明したように、本発明の第3の実施の形態に係る半導体素子の製造方法によれば、GaN基板11を用いているので、貫通転位などの欠陥やひび割れの問題が本来的に少なく、更にGaN基板11の面方位が最適化されているので、表面モホロジーや平坦性が良好である。したがって、高品質の窒化物系III−V族化合物半導体エピタキシャル成長層をn型GaN基板11上に均一に形成することが可能である。このため、高性能な窒化物系III−V族化合物半導体素子を歩留まり良く安価に提供することができる。
【0067】
(その他の実施の形態)
上記のように、本発明は第1〜第3の実施の形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【0068】
例えば、本発明は、第1、第2及び第3の実施の形態において説明したレーザダイオード、LED、HBTに限定されるものではなく、その他、高電子移動度トランジスタ(HEMT)、接合型電界効果トランジスタ(FET)、ショットキーゲート型FET(MESFET)、静電誘導トランジスタ(SIT)等の種々の電子半導体素子(電子デバイス)、或いは光検出器等の光半導体素子等を含めた、種々の半導体素子に適用可能である。
【0069】
この種の電子半導体素子の例として、図17に、HEMTの模式的な構造を示す。図17に示すHEMTは、素子構造部(62、63、64、65、66)を備える。素子構造部(62、63、64、65、66)は、GaN基板61上に、故意には不純物をドープしていない(以下において「ノンドープ」という。)GaN層(第1の単結晶層)62及びノンドープAlxGa1-xN層(第2の単結晶層)63を連続的に堆積することによって形成される。GaN基板61は、オフ角度Δθ1-100及びΔθ11-20が、式(1)及び(2)の関係を満たす高比抵抗基板又は半絶縁性基板である。ノンドープGaN層62は、約0.8〜4.5μmの厚みを有した単結晶層である。ノンドープAlxGa1-xN層63は、約60〜150nmの厚みを有した単結晶層である。二次元電子雲64は、ノンドープGaN層62の大きな電子親和力のために、ノンドープGaN層62の上面に形成される。n型ソース領域65及びn型ドレイン領域66は、ノンドープAlxGa1-xN層63を貫通してノンドープGaN層62の表面の一部にまで及ぶように形成される。例えば、ソース領域65及びドレイン領域66は約1×1017cm-3以上、約1×1019cm-3以下の不純物密度を有するように、Si原子のようなn型不純物原子を、高濃度に添加される。図17に示すように、チタン・アルミニウム(Ti/Al)複合膜からなるソース電極71及びドレイン電極72は、それぞれ、n型ソース領域65及びn型ドレイン領域66の上に形成されている。白金・金(Pt/Au)複合膜からなるT形のゲート電極73は、n型ソース領域65及びn型ドレイン領域66間のノンドープAlxGa1-xN層63上にショットキ・バリア・ゲートを構成するために形成される。ノンドープAlxGa1-xN層63はヘテロ構造界面の近くで可動電荷が完全に空乏化し、あたかもMOSFETのゲート酸化膜と同様に作用する。Pt/Auゲート電極(ショットキ・バリア・ゲート)73の存在下で、空乏層はPt/Auゲート電極(ショットキ・バリア・ゲート)73の下で形成される。ゲート電極(ショットキ・バリア・ゲート)73に対する負のバイアスの印加は、ゲート空乏層領域をヘテロ構造界面まで広げ、電子の流れに対する電位障壁を高め、ドレイン−ソース電流(主電流)を、静電的にピンチオフする。
【0070】
このような構造により、本発明の他の実施の形態に係る半導体基板(63、62、61)においては、GaN基板61を有するので、貫通転位などの欠陥及び格子不整合と関連するひび割れ等の問題は、エピタキシャル成長層62、63及びGaN基板61の間に、本質的に生じない。更に、GaN基板61の結晶面方位が最適化されているので、良好な表面モホロジー及び表面平坦性を有するエピタキシャル成長されたノンドープGaN層62及びノンドープAlxGa1-xN層63が提供できる。更に、本発明の他の実施の形態によれば、優れた表面平坦性を有する半導体基板(63、62、61)を用いて製造されるので、HEMTの相互コンダクタンスgmが増加し、更に、高周波特性も改善され、電流遮断周波数fTが向上する。
【0071】
既に、第1〜第3の実施の形態で説明したように、第1の単結晶層(ノンドープGaN層)62及び第2の単結晶層(ノンドープAlxGa1-xN層)63のそれぞれの材料は、単なる例示である。例えば、AlxGa1-xN層63の代わりに、6nmの厚みのAlN膜と100−250nmの厚みのGaN膜との複合膜を使用しても良い。より一般的には、HEMTに必要な第1及び第2の単結晶層間のヘテロ接合を実現することが可能な禁制帯幅の関係を考慮して、InxGa1-x-yAlyN層のような他の窒化物系III−V族化合物半導体を、第1及び第2の単結晶層として選択することができる。
【0072】
本発明の他の実施の形態に係る半導体素子では、「素子構造部」は、ノンドープGaN層(第1の単結晶層)62,ノンドープAlxGa1-xN層(第2の単結晶層)63、n型ソース領域65及びドレイン領域66を意味し、n型GaN基板61を含まない。換言すれば、第1〜第3の実施の形態に係る半導体素子において既に説明したと同様に、本発明の他の実施の形態に係る半導体素子の「素子構造部」は、電子半導体素子の主動作に必要な構造を含んでいれば良く、必ずしも半導体素子の全構造を意味する必要はない。なお、本発明の他の実施の形態に係るHEMTでも、図示を省略したが、図11に示したのと同様に、ノンドープGaN層62をδドープ層10を介してn型GaN基板61に堆積することが好ましい。
【0073】
本発明の他の実施の形態に係るHEMTの製造方法は、基本的には、第1〜第3の実施の形態に係る半導体素子の製造方法において既に説明した方法と同様である。即ち、先ず、n型GaN基板61がMOCVD炉に挿入され、n型GaN基板61上に、図18に示すように、ノンドープGaN層(第1の単結晶層)62及びノンドープAlxGa1-xN層(第2の単結晶層)63が連続してエピタキシャル成長される。ここで、n型GaN基板61及びn型GaN基板61に成長されたノンドープGaN層62を含んだ積層構造(61、62)は、第1〜第3の実施の形態に係る半導体素子の半導体基板(11、12)に対応させることができる。しかし、n型GaN基板61及びノンドープGaN層62を含む全積層構造(61、62、63)を、「半導体基板」として呼んでも良い。連続エピタキシャル成長は、基本的に第1〜第3の実施の形態に係る半導体素子の製造方法と同様であるので、重複する説明は省略する。その後、フォトレジスト膜のパターンをイオン注入マスクとし、Siイオンのようなn型不純物イオンを積層構造(61、62、63)に対し、選択的にイオン注入する。イオン注入マスクを除去した後に、積層構造(61、62、63)は、n型ソース領域65及びドレイン領域66を形成するために熱処理される。その後、チタン・アルミニウム(Ti/Al)複合膜からなるソース電極71及びドレイン電極72が、リフトオフ法を用いて選択的にn型ソース領域65及びドレイン領域66に形成される。そして、熱処理(シンタリング)により、ソース電極71及びドレイン電極72の接触抵抗を低減させる。次に、白金・金(Pt/Au)複合膜からなるT形のゲート電極73を、n型ソース領域65とn型ドレイン領域66の間のノンドープAlxGa1-xN層63上に、図17に示すように、リフトオフ法を使用して形成すれば、本発明の他の実施の形態に係るHEMTが完成する。
【0074】
更に、本発明の他の実施の形態に係る電子半導体素子は、図15及び17に示したような単純な構造に限られるものではない。例えば、大電流動作を達成するために電力用半導体素子において一般的になされているように、複数の単位素子を交叉指状、格子状、或いは蛇行(メアンダライン)ゲート形状等の形状で配置したり、マルチ・チャネル形状に配置しても良い。
【0075】
更に、電子半導体素子(電子デバイス)としては、第3の実施の形態で説明したようなディスクリート素子だけではなく、集積回路にも適用できることは勿論である。例えば、第3の実施の形態で説明したHBTであれば、オフ角度Δθ1-100及びΔθ11-20が式(1)及び(2)の関係を満たすn型GaN基板11上に、IIL型の論理回路等種々の論理回路や記憶装置を集積化することが可能である。
【0076】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【符号の説明】
【0077】
10…δドープ層
11…n型GaN基板
12…n型GaN層
13…n型クラッド層
14…n型GaNガイド層
15…発光層(活性層)
16…p型GaN第1ガイド層
17…オーバーフロー防止層
18…p型GaN第2ガイド層
19…p型クラッド層
20…p型GaNコンタクト層
21…発光層(活性層)
24…n型ドリフト層
25…p型ベース層
26…n型エミッタ層
31…n側電極
32…p側電極
33…p側電極
41…絶縁膜
42…パッシベーション膜
43…コレクタ電極
44…ベース電極
45…エミッタ電極
50a,50b…溝部
51…フォトレジスト
61…GaN基板
62…ノンドープGaN層(第1の単結晶層)
63…ノンドープAlxGa1-xN層(第2の単結晶層)
64…二次元電子雲
65…n型ソース領域
66…n型ドレイン領域
71…ソース電極
72…ドレイン電極
73…ゲート電極(ショットキ・バリア・ゲート)
【特許請求の範囲】
【請求項1】
p型電極と、
n型電極と、
前記p型電極に接続され、複数のp型窒化物系III−V族化合物半導体からなるp型積層構造と、
前記n型電極に接続され、複数のn型窒化物系III−V族化合物半導体からなるn型積層構造と、
前記p型積層構造と前記n型積層構造との間に形成されたInGaNからなる多重井戸構造を備える活性層と
を備え、前記n型積層構造が、GaN層と、前記GaN層上に形成されたSiを5x1017cm-3以上2x1019cm-3以下の濃度で含有し、厚さが0.3nm以上200nm以下のドープ層と、前記ドープ層上に設けられた窒化物系III−V族化合物半導体層と、前記窒化物系III−V族化合物半導体層よりも前記活性層側に設けられた超格子層とを含むことを特徴とする半導体発光素子。
【請求項2】
前記多重井戸構造が、量子井戸層と障壁層が交互に積層されて構成され、前記量子井戸層のIn組成が、前記障壁層のIn組成よりも大きいことを特徴とする請求項1に記載の半導体発光素子。
【請求項3】
前記ドープ層が、Siを1x1018cm-3以上2x1019cm-3以下の濃度で含有することを特徴とする請求項1又は2に記載の半導体発光素子。
【請求項4】
前記ドープ層が、Siを4x1018cm-3以上2x1019cm-3以下の濃度で含有することを特徴とする請求項3に記載の半導体発光素子。
【請求項5】
前記ドープ層の厚さが、0.3nm以上150nm以下であることを特徴とする請求項1乃至4のいずれか1項に記載の半導体発光素子。
【請求項6】
前記ドープ層の厚さが、5nm以上150nm以下であることを特徴とする請求項1乃至5のいずれか1項に記載の半導体発光素子。
【請求項7】
前記ドープ層が、Siを含むGaN層であることを特徴とする請求項1乃至6のいずれか1項に記載の半導体発光素子。
【請求項8】
前記超格子層が、アンドープ層を含む複数の層の積層体であることを特徴とする請求項1乃至7のいずれか1項に記載の半導体発光素子。
【請求項9】
前記超格子層が、前記アンドープ層とn型不純物をドープされたGaN層を含む複数の層の積層体であることを特徴とする請求項8に記載の半導体発光素子。
【請求項10】
前記積層体が、n型不純物を含有することを特徴とする請求項8に記載の半導体発光素子。
【請求項11】
前記n型窒化物系III−V族化合物半導体層が、前記超格子層に接することを特徴とする請求項10に記載の半導体発光素子。
【請求項12】
前記n型積層構造が、前記活性層と前記超格子層との間に形成され、前記活性層に接したn型GaN層を更に含むことを特徴とする請求項1乃至請求項11のいずれか1項に記載の半導体発光素子。
【請求項13】
前記p型積層構造が、Mgが5×1018cm-3以上10×1018cm-3以下にドープされたp型GaN層を含むことを特徴とする請求項1乃至12のいずれか1項に記載の半導体発光素子。
【請求項14】
前記窒化物系III−V族化合物半導体層が、n型GaN層であることを特徴とする請求項1乃至13のいずれか1項に記載の半導体発光素子。
【請求項1】
p型電極と、
n型電極と、
前記p型電極に接続され、複数のp型窒化物系III−V族化合物半導体からなるp型積層構造と、
前記n型電極に接続され、複数のn型窒化物系III−V族化合物半導体からなるn型積層構造と、
前記p型積層構造と前記n型積層構造との間に形成されたInGaNからなる多重井戸構造を備える活性層と
を備え、前記n型積層構造が、GaN層と、前記GaN層上に形成されたSiを5x1017cm-3以上2x1019cm-3以下の濃度で含有し、厚さが0.3nm以上200nm以下のドープ層と、前記ドープ層上に設けられた窒化物系III−V族化合物半導体層と、前記窒化物系III−V族化合物半導体層よりも前記活性層側に設けられた超格子層とを含むことを特徴とする半導体発光素子。
【請求項2】
前記多重井戸構造が、量子井戸層と障壁層が交互に積層されて構成され、前記量子井戸層のIn組成が、前記障壁層のIn組成よりも大きいことを特徴とする請求項1に記載の半導体発光素子。
【請求項3】
前記ドープ層が、Siを1x1018cm-3以上2x1019cm-3以下の濃度で含有することを特徴とする請求項1又は2に記載の半導体発光素子。
【請求項4】
前記ドープ層が、Siを4x1018cm-3以上2x1019cm-3以下の濃度で含有することを特徴とする請求項3に記載の半導体発光素子。
【請求項5】
前記ドープ層の厚さが、0.3nm以上150nm以下であることを特徴とする請求項1乃至4のいずれか1項に記載の半導体発光素子。
【請求項6】
前記ドープ層の厚さが、5nm以上150nm以下であることを特徴とする請求項1乃至5のいずれか1項に記載の半導体発光素子。
【請求項7】
前記ドープ層が、Siを含むGaN層であることを特徴とする請求項1乃至6のいずれか1項に記載の半導体発光素子。
【請求項8】
前記超格子層が、アンドープ層を含む複数の層の積層体であることを特徴とする請求項1乃至7のいずれか1項に記載の半導体発光素子。
【請求項9】
前記超格子層が、前記アンドープ層とn型不純物をドープされたGaN層を含む複数の層の積層体であることを特徴とする請求項8に記載の半導体発光素子。
【請求項10】
前記積層体が、n型不純物を含有することを特徴とする請求項8に記載の半導体発光素子。
【請求項11】
前記n型窒化物系III−V族化合物半導体層が、前記超格子層に接することを特徴とする請求項10に記載の半導体発光素子。
【請求項12】
前記n型積層構造が、前記活性層と前記超格子層との間に形成され、前記活性層に接したn型GaN層を更に含むことを特徴とする請求項1乃至請求項11のいずれか1項に記載の半導体発光素子。
【請求項13】
前記p型積層構造が、Mgが5×1018cm-3以上10×1018cm-3以下にドープされたp型GaN層を含むことを特徴とする請求項1乃至12のいずれか1項に記載の半導体発光素子。
【請求項14】
前記窒化物系III−V族化合物半導体層が、n型GaN層であることを特徴とする請求項1乃至13のいずれか1項に記載の半導体発光素子。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【公開番号】特開2012−209561(P2012−209561A)
【公開日】平成24年10月25日(2012.10.25)
【国際特許分類】
【出願番号】特願2012−127236(P2012−127236)
【出願日】平成24年6月4日(2012.6.4)
【分割の表示】特願2011−233241(P2011−233241)の分割
【原出願日】平成17年8月24日(2005.8.24)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成24年10月25日(2012.10.25)
【国際特許分類】
【出願日】平成24年6月4日(2012.6.4)
【分割の表示】特願2011−233241(P2011−233241)の分割
【原出願日】平成17年8月24日(2005.8.24)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]