【課題】基板積層時に電気接続部の接続信頼性を向上させることが可能な、導電ビアと配線層とを有する単層回路基板及びその製造方法を提供する。
【解決手段】個別の単層回路基板１０は、絶縁層１１と、絶縁層１１の一主面１１ｂ上に形成された配線層１３とを含んでいる。単層回路基板１０は更に、絶縁層１１を貫通するビアホール１４内に形成された導電ビア２０を含んでいる。各導電ビア２０は、絶縁層１１から突出した一端２０ａと、配線層１３に接続された他端２０ｂとを有し、導電ビア２０の側壁２０ｃとビアホールの内壁１４ｃとの間に溝状の空隙３０が存在する。空隙３０は、単層回路基板１０が接着樹脂層を介して積層されるとき、接着樹脂が流入する空間として作用する。 （もっと読む）

【課題】収容、内蔵される部品の面積占有率を高める手段を提供する。
【解決手段】樹脂製パッケージの一辺長ｊおよび他辺長ｋ、面積Ａ、厚みＢのデバイス１２が埋め込まれる前の樹脂層の初期厚みａ０、ならびにデバイス厚みＢと樹脂製パッケージの樹脂層の変形後厚みとの差ｄを設定し；式Ａ＊Ｂ／｛（Ｂ＋ｄ）−ａ０｝を計算した結果として面積の次元を有する数値Ｓｐを求め；Ｓｐ／ｊを計算した結果をｋ２として求め；樹脂製パッケージが縦横に配列された樹脂製パッケージ配列シートにおいて、樹脂製パッケージの占める各領域の上記一辺を介した隣に一辺長がｊで他辺長がｋ２−ｋのダミー領域を一辺長ｊが共通するように設け、かつ樹脂製パッケージとダミー領域とが交互に並べられるレイアウトで、樹脂製パッケージ配列シートを製造し；樹脂製パッケージ配列シートから、各樹脂製パッケージを各ダミー領域が除かれるように個片化する。 （もっと読む）

【課題】基板の任意の位置を容易に多層化し、設計変更等に柔軟に対応できる複合配線基板を提供し、また回路部品を三次元的に配置することができるキャビティ構造を有した複合配線基板を提供する。
【解決手段】第一の電気絶縁性基材と前記第一の電気絶縁性基材に形成された配線パターンを有する第一の配線基板と、第二の電気絶縁性基材と前記第二の電気絶縁性基材に形成された配線パターンを有し、かつ少なくともその一部にキャビティを形成した第二の配線基板と、前記第一の配線基板と第二の配線基板を厚み方向に接着し、第一の配線基板の配線パターンと前記第二の配線基板の配線パターン間を電気的に接続する金属粒子と熱硬化性樹脂とを混合した導電性組成物からなる導電部を備え、かつ少なくともその一部にキャビティを形成した第三の電気絶縁性基材と、からなる複合配線基板である。 （もっと読む）

【課題】製造工程の簡略化が可能であり、製造コストの削減か可能となると共に、連続生産にも対応可能なフレキシブル配線板の製造方法を提供すること。
【解決手段】本発明のフレキシブル配線板の製造方法は、アルカリ可溶性樹脂組成物を含む樹脂層１１の一方の主面上に貫通孔形成部位を有する銅箔１２を形成する導電層形成工程と、銅箔１２を介してブラインドビア形成部位１２ａ〜１２ｃの樹脂層１１を溶解除去して貫通孔１５ａ〜１５ｃを形成する貫通孔形成工程と、貫通孔１５ａ〜１５ｃが形成された樹脂層１１の他方の主面上に銅箔１６を設けてブラインドビア１７ａ〜１７ｃを形成するブラインドビア形成工程と、ブラインドビア１７ａ〜１７ｃに銅めっき１８を施して銅箔１２と銅箔１６とを電気的に接続するめっき工程とを具備する。 （もっと読む）

【課題】製造工程を簡素化するとともに、半導体チップへの応力を抑制することができる半導体チップ内蔵配線基板の製造方法を提供する。
【解決手段】電極５１ａにスタッドバンプ５２ａが設けられた半導体チップ５０と、パッド３１が形成された熱硬化性樹脂フィルム２１ｂとを、熱可塑性樹脂フィルム２２ｂを介してスタッドバンプ５２ａとパッド３１とが向き合うように配置し、半導体チップ５０における電極５１ｂ，５１ｃが形成された電極形成面側には、ビアホール内に導電性ペーストが充填された熱可塑性樹脂フィルム２２ｃを、電極５１ｂ，５１ｃとその導電性ペーストとが対向するように配置する。加圧・加熱工程では、電極５１ａとスタッドバンプ５２ａ及びスタッドバンプ５２ａとパッド３１を固相拡散接合によって接合すると共に、電極５１ｂ，５１ｃと熱硬化性樹脂フィルム２１ｂにおける導電性ペーストとを液相拡散接合によって接合する。 （もっと読む）

【課題】電磁波シールド層をグランドに接続させなくとも電磁波シールド機能を有し、かつその信頼性が高く、また、製造の際には電磁波シールド層および導電体を同じエッチング液でエッチングできるプリント配線板およびその製造方法を提供する。
【解決手段】絶縁層４２の表面に電磁波シールドを施す対象となる対象導電体４４を有するプリント配線部材４０と、基材フィルム２０の表面に低抵抗部分２２ａと高抵抗部分２２ｂとからなる電磁波シールド層２２を有する電磁波シールド部材１０とを備え、プリント配線部材４０と電磁波シールド部材１０とが対象導電体４４の近傍に電磁波シールド層２２が離間して対向配置されるように絶縁性接着剤層３０を介して貼合されたプリント配線板１であって、電磁波シールド層２２および対象導電体４４が同種の導電材料からなり、電磁波シールド層２２がプリント配線板１の周縁端面に露出していない。 （もっと読む）

【課題】導体層と樹脂絶縁層とをそれぞれ少なくとも一層有する配線基板をいわゆるダマシン法を用いて製造するに際し、樹脂絶縁層に対して配線溝を形成し、この配線溝内に導体層を配線層として形成する際に、配線溝の加工形状及び加工深さのばらつきを抑制し、配線溝内に形成する配線層の形状及び厚さの変動を抑制して、設計値通りのインピーダンスを有する配線層を得、配線基板の製造歩留まりを抑制する。
【解決手段】導体層と樹脂絶縁層とをそれぞれ少なくとも一層有する配線基板において、 前記樹脂絶縁層に対し、レーザを面照射することにより、前記樹脂絶縁層に前記配線溝を形成する。次いで、前記配線溝に少なくとも一部が埋設するようにして前記導体層を形成し、前記配線溝内に配線を形成する。 （もっと読む）

【課題】電子部品とその製造方法において、従来よりも微細な導体パターンを形成すること。
【解決手段】導体箔４の上に樹脂層６を形成する工程と、一方の主面２ｘに凸パターン２ｗが形成された導体プレート２を樹脂層６に押し当て、樹脂層６に凸パターン２ｗを埋め込む工程と、導体プレート２、樹脂層６、及び導体箔４の各々に貫通孔６ａを形成する工程と、貫通孔６ａ内に導体１１を埋め込む工程と、導体箔４をパターニングすることにより、導体１１と電気的に接続された第１の導体パターン４ｘを形成する工程と、樹脂層６が現れるまで導体プレート２の他方の主面２ｙに対して研磨、CMP、又は研削を行うことにより、導体１１を介して第１の導体パターン４ｘと電気的に接続された第２の導体パターン２ｚを樹脂層６に形成する工程とを有する電子部品の製造方法による。 （もっと読む）

【課題】製造が容易で、生産性の高い、電子部品内蔵基板を提供する。
【解決手段】電子部品内蔵基板１００は、収納部１ａを有するコア基板１と、収納部１ａに収納された電子部品３と、コア基板１の一方の主面に形成された封止樹脂層５と、封止樹脂層５に形成され、封止樹脂層５の表面と電子部品３の端子電極とを接続するビアホール６ａと、コア基板１の少なくとも一方の主面に形成された配線部８、９とを備え、配線部８、９を、熱硬化性樹脂からなる複数の配線樹脂層８Ｓ，８Ｔ、９Ｓ、９Ｔ、９Ｕが、積層され、加熱され、硬化されて、一体化されたものからなり、内部にビアホール８ａ、９ａと配線電極８ｂ、９ｂを有するものとした。 （もっと読む）

【課題】配線板の信頼性を向上させる。
【解決手段】配線板は、キャビティが形成された基板と、キャビティに収容された電子部品と、基板の第１面に、キャビティの開口を囲むように形成された第１導体パターンと、第１導体パターンの周囲に形成された第２導体パターンと、第１面に、第１導体パターン、第２導体パターンおよびキャビティの開口を覆うように形成された絶縁層と、を有する。第１導体パターンには、第２導体パターン側からキャビティの開口側へ通じるスリットが形成されている。 （もっと読む）

【課題】 高い容量を備える電子部品を提供する。
【解決手段】 Ｓｉコンデンサ１０では、下部電極４２と誘電体層４４と上部電極４６とから成るコンデンサ部４０が、Ｓｉ基板２０に形成されたトレンチ３０の壁面上に形成されているめ、下部電極４２−誘電体層４４−上部電極４６の面積を広げることができ、高い容量を得ることができる。また、トレンチ３０の内部に樹脂充填材５２が充填されているため、トレンチ３０の側壁で生じる応力を可撓性の有る樹脂充填材５２で吸収することができ、凹部（トレンチ）を狭い間隔で設け容量の増大を図っても、トレンチ３０の側壁へクラックが入ることが無い。 （もっと読む）

【課題】故障が発生しにくく、信頼性の高い多層配線板及びその多層配線板を製造する多層配線板の製造方法を提供することを課題とする。
【解決手段】多層配線板であって、基板と、基板上に配置された第１導電体、第１導電体の基板から離れた面に積層された第２導電体、及び第１導電体と第２導電体との間に配置された応力緩和層を備えるランドと、ランドと接し、前記ランドと電気的に接続されている接続部と、を有することで上記課題を解決する。 （もっと読む）

【課題】電源ビアの抵抗を上げることなく、配線の設計自由度が高く、インピーダンスマッチングを良好に取ることが可能な配線基板を提供する。
【解決手段】配線基板１は、少なくとも１つの信号層１０Ｓと、少なくとも１つのグランド層１０Ｇと、少なくとも１つの電源層１０Ｖと、半導体素子チップが実装される一方の基板面２１上の配線３１と他方の基板面２２上の配線３２と電源層１０Ｖとを電気的に導通する少なくとも１つの電源ビア４０Ｖと、複数の半導体素子チップ間の信号伝送がなされる信号配線とを備え、電源層１０Ｖが信号配線より一方の基板面２１側に設けられたものである。電源ビア４０Ｖは、一方の基板面２１から電源層１０Ｖまで形成された相対的に孔径の大きい大孔径部４１Ｖと、電源層１０Ｖから他方の基板面２２まで形成された相対的に孔径の小さい小孔径部４２Ｖとからなる。 （もっと読む）

【課題】電気的接続の高い信頼性を有するビアホール導体により層間接続された、Ｐｂフリーのニーズに対応することができる多層配線基板を提供することを目的とする。
【解決手段】絶縁樹脂層と絶縁樹脂層の両面にそれぞれ配設された配線とこれらの配線間を電気的に接続するためのビアホール導体とを有し、ビアホール導体は金属部分と樹脂部分とを含み、金属部分は、配線間を接続する銅粒子の結合体を含む第一金属領域と、錫，錫‐銅合金，及び錫‐銅金属間化合物等を主成分とする第二金属領域と、ビスマスを主成分とする第３金属領域と、を有し、結合体を形成する銅粒子同士が互いに面接触することにより面接触部を形成し、第二金属領域の少なくとも一部分が第一金属領域に接触している多層配線基板である。 （もっと読む）

【課題】支持基板上に樹脂配線層をビルドアップ形成して多層配線基板を形成しても、支持基板の反りを低減させることができる電子装置の製造方法を提供する。
【解決手段】支持基板１００の上に、導電性のビア１１と、ビア１１を覆う第１絶縁部１２とを含む下層部１０を形成する工程と、下層部１０の上に、ビア１１と電気的に接続する第１配線３１と、第１配線３１を覆う第２絶縁部３２とを含む中間層部３０を形成する工程とを具備する。下層部１０を形成する工程は、第１絶縁部１２を、回路を形成するための第１回路形成領域１１０と、第１回路形成領域を取り囲む第１領域１２０とに形成する工程と、ビア１１を第１回路形成領域１１０に形成する工程とを備える。中間層部３０を形成する工程は、第１配線３１を第１回路形成領域１１０に形成する工程と、下層部１０を覆うように第２絶縁部３２を成膜する工程と、下層部１０の上面の外周部１０ａが露出するように、第１領域１２０上の第２絶縁部３２を除去する工程とを備える。 （もっと読む）

【課題】回路基板とその製造方法、及び半導体装置において、回路基板の信頼性を高めること。
【解決手段】コア基材２０に貫通孔２０ａを形成する工程と、導電ピン１１の外周側面に、発泡剤が添加された樹脂１５を塗布する工程と、樹脂１５を塗布した後、貫通孔２０ａに導電ピン１１を挿入する工程と、導電ピン１１を挿入した後、樹脂１５を加熱して発泡させる工程とを有する回路基板の製造方法による。 （もっと読む）

【課題】高速動作、高周波動作、多機能動作の要求からプリント回路基板とチップ部品の接点を大幅に増加させ、プリント回路基板の回路密度を高める必要があり、接点間の間隔を縮小させ続けなければならない。
【解決手段】互いに隣接する表面と側面を有する回路基板と、前記回路基板の前記表面の一部を覆う内部回路と、前記内部回路に電気接続され、前記内部回路と同一の追加層に位置する第一サイド電気接続パッドを含み、金属保護層２２２にはんだバンプ２２４，２２６を形成する。はんだバンプ２２４は、サイド電気接続パッド２１０ａ〜２１０ｃの末端４１０ａ〜４１０ｃにそれぞれ接続させる。 （もっと読む）

【課題】狭ピッチで形成された端子を有する電子部品の接続信頼性を十分に向上させることが可能な電子部品内蔵基板及びその製造方法を提供する。
【解決手段】電子部品５０，５１が内蔵された電子部品内蔵基板２の製造方法は、未硬化状態の第１樹脂層２１上に、コア部材６を載置する工程と、電子部品５０，５１の端子５２が未硬化状態の第１樹脂層２１に接するように、該電子部品５０，５１を該未硬化状態の第１樹脂層２１上に載置する工程と、未硬化状態の第１樹脂層２１を硬化する工程と、硬化した第１樹脂層２１、コア部材６、及び電子部品５０，５１上に、未硬化状態の第２樹脂層３１を設ける工程と、未硬化状態の第２樹脂層３１を硬化する工程と、を含むものである。 （もっと読む）

【課題】薄型化及び素子端子間の狭ピッチ化を可能にする一方で、基板の反りの低減化を図り、ＰＯＰ構造等に容易に適用可能とすること。
【解決手段】半導体装置１０は、電極端子２１が形成されている側の第１の面２０ａ及びこれと反対側の第２の面２０ｂを有する半導体素子２０と、該半導体素子が埋め込まれた絶縁層３１と、該絶縁層を挟んでその両面にそれぞれ少なくとも１層ずつ積層された絶縁層３３，３５，３７及び配線層３２，３４，３６，３８とを備える。半導体素子２０の電極端子２１は、絶縁層３１に形成されたビア３２ａを介して第１の面２０ａ側の配線層３２に直接接続され、この配線層３２は、絶縁層３１，３５に形成されたビア３６ａを介して第２の面２０ｂ側の配線層３６に接続されている。 （もっと読む）