【課題】半導体構造同士を直接結合する方法を提供すること。
【解決手段】本発明の実施形態は、半導体構造同士を直接結合する方法を含む。いくつかの実施形態では、半導体構造の直接結合された金属フィーチャ間の境界面に、キャップ層を提供することができる。いくつかの実施形態では、半導体構造の直接結合された金属フィーチャ内に、不純物が提供される。そのような方法を使用して、結合された半導体構造が形成される。 （もっと読む）

【課題】隣接デバイスの特性への悪影響を低減するＴＳＶ相互接続構造の製造方法を提供する。
【解決手段】第１の主面Ｓ１を有する基板を設け、少なくとも一つのＴＳＶ穴部と、ＴＳＶ穴部を囲み残りの基板材料によって分離されるトレンチ状構造３、とをエッチングにより同時に作製する。基板の第１の主面でトレンチ状構造の開口をピンチオフするためと、ＴＳＶ穴部側壁を平滑にするために、誘電性のライナー２ａ、２ｂを堆積し、トレンチ状構造にエアギャップ４を作製する。ＴＳＶ相互接続１０を生成するためにＴＳＶ穴部に導体材料を堆積する。 （もっと読む）

【課題】トランジスタのチャネル部に印加される応力を増加させて、電流増加効果を高めることを可能とする。
【解決手段】半導体基板上にダミーゲートを形成した後、該ダミーゲートの側壁に側壁絶縁膜を形成し、該ダミーゲートの両側の前記半導体基板にソース・ドレイン領域を形成する工程と、前記ダミーゲートおよび前記ソース・ドレイン領域の上に応力印加膜を形成する工程と、前記ダミーゲートの上の領域に形成された前記応力印加膜と前記ダミーゲートを除去して溝を形成する工程と、前記溝内の前記半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、を備えた半導体装置の製造方法。 （もっと読む）

【課題】装置特性の低下を防止するとともに、半導体基板と貫通電極の短絡を防止する半導体装置を提供する。
【解決手段】第１面と、第１面と対向してトレンチが形成された第２面とを有する基板と、基板内に形成されたビアホールを充填し、ビアホールの内壁から順にビアホール絶縁膜、障壁膜、および導電性接続部を有してなる貫通ビアと、第２面上に形成されて貫通ビアの一部領域を露出する開口部を有する絶縁膜と、トレンチ内に埋め込まれ、貫通ビアと電気的に接続される再配線と、を有し、絶縁膜は導電性接続部の一部領域と重複する。 （もっと読む）

【課題】ドライエッチングが困難な遷移金属の膜を、サイドエッチングが極力生じないようにパターニングする。
【解決手段】絶縁膜の上にバリア層・密着層を形成し（Ｓ１）、その上に遷移金属からなるシード層を形成する（Ｓ２）。シード層の上にＳｉＯ_２膜及びフォトレジスト膜を順次形成し（Ｓ３、Ｓ４）、フォトレジスト膜、ＳｉＯ_２膜をパターニングして開口を形成し（Ｓ５，Ｓ６）、開口内にＣｕ膜及びマスクＡｌ膜を積層する（Ｓ７、Ｓ８）。次に、ＳｉＯ_２膜をエッチング（Ｓ９）、露出したシード層をその膜厚方向に異方的に改質し（Ｓ１０）、改質されたシード層、露出したバリア・密着層、及びマスクＡｌ膜を順次エッチングにより除去することにより（Ｓ１０〜Ｓ１３）、パターン化金属膜を得る。 （もっと読む）

【課題】モリセル領域内と周辺回路領域内およびそれらとの間に実施的に段差がない状態でメタル積層配線を形成し、段差部でメタル積層配線が断線する問題を回避する。センスアンプを構成するＮＭＯＳトランジスタとＰＭＯＳトランジスタのアンバランス動作を解消して動作遅延を軽減する。
【解決手段】半導体装置は、半導体基板上にメモリセル領域と周辺回路領域とを有し、メモリセル領域と周辺回路領域に跨って延在し、メモリセル領域ではビット線を構成し、周辺回路領域では周辺回路用配線の一部とゲート電極の一部を構成するメタル積層配線を有する。メモリセル領域に配置されるメタル積層配線の底面の半導体基板上面からの高さが、周辺回路領域に配置されるメタル積層配線の底面の半導体基板上面からの高さと実質的に同じである。 （もっと読む）

【課題】エアブリッジの強度低下抑制、半導体素子の特性悪化抑制およびスペーサ材料残りの問題の回避を達成しつつ、被覆面積の大きなエアブリッジを製造することができるエアブリッジの製造方法を提供する。
【解決手段】レジスト層１００の上に、二層目のレジスト層であるレジスト層１０２を塗布する。レジスト層１０２についても、一層目（レジスト層１００）と同様に、所定の寸法Ｗ_２を残すように露光現像を行い、その後、三層目のレジスト（レジスト層１０４）を塗布する。三層目（レジスト層１０４）においても所定の寸法Ｗ_３を残すように露光現像を行う。形作られたレジスト層１０２、１０４、１０６の積層構造上に、エアブリッジ１０を形成する材料の層１０６を積層することにより、エアブリッジ１０の形成を行う。レジスト除去を行うことにより、断面形状が階段形状であるエアブリッジ１０が完成する。 （もっと読む）

【課題】熱ＣＶＤ法によって、Ｍ（ＢＨ_４）_４（Ｍは、Ｚｒ又はＨｆを意味する）を原料としてＭ／Ｚｒ比が適正範囲内で良質なＭＢ_ｘ膜（Ｍは前記と同じ意味を有し、ｘは１．８〜２．５の数を意味する）を成膜する。
【解決手段】ガス供給源１９から、ガス供給配管１５ａを介してＨ_２ガスを原料容器２１内に供給する。原料容器２１内では、導入されたＨ_２ガスとの接触によって、固体原料のＺｒ（ＢＨ_４）_４が気化する。そして、成膜ガスとしてのＨ_２ガスとＺｒ（ＢＨ_４）_４ガスの混合ガスが、ガス供給配管１５ｃ，１５ｃ１、シャワーヘッド１１のガス拡散空間１２及びガス吐出孔１３を介して処理容器１内に導入され、ウエハＷ上の絶縁膜の表面を覆うように、ＺｒＢ_ｘ膜の薄膜が形成される。 （もっと読む）

【課題】半導体装置において、抵抗が増大して変換効率が低下してしまうのを防止する。
【解決手段】半導体装置を、基板２上に形成されたＧａＮ系半導体積層構造３を有する第１トランジスタＱ１と、ＧａＮ系半導体積層構造を有する第２トランジスタＱ２とを備え、第１トランジスタが、複数の第１フィンガ８ＡＸを有する第１ゲート電極８Ａと、複数の第１ドレイン電極９Ａと、複数の第１ソース電極１０Ａとを備え、第２トランジスタが、複数の第２フィンガ８ＢＸを有する第２ゲート電極８Ｂと、複数の第２ドレイン電極９Ｂと、複数の第２ソース電極１０Ｂとを備え、複数の第１ドレイン電極の上方又は下方に接続されたドレインパッド１５と、複数の第２ソース電極の上方又は下方に接続されたソースパッド２５と、複数の第１ソース電極及び複数の第２ドレイン電極に接続された共通パッド３５とを備えるものとする。 （もっと読む）

【課題】ボイドが存在しても高い信頼性を確保可能な配線構造を提案する。
【解決手段】実施形態に係わる装置は、第１の溝１０を有する絶縁層１３と、第１の溝１０内に形成され、上部に凹部１６を有する銅を含む第１の配線層１５と、第１の配線層１５の凹部１６の内面上に形成され、少なくとも１つのグラフェンシートから構成されるグラフェン層１７とを備える。 （もっと読む）

【課題】配線構造における電気特性の向上を図る。
【解決手段】グラフェン配線は、配線溝を有する絶縁膜１３と、前記配線溝内の両側面の前記絶縁膜上に形成された第１触媒膜１５と、前記配線溝内の両側面の前記第１触媒膜上に形成され、両側面に対して垂直方向に積層された複数のグラフェンシートで構成された第１グラフェン層１６と、を具備する。 （もっと読む）

【課題】配線構造における電気特性の向上を図る。
【解決手段】グラフェン配線の製造方法は、絶縁膜１３内に、配線溝３０を形成し、前記配線溝内の全面に、触媒膜１４を形成し、前記配線溝内の前記触媒膜上に、前記配線溝の底面に対して垂直方向に積層された複数のグラフェンシート１６ａ〜１６ｅで構成されるグラフェン層１６を形成することを具備する。 （もっと読む）

【課題】エッチング工程によってもダメージを受けにくい絶縁膜を形成し得る重合体を含む膜形成用組成物、前記絶縁膜、該絶縁膜を備える半導体装置、さらには前記重合体の製造方法を提供すること。
【解決手段】本発明の膜形成用組成物は、分子内に、アダマンタン型のかご型構造を含む部分構造と、重合反応に寄与する重合性反応基とを有する化合物Ｃを含む重合性化合物を重合することにより得られる、分散比が１．０以上２．５以下の重合体を含むものである。 （もっと読む）

【課題】バリアメタル層の金属配線に対する密着性を向上させつつ、金属配線の低抵抗化を図った半導体装置の製造方法を提供する。
【解決手段】層間絶縁膜１５に形成された凹部１６、１７内にバリアメタル層２０を形成した後、凹部１６、１７内にＣｕ配線層２３を形成する。バリアメタル層２０の形成工程は、凹部１６、１７内にＴｉ含有量が５０原子％を超える第１のＴｉＮ_x膜１８を形成した後、側壁部上と比較して底部上に相対的に多く形成されるように、Ｔｉ含有量が第１のＴｉＮ_x膜１８より多い第２のＴｉＮ_x膜（またはＴｉ膜）１９を形成する。 （もっと読む）

【課題】異方的にエッチングされた銅膜に、簡単で実用的にＣｕバリア膜を形成できる半導体装置の製造方法を提供すること。
【解決手段】Ｃｕバリア膜１００上に、銅膜１０１を形成する工程と、銅膜１０１上に、マスク材１０２を形成する工程と、マスク材１０２をマスクに用いて、銅膜１０１をＣｕバリア膜１００が露出するまで異方的にエッチングする工程と、マスク材１０２を除去した後、異方的にエッチングされた銅膜１０１上に、銅膜１０１に対して触媒作用があり、Ｃｕバリア膜１００には触媒作用がない選択析出現象を利用した無電解めっき法を用いて、銅の拡散を抑制する物質を含むめっき膜１０４を形成する工程と、を具備する。 （もっと読む）

【課題】異方性エッチングを利用して、１つの銅膜に配線パターンとビアパターンとを同時に形成することが可能な半導体装置の製造方法を提供すること。
【解決手段】バリア膜１００上に、銅膜１０１を形成する工程と、銅膜１０１上に、第１のマスク材を形成する工程と、第１のマスク材をマスクに用いて、銅膜１０１をバリア膜１００が露出するまで異方的にエッチングする工程と、第１のマスク材を除去した後、異方的にエッチングされた銅膜１０１上に、第２のマスク材を形成する工程と、第２のマスク材をマスクに用いて、銅膜１０１をその途中まで異方的にエッチングする工程と、前記第２のマスク材を除去した後、異方的にエッチングされた銅膜１０１上に、絶縁物を堆積させ、異方的にエッチングされた銅膜１０１周囲に、層間絶縁膜１０６を形成する工程と、を具備する。 （もっと読む）

【課題】半導体チップの高信頼実装技術を提供。
【解決手段】半導体チップ４は、基板１００と、前記基板の一方の面に形成されたデバイス層８０と、電磁波の輻射により発熱するヒータ配線３０２と、前記デバイス層と電気的に接続される電極１０３とを備えることを特徴とする。半導体チップ４を実装基板に実装する際には、ヒータとしての金属配線膜３０２を発熱させることにより、固着材料を溶かして半導体チップを実装基板と接続させる。 （もっと読む）

【課題】配線構造における電気特性の向上を図る。
【解決手段】カーボンナノチューブ配線の製造方法は、第１導電層２００上に、絶縁膜１８を形成し、前記絶縁膜内に、前記絶縁膜を貫通するホール４０を形成し、前記ホール内の底面の前記第１導電層上および前記ホール内の側面の前記絶縁膜上に、触媒下地膜１９を形成し、前記ホール内の側面の前記触媒下地膜上に、触媒不活性膜２０を形成し、前記ホール内の底面の前記触媒下地膜上および前記ホール内の側面の前記触媒不活性膜上に、触媒膜２１を形成し、前記ホール内の底面の前記触媒膜上から複数のカーボンナノチューブ２２を成長させる。 （もっと読む）

【課題】ＭＲＡＭにおいては、書き込み電流の低減やディスターブ回避を目的に、書き込みに使用する配線を強磁性体膜で覆うクラッド配線構造がよく用いられている。また、高信頼性製品の信頼性確保のためＣｕ配線中に微量のＡｌを添加するＣｕＡｌ配線が広く使用されている。ＭＲＡＭも高信頼性製品に搭載される可能性が高く、信頼性は重要である。しかし、クラッド配線は、もともと配線抵抗が高いＣｕＡｌ配線の配線抵抗を更に上昇させるというデメリットがあるため、両方の技術を同時に使用すると配線抵抗のスペックを満たさなくなる可能性が高い。
【解決手段】本願発明は、多層銅埋め込み配線を有する半導体装置において、ＭＲＡＭメモリセルマトリクス領域を構成する複数の銅埋め込みクラッド配線の銅配線膜を比較的純粋な銅で構成し、これらの配線層よりも下層の銅埋め込み非クラッド配線の銅配線膜を、Ａｌを添加したＣｕＡｌ配線膜とするものである。 （もっと読む）

【課題】ダマシン構造を有するＣｕ配線において、バリア膜の拡散防止機能を低下させずにＣｕ配線内のＣｕの埋め込み性を改善し、半導体装置の歩留まりおよび信頼性を向上する。
【解決手段】ダマシン配線を有する半導体装置において、第２層間絶縁膜６に形成した配線溝Ｇ２およびビアホールＶ２のそれぞれの内壁にバリア膜としてＴａＮ膜７およびＣｕと濡れ性の良いＴｉからなるＴｉ膜８とを順に形成することにより、Ｔｉ膜８上に均一にＣｕシード膜９ａを形成することを可能とする。これにより、Ｃｕシード膜９ａを電極として電界メッキ法によりＣｕ膜９を形成した際に、配線溝Ｇ２およびビアホールＶ２内に空隙が形成されることを防ぐ。 （もっと読む）