珪化コバルトを含んだ導電性要素を持つトランジスタゲートを製造するための方法であって、高温工程（迫り上げ式ソースドレイン領域の作成など）が完了する後までに、トランジスタゲートの側壁スペーサー同士のあいだにて、犠牲材料を仮置きとして用いることを含む。加えて、珪化コバルトをその導電性要素内に有するトランジスタゲートを具えた半導体装置（DRAM装置およびNANDフラッシュメモリ装置など）も開示しており、同様に、迫り上げ式ソースドレイン領域および珪化コバルトをそのトランジスタゲート内に持つトランジスタも開示する。側壁スペーサー同士の上部のあいだに犠牲材料もしくは空隙を持つトランジスタゲートを含んだ、中途半導体装置構造についても開示をしている。
（もっと読む）

【課題】低いコンタクト抵抗、高い移動度を達成し得る半導体装置を提供する。
【解決手段】ゲート電極１３、ゲート絶縁層１４、有機半導体材料層から構成されたチャネル形成領域１６、及び、金属から成るソース／ドレイン電極１５を有する電界効果型トランジスタから成る半導体装置において、チャネル形成領域１６を構成する有機半導体材料層と接するソース／ドレイン電極１５の部分は、電極被覆材料２１で被覆されており、電極被覆材料２１は、金属イオンと結合し得る官能基、及び、金属から成るソース／ドレイン電極１５と結合する官能基を有する有機分子から成る。 （もっと読む）

【課題】クリーニングガスとして、ハロゲン類を含有するガスを使用するチャンバクリーニングにおいて、チャンバ内にハロゲン類が残留することを抑制することができる真空処理装置のクリーニング方法及び真空処理装置を提供する。
【解決手段】まず、チャンバ１０内にハロゲン類含有ガスを導入して、チャンバ１０内に付着した付着物を除去する処理を行う（ステップ２０５からステップ２０８）。この後、チャンバ１０内に還元性ガスを導入し（ステップ２０９）、当該還元性ガスのプラズマを生成する（ステップ２１０）。当該処理時により、チャンバ１０内にハロゲン類が残留することを抑制でき、当該ハロゲン類に起因する金属汚染の発生を低減することができる。 （もっと読む）

【課題】ゲート電極を好適な仕事関数を有する導電材料から構成することができ、ゲート電極の構成材料と層間絶縁層のエッチング条件との関係を考慮する必要のない半導体装置を提供する。
【解決手段】ＮＭＩＳＦＥＴ及びＰＭＩＳＦＥＴを含む半導体装置であって、各ゲート電極32A,32Bは、層間絶縁層の下層部28Aに設けられたゲート電極形成用開口部に埋め込まれており、ＮＭＩＳＦＥＴのゲート電極32Aの少なくとも底面部と側面部は第１の導電材料33Aから構成されており、ＰＭＩＳＦＥＴのゲート電極32Bの少なくとも底面部と側面部は第１の導電材料とは異なる第２の導電材料33Bから構成されており、各ゲート電極32A,32Bの頂面上には、導電性を有する保護層35A,35Bが形成されており、各ゲート電極用コンタクトプラグ44A,44Bは、保護層35A,35Bを介して、各ゲート電極32A,32Bの頂面に接続されている。 （もっと読む）

【課題】電界効果トランジスタを備え、電界効果トランジスタを微細化したときでもその電流駆動性能の変動を抑え易い半導体装置およびその製造方法を提供する。
【解決手段】シリコン基板１と、該シリコン基板に形成された電界効果トランジスタ２０Ａとを備え、電界効果トランジスタは、シリコン基板上にゲート絶縁膜９を介して配置されたゲート電極１１と、ゲート電極の線幅方向の両側面に配置されたサイドウォールスペーサ１５と、平面視したときにゲート電極を挟んで互いに対向するようにシリコン基板に形成された２つの不純物拡散領域１７，１９とを有する半導体装置を構成するにあたり、２つの不純物拡散領域それぞれの表面およびその近傍に金属シリサイド層を形成し、かつ平面視したときにサイドウォールスペーサよりも外側に位置する箇所をシリコン基板の表面よりも窪ませる。 （もっと読む）

【課題】フォトリソグラフィ工程の回数を削減し、製造工程を簡略化し、低いコストで歩留まり良く製造すること可能となる半導体装置の作製方法を提供する。
【解決手段】半導体膜を成膜し、レーザビームを遮蔽する遮蔽物を有するフォトマスクを通してレーザビームを照射し、半導体膜中の、フォトマスク中の遮蔽物が形成されない領域を介してレーザビームが照射された領域は昇華し、フォトマスク中の遮蔽物が形成された領域によりレーザビームが照射されなかった領域は昇華せずに島状半導体膜が形成され、ソース電極またはドレイン電極の一方である第１の電極と、ソース電極またはドレイン電極の他方である第２の電極が形成され、ゲート絶縁膜が形成され、ゲート絶縁膜上にゲート電極が形成される半導体装置の作製方法に関する。 （もっと読む）

【課題】本発明は、ＰチャネルＭＯＳＦＥＴのゲート電極に所定値以上の仕事関数を有するメタルを用いた場合であっても、適正なしきい値電圧を有する半導体装置及び当該半導体装置の製造方法を提供することを目的とする。
【解決手段】本発明に係る半導体装置は、ＮチャネルＭＯＳＦＥＴ及びＰチャネルＭＯＳＦＥＴを含む半導体装置であって、前記ＰチャネルＭＯＳＦＥＴのゲート電極は、第１の濃度の酸素を含有する第１の導電性膜１１０ａと、前記第１の濃度より高い第２の濃度の酸素を含有する第２の導電性膜１１０ｂと、前記第２の濃度より低い第３の濃度の酸素を含有する第３の導電性膜１１０ｃと、を含む積層構造を有することを特徴とするものである。 （もっと読む）

【課題】フォトマスクやレジストを使用することなく、薄膜加工を簡単な工程で精度良く行う方法を提示する。また、低コストで半導体装置を作製する方法を提案する。
【解決手段】基板上に第１の層を形成し、第１の層上に光吸収層を形成し、光吸収層上に透光性を有する層を形成し、透光性を有する層側から光吸収層に選択的にレーザビームを照射する。光吸収層がレーザビームのエネルギーを吸収することで、光吸収層内における気体の放出、光吸収層の昇華または蒸発等により、光吸収層の一部および光吸収層に接する透光性を有する層の一部を除去する。残存する透光性を有する層または光吸収層をマスクとして用いて、第１の層をエッチングすることにより、従来のフォトリソグラフィー技術を用いずとも、第１の層を所望の場所で所望の形状に加工することができる。 （もっと読む）

【課題】 半導体デバイスと後工程の相互接続体との間の誘電体材料層内にコンタクト構造体を製造する方法を提供すること。
【解決手段】 本発明の実施形態は、半導体デバイスと後工程の相互接続体との間の誘電体材料層内にコンタクト構造体を製造する方法を提供する。この方法は、誘電体材料層内に少なくとも１つのコンタクト開口部を作成するステップと、化学気相堆積プロセスによって第１のＴｉＮ膜を形成するステップであって、第１のＴｉＮ膜はコンタクト開口部をライニングする（内側を覆う）ステップと、物理的気相堆積プロセスによって第２のＴｉＮ膜を形成するステップであって、第２のＴｉＮ膜は第１のＴｉＮ膜をライニングするステップとを含む。本発明の実施形態によって製造されるコンタクト構造体も提供される。 （もっと読む）

【課題】金属堆積のために基板表面を設計するためのプロセスおよび統合システム
【解決手段】実施形態は、銅配線について、エレクトロマイグレーション耐性を向上させるため、より低い金属抵抗率を提供するため、そして金属−金属またはシリコン−金属の界面接着を改善するために、金属−金属界面またはシリコン−金属界面を形成するプロセスおよび統合システムを提供する。統合システム内において、銅表面上にコバルト合金材料の薄い層を選択的に堆積させて、銅配線のエレクトロマイグレーション耐性を向上させるために、基板表面を調整する代表的方法が提供される。方法は、統合システム内において、基板表面から汚染物および金属酸化物を除去することと、汚染物および金属酸化物を除去した後に、統合システム内において、還元環境を使用して基板表面を再調整することとを含む。方法は、また、基板表面を再調整した後に、統合システム内において、銅配線の銅表面上にコバルト合金材料の薄い層を選択的に堆積させることも含む。また、上述された代表的方法を実施するためのシステムも、提供される。 （もっと読む）

被加工物１００の表面を選択的に改質するために提供された方法及び装置である。被加工物１００の上部表面１３０と優先的に接触する被加工物表面作用装置１２０を用いる実施形態では、上部表面１３０の化学的改質は、フィールド領域１３０のキャビティ又はリセス１３２の表面に影響することなく、被加工物１００の所望のフィールド領域１３０上で実行される。被加工物表面作用装置は被加工物１００の表面１３０を形成する物質と化学的に反応性である化学活性物質１４０を含む。化学的活性物質１４０は被加工物１００の表面１３０と接触して表面を化学的に改質する薄膜又はコーティングの形態であってよい。ある実施形態では被加工物表面作用装置はローラ又は半透過性膜等の固相アプリケータの形態であってよい。被加工物表面を改質した後、被改質表面に物質が選択的に堆積されてよい。
（もっと読む）

【課題】少ない工程数で、コスト削減が可能な半導体装置の作製方法を提供する。また、レジストを用いずとも所望の形状の半導体層を有する半導体素子を有する半導体装置の作製方法を提供する。また、基板上に形成された配線の欠陥を修正する際の効率を上げ、歩留まり及び量産性を高めることが可能な半導体装の作製方法を提供する。
【解決手段】透光性を有する基板の一方の面に光吸収層を形成し、透光性を有する基板の他方の面側からマスクを介してレーザビームを光吸収層に照射する。当該照射により、レーザビームのエネルギーが光吸収層に吸収される。当該エネルギーによる光吸収層内における気体の放出や光吸収層の昇華等により光吸収層の一部を解離させ、透光性を有する基板から光吸収層の一部を剥離させ、対向する基板上に選択的に光吸収層の一部を転写し、基板上に層を形成する。 （もっと読む）

【課題】 不揮発性メモリのウェルピックアップ構造を製造する方法を提供する。
【解決手段】 第1の導電型のウェル、デバイス分離構造及びダミーメモリ列を備える基板を提供する。ダミーメモリ列の各々は、第２の導電型のソース領域及び第２の導電型のドレイン領域を備える。基板の上に、開口を有する第１の層間絶縁層が形成され、その開口は、２つの隣接する第２の導電型のドレイン領域と、２つの隣接する第２の導電型のドレイン領域の間のデバイス分離構造とを露出させる。開口によって露出されたデバイス分離構造の一部が除去された後、開口によって露出された基板に第1の導電型のウェル延長ドープ領域が形成される。開口に、ウェルピックアップ導電層が形成される。基板の上に、ウェルピックアップ導電層を電気的に接続するダミービット線が形成される。 （もっと読む）

【課題】本発明は、半導体素子の層間接続のための金属の拡散を効率よく防止できる半導体素子及びその製造方法を提供する。
【解決手段】本発明は、半導体基板１；前記半導体基板１上にダマシンパターンが形成された層間絶縁膜２、３；前記ダマシンパターン内に形成され、三元系物質であるＣｏＦｅＢからなる拡散防止膜４；前記拡散防止膜上に形成されるシード膜５；及び、前記シード膜上に充填される銅配線７を含む。 （もっと読む）

【課題】ビットラインの抵抗を減らすための半導体素子のビットライン形成方法を提供する。
【解決手段】半導体素子のビットライン形成方法に関するものであり、所定の構造物が形成された半導体基板上にバリア金属膜を形成する段階と、バリア金属膜上に非晶質チタンカーボンニトリド膜を形成する段階と、ボロンガスが含まれた雰囲気で非晶質チタンカーボンニトリド膜上にタングステンシード層を形成する段階と、タングステンシード層上にタングステン膜を形成してビットラインを形成する段階を含む。 （もっと読む）

【課題】半導体装置におけるＳｉの粒界拡散を抑止できる金膜の形成技術を提供する。
【解決手段】第１金膜を、先ず半導体基板の温度を２１０℃以下に管理して全金膜厚の５０％以上の層厚で蒸着する。その後、半導体基板の温度を第１金膜の蒸着温度以上、２７０℃以下の温度で、蒸着した第１金膜を熱処理する。その後に、第２金膜を全金膜厚に合わせて蒸着して形成する。このようにして形成された金膜２０は、再結晶粒が大きく、その分結晶粒界が少なくなり、金膜表面へのＳｉの粒界拡散が効果的に抑制され、ペレット付けの時の接合強度の向上を図ることができる。 （もっと読む）

【課題】ＣＶＤ法により上部電極を成膜する際の下地層へのダメージを防止する半導体装置の製造方法および半導体装置を提供する。
【解決手段】半導体基板１１上の層間絶縁膜１６に設けられた凹部１７の内壁を覆う状態で、層間絶縁膜１６上にゲート絶縁膜１８を形成する工程と、ゲート絶縁膜１８上に、仕事関数を制御する第１ゲート電極層１９ａを形成する第１工程と、第１ゲート電極層１９ａ上に、下地層へのバリア性を有する第２ゲート電極層１９ｂを形成する第２工程と、第２ゲート電極層１９ｂが設けられた凹部１７を埋め込む状態で、第２ゲート電極層１９ｂ上に、化学的気相成長法により、第１ゲート電極層１９ａよりも抵抗の低い第３ゲート電極層１９ｃを形成する第３工程とを行うことを特徴とする半導体装置の製造方法と半導体装置である。 （もっと読む）

本発明において、半導体デバイスの接触抵抗を減少する方法が提供される。一実施形態では、この方法は、ソース及びドレイン領域並びにゲート構造を有する半導体デバイスが形成された基板を準備するステップと、熱アニールプロセスにより基板上でケイ化プロセスを遂行するステップと、基板上でレーザーアニールプロセスを遂行するステップと、を備えている。別の実施形態では、この方法は、注入されたドーパントを有する基板を準備するステップと、熱アニールプロセスにより基板上でケイ化プロセスを遂行するステップと、レーザーアニールプロセスによってドーパントを活性化するステップと、を備えている。 （もっと読む）

低接触抵抗ＣＭＯＳ集積回路（５０）とその製造方法が提供される。ＣＭＯＳ集積回路（５０）は、Ｎ型の回路領域（７２、７４）に電気的に結合された第１遷移金属（１０２）と、Ｐ型の回路領域（７６、７８）に電気的に結合され、第１遷移金属とは異なる第２遷移金属（９８）と、を含む。導電性バリア層（１０４）は第１遷移金属の各々の上に重なり、第２遷移金属およびプラグ金属（１１０）は導電性バリア層の上に重なる。
（もっと読む）

トランジスタゲートは、表面上に配置された一対のスペーサを有する基板と、スペーサ間で基板上にコンフォーマルに堆積された高ｋ誘電体と、高ｋ誘電体上とスペーサの側壁の一部に沿ってコンフォーマルに堆積されたリセスされた仕事関数金属と、リセスされた仕事関数金属上にコンフォーマルに堆積された第２の仕事関数金属と、第２の仕事関数金属上に堆積された電極金属とを含む。トランジスタゲートは、高ｋ誘電体を基板上のスペーサ間にあるトレンチ内にコンフォーマルに堆積し、高ｋ誘電体上に仕事関数金属をコンフォーマルに堆積し、仕事関数金属上に犠牲マスクを堆積し、仕事関数金属の一部を露出すべく犠牲マスクの一部をエッチングし、リセスされた仕事関数金属を形成すべく仕事関数金属の露出された一部をエッチングすることにより形成されうる。第２の仕事関数金属及び電極金属が、リセスされた仕事関数金属上に堆積されうる。 （もっと読む）