【課題】大気中での取り扱いの容易な新たなｎ型の有機半導体材料を提供する。
【解決手段】パーフルオロ系イオン交換樹脂または炭化水素系イオン交換樹脂で形成される有機半導体層２と、金、銀、白金、ニッケル、パラジウム、ルテニウム、ロジウム、オスミニウム、イリジウムの何れかから選択される貴金属系金属で構成される金属層３との接合部５を備えて有機半導体素子を構成する。 （もっと読む）

【課題】基板のステップカバレージを均一にし、金属層を平坦にする方法を提供し、サブハーフミクロンの適用分野において連続してボイドのない接点またはバイアを形成することを目的とする。
【解決手段】本発明の１つの態様において、耐熱性層が、高アスペクト比の接点またはバイアを有する基板上に堆積される。ＣＶＤによる金属層が、低温で耐熱性層上に堆積され、ＰＶＤ金属に対して共形のウェッティング層を提供する。次に、ＰＶＤ金属が、前に形成されたＣＶＤ金属層上に、その金属の溶融点より低い温度で堆積される。結果として生じるＣＶＤ／ＰＶＤ金属層は、実質的にボイドのないものである。金属被覆法は、統合された処理システムで実施されるのが好ましく、そのシステムは、ＰＶＤおよびＣＶＤ処理チャンバの両方を含み、基板が真空環境に入ると、バイアおよび接点の金属被覆が、ＣＶＤによるＡｌ層上に酸化物層を形成することなく行うことができる。 （もっと読む）

【課題】ゲート長を増加させずにゲート電極の低抵抗化を可能にする。
【解決手段】半導体基板１１上の絶縁膜１２に形成されたゲート形成溝１３の内部にゲート絶縁膜１６を介してゲート電極１７が形成され、前記ゲート電極１７の一方側の前記半導体基板１１にソース領域１４が形成され、他方側の前記半導体基板１１にドレイン領域１５が形成された半導体装置１において、前記ゲート電極１７は、前記ゲート形成溝１３内から前記絶縁膜１２表面より突出して形成されたゲート電極本体部３０と、前記ゲート電極本体部３０の前記絶縁膜１２表面より突出した部分の側壁に形成された導電性のサイドウォール１８とを有することを特徴とする。 （もっと読む）

発光ダイオードを製造するシステムおよび方法は、多層エピタキシャル構造体をキャリア基板上に形成するステップと、少なくとも１層の金属層をその多層エピタキシャル構造体上に堆積するステップと、そのキャリア基板を除去するステップとを含んでいる。 （もっと読む）

本発明は、酸化亜鉛の基板上に金属酸化物を有するショットキーコンタクトと同種のコンタクト、および、オーミックコンタクトを提供する。金属酸化物によるショットキーコンタクトと同種のコンタクト、および、オーミックコンタクトは、種々のデポジション技術およびリフトオフ・フォトリソグラフィ技術を用いて酸化亜鉛の基板上に形成される。金属酸化物によるショットキーコンタクトと同種のコンタクトの障壁の高さは、平面状の金属によるコンタクトの障壁の高さよりも大幅に高い。ショットキーコンタクトと同種のコンタクトの理想係数は、鏡像力により制御される場合の限界値に非常に近い値になっている。本発明により提供されるコンタクトは、ダイオード、パワーエレクトロニクス装置、ＦＥＴトランジスタ、および関連する構造、ならびに、紫外（ＵＶ）光検出器等の各種のオプトエレクトロニクス装置に応用され得る。
（もっと読む）

【課題】第１のＭＩＳトランジスタと第２のＭＩＳトランジスタとで相異なる絶縁材料からなるゲート絶縁膜を精度良く実現する。
【解決手段】Ｎ型ＭＩＳトランジスタＮＴｒは、半導体基板１００における第１の活性領域１００ａ上に形成された第１のゲート絶縁膜１０５ａと、第１のゲート絶縁膜上に形成された第１のゲート電極１０８ａとを備え、Ｐ型ＭＩＳトランジスタＰＴｒは、半導体基板における第２の活性領域１００ｂ上に形成され、第１のゲート絶縁膜とは異なる絶縁材料からなる第２のゲート絶縁膜１０３ｂと、第２のゲート絶縁膜上に形成された第２のゲート電極１０８ｂとを備え、第１のゲート電極と第２のゲート電極とは、素子分離領域上において、上部領域が互いに電気的に接続されていると共に、下部領域が互いに第１のゲート絶縁膜と同じ絶縁材料からなる側壁絶縁膜１０５ｘｙを挟んで分離されている。 （もっと読む）

【課題】ビット線コンタクト材料膜を直接にエッチングしてビット線コンタクトプラグを形成する方法を提供する。
【解決手段】方法は、ゲート構造と、基板内にありゲート構造の両側に隣接するソース／ドレインを備えるトランジスタを含む基板を設ける段階、基板の上に導電膜を形成し、導電膜の上にビット線コンタクト材料膜を形成し、ビット線コンタクト材料膜にハードマスク膜を形成する段階、導電膜をエッチングストップ膜として用い第一エッチング工程を行い、ハードマスク膜とビット線コンタクト材料膜をエッチングし、ソース／ドレインの上にビット線コンタクトプラグを形成する段階からなる。 （もっと読む）

可変抵抗材料を含むメモリセルを有するメモリデバイスは、単一のナノワイヤを含む電極を含む。各種方法は、そのようなメモリデバイスを形成するために使用し得、そのような方法は、メモリセルに、単一のナノワイヤの第１の端部と一定量の可変抵抗材料の間に接点を設置することを含む。電子システムは、そのようなメモリデバイスを含む。
（もっと読む）

【課題】絶縁破壊を起さない半導体特性に優れた半導体装置、かかる半導体装置を確実に製造する方法、当該半導体装置を備える高性能な半導体回路、電気光学装置および信頼性の高い電子機器を提供すること。
【解決手段】半導体装置１の製造方法は、基板２上にソース電極４およびドレイン電極５を形成する工程と、少なくともソース電極４およびドレイン電極５との間に、π共役系の有機化合物を含む有機半導体層７を形成する工程と、有機半導体層７上に、芳香族性をもたない炭素環式化合物である脂環式化合物の高分子がパラフィン炭化水素溶媒に溶解した塗布液を塗布した後、当該塗布液を脱溶媒処理することにより、前記脂環式化合物の高分子含むゲート絶縁層６を形成する工程と、ゲート絶縁層６上にゲート電極３を形成する工程とを有する。 （もっと読む）

【課題】
ウエハを研削して薄膜の半導体装置を形成する場合、チップの裏面は、各チップに分離してそれぞれ別途加工する必要があった。
【解決手段】
本発明では、ウエハ２ａの表面にハーフダイシングを行って溝部４を形成した状態で、剛性のある支持体５に接着層６を介してウエハ２ａの表面と貼り付ける。そして、ウエハ２ａの裏面を研削して各チップ２ｂに個片化したあと、チップ２ｂを支持体５から分離せずに、裏面電極９ａ形成などの熱処理を伴う裏面加工を行う。 （もっと読む）

【課題】特定の領域毎に同一材料を用いて異なる品質の半導体要素を作り分ける。
【解決手段】素子分離２及びウェル３，４が形成されたシリコン基板１表面にゲート酸化膜５を形成し、ゲート酸化膜５上にゲート電極７を形成する。ゲート電極７を挟むシリコン基板１上層に、エクステンション用の浅い拡散層８を形成する。ＮＭＯＳ領域を覆うように反射膜２８を形成した後、光源から可視光を照射することにより、ＰＭＯＳ領域にソース／ドレイン領域１０ａを形成する。反射膜２８を除去した後、光源から可視光を再度照射することにより、ソース／ドレイン領域１０ａとは異なる品質のソース／ドレイン領域がＮＭＯＳ領域に形成される。 （もっと読む）

【課題】電気的な特性が向上される半導体素子の形成方法を提供する。
【解決手段】この方法は、導電パターン１０５を有する半導体基板１００の上に絶縁膜１１０を形成する。絶縁膜をパターニングして導電パターンの一部を露出する開口部１１５を形成し、開口部の内壁及び絶縁膜の上部面に予備拡散防止膜１２０を形成する。予備拡散防止膜に酸素原子等を供給して第１拡散防止膜１２０ａを形成する。第１拡散防止膜により囲まれている開口部を埋める金属膜１５２を形成する。この方法により製造された半導体素子及び半導体素子の製造に利用する半導体クラスタ装備を提供する。 （もっと読む）

【課題】混晶層中のＧｅ濃度およびＣ濃度の許容範囲内で、チャネル領域に十分に応力を印加することが可能な半導体装置の製造方法および半導体装置を提供する。
【解決手段】Ｓｉ基板１上にダミーゲート電極３を形成する。次に、ダミーゲート電極３をマスクにしたリセスエッチングにより、リセス領域７を形成する。次いで、リセス領域７の表面に、ＳｉＧｅ層からなる混晶層８をエピタキシャル成長させる。続いて、ダミーゲート電極３を覆う状態で、混晶層８上に、層間絶縁膜１２を形成し、ダミーゲート電極３の表面が露出するまで、層間絶縁膜１２を除去する。ダミーゲート電極３を除去することで、層間絶縁膜１２にＳｉ基板１を露出する凹部１３を形成する。その後、凹部１３内にゲート絶縁膜１４を介してゲート電極１５を形成することを特徴とする半導体装置の製造方法である。 （もっと読む）

【課題】ゲートスタックのシート抵抗及びコンタクト抵抗が小さいながらも、不純物の外部拡散を効果的に抑制することのできる拡散防止膜を備える半導体素子を提供すること。
【解決手段】第１導電層（２１１）と、第１導電層（２１１）上に形成され、且つ金属シリサイド膜（２１２Ａ）及び窒素含有の金属膜（２１２Ｂ）の順に積層された第１拡散防止膜と、該第１拡散防止膜上の少なくとも窒素含有の金属シリサイド膜（２１２Ｄ）を含む第２拡散防止膜と、該第２拡散防止膜上の第２導電層（２１３）とを備える。 （もっと読む）

【課題】 埋設シリコン・ゲルマニウム合金及びシリコン炭素合金は、特に応力エンジニアリングによってＭＯＳＦＥＴの移動度を向上させるために、多くの有用な用途を提供するが、これらの表面上の合金化シリサイドの形成はデバイス性能を低下させる。
【解決手段】 本発明は、半導体基板上に配置されたそのようなシリコン合金表面上に非合金化シリサイドを設けるための構造体及び方法を提供する。これにより、同じ半導体基板上の埋設ＳｉＧｅによって移動度が高められたＰＦＥＴ及び埋設Ｓｉ：Ｃによって移動度が高められたＮＦＥＴの両方に対して、低抵抗コンタクトの形成が可能になる。さらに、本発明は、トランジスタ・デバイスのチャネル上の応力を増大させるために、ゲート誘電体のレベルを上回る厚いエピタキシャル・シリコン合金、特に厚いエピタキシャルＳｉ：Ｃ合金についての方法を提供する。 （もっと読む）

【課題】ゲートスタックのシート抵抗及びコンタクト抵抗が小さいながらも、不純物の外部拡散を効果的に抑制することのできる拡散防止膜を備える半導体素子の製造方法を提供すること。
【解決手段】本発明に係る半導体素子の製造方法は、第１導電層（２１）上に、少なくとも第１金属膜（２２Ａ）および窒素含有の金属シリサイド膜（２２Ｃ）を含む積層構造で拡散防止膜を形成するステップと、該拡散防止膜上に第２導電層（２３）を形成するステップとを含む。 （もっと読む）

半導体素子（１０）を形成する方法は、ゲート誘電体（１４）を基板（１２）の上に形成する工程と、金属電極（１６）をゲート誘電体（１４）の上に形成する工程と、ポリシリコンまたは金属を含む第１犠牲層（１８）を金属電極の上に形成する工程と、第１犠牲層（１７）を除去する工程と、そしてゲート電極コンタクト（４４）を金属電極（１６）の上に位置し、かつ金属電極（１６）に接続されるように形成する工程と、を含む。
（もっと読む）

【課題】ゲートコンタクト抵抗値及びシート抵抗値を同時に低くし得る中間構造物を有するゲート構造及びゲート構造を有する半導体素子、並びにそれらの製造方法を提供すること。
【解決手段】本発明の半導体素子は、上面及び下面を有する基板２１と、基板２１の上面近くに形成され、ゲート絶縁膜２２、ゲート絶縁膜２２上に形成された第１電極２３、第１電極２３上に形成された中間構造物２４、及び中間構造物２４上に形成された第２電極２５を含むゲート構造とを備え、中間構造物２４が、チタン（Ｔｉ）を含む第１Ｔｉ膜１０１と、タングステン及びシリコンを含み、第１Ｔｉ膜上に形成された第２Ｗ膜２４Ｄとを備えることを特徴とする。 （もっと読む）

【課題】金属膜と絶縁膜との反応物の生成を抑制し、良好な電気的特性を備える半導体装置及びその製造方法を提供する。
【解決手段】半導体装置１０は、基板１１と、半導体層１２と、絶縁膜１３と、保護膜１５と、ソース電極２１と、ドレイン電極２２と、ゲート電極２３と、を備える。半導体装置１０は絶縁膜１３の少なくとも上面を覆うように形成された保護膜１５を備えることによって、ソース電極２１とドレイン電極２２とに含まれるアルミニウムと絶縁膜１３とが反応することを抑制することができ、電極の抵抗増加、電流コラプスの増加を抑え、良好な電気的特性を備える。 （もっと読む）

【課題】コンタクト抵抗を下げて適切な値にできるコンタクト部の形成方法を提供する。
【解決手段】コンタクトホールの形成方法では、（１）基板上に第１の導電膜を成膜したのち、該第１の導電膜をパターニングして第１の電極配線を形成する第１の工程と、（２）該基板上に絶縁膜を成膜する第２の工程と、（３）該絶縁膜にコンタクトホールを形成する第３の工程と、（４）該絶縁膜上に第２の導電膜を成膜したのち、該第２の導電膜をパターニングして第２の電極配線を形成する第４の工程とを含むコンタクトホールの形成方法であって、該コンタクトホールのコンタクト抵抗を下げるために、該第１の導電膜をパターニングした後であって、該絶縁膜を成膜する前に、第１の導電膜の表面を酸化雰囲気下でＵＶ光を照射するＵＶ処理をすることで表面を酸化処理する。 （もっと読む）