【課題】ゲート長の短縮に対応して最適な接合深さのエクステンション部を形成できなくなってきている。
【解決手段】ゲートスタック７と側壁絶縁膜９からなる所定の幅のスペーサをマスクとする不純物のイオン注入と活性化アニールにより、２つのソース・ドレイン領域１０をＰウェル３に形成する。側壁絶縁膜９を除去し、これより薄い隔壁絶縁膜１１を形成することによって、このスペーサの幅方向両側を後退させる。これによりスペーサのエッジと２つのソース・ドレイン領域１０のエッジとを幅方向両側で離す。この状態で、後退したスペーサの幅方向両側に露出し２つのソース・ドレイン領域１０を含むウェル領域に選択的なエピタキシャル成長により半導体材料を成長させ、後退したスペーサにより分離する２つのエクステンション部１２を形成する。この製法においては、イオン注入の活性化アニールによりエクステンション部１２内の不純物がＰウェル３内に熱拡散しない。
（もっと読む）

【課題】Ｃｕ配線中にＣｕとは異なる金属材料を均一に拡散させたＣｕ合金配線を形成することが可能な半導体装置の製造方法を提供する。
【解決手段】基板１１上の層間絶縁膜１７に設けられた接続孔１８に合金層を形成する半導体装置の製造方法であって、接続孔１８の内壁を覆う状態で、第１のＣｕ層２０ａを形成する第１工程と、第１のＣｕ層２０ａ上にＡｇ層２１を形成する第２工程と、Ａｇ層２１が設けられた状態の接続孔１８を第２のＣｕ層２０ｂで埋め込む第３工程と、熱処理による拡散により、ＣｕＡｇ合金からなるヴィアを形成する第４工程とを有することを特徴とする半導体装置の製造方法である。 （もっと読む）

【課題】空孔を有する低誘電率絶縁膜上にバリアメタルを成膜する前におけるビア底の高抵抗層の除去手段として、プラズマを用いない新規な半導体装置の製造方法及び製造装置を提供する。
【解決手段】層間膜に比誘電率の値が３未満の低誘電率膜１０２を用いた金属膜配線１０３を含む半導体装置の製造方法において、前記金属膜配線と前記層間膜の間に形成されるバリアメタル１０５を成膜する前に、１００℃〜４００℃に温調されたＮＨ3ガスなどの還元性を有するガスもしくは還元性を有するガスを含む混合ガスで熱還元処理を行う。 （もっと読む）

【課題】 ゲート誘電体とゲート電極との間にＶ_t安定化層を含む半導体構造を提供することにある。
【解決手段】 Ｖ_t安定化層は、構造のしきい電圧およびフラットバンド電圧を目標値に安定化することができ、窒化金属酸化物または窒素なし金属酸化物を含み、Ｖ_t安定化層が窒素なし金属酸化物を含む条件で半導体基板またはゲート誘電体のうちの少なくとも一方が窒素を含む。また、本発明は、このような構造を形成する方法も提供する。 （もっと読む）

【課題】ＰチャネルトランジスタとＮチャネルトランジスタの仕事関数を、価電子帯上端と伝導帯下端にそれぞれ近づけることで、しかも製造工程数を大幅に増加させることなく、金属ゲートの高い閾値電圧を低下させた半導体装置およびその製造方法を可能とする。
【解決手段】Ｐチャネルトランジスタ２とＮチャネルトランジスタ１とを有する半導体装置であって、Ｐチャネルトランジスタ２のゲート電極３９はニッケルからなり、Ｎチャネルトランジスタ１のゲート電極２９はアンチモンを含んだニッケルシリサイドからなるものである。 （もっと読む）

【課題】本発明は、しきい値のずれが生じにくく、高速動作が可能な逆スタガ型ＴＦＴを有する液晶表示装置の作製方法を提供する。また、スイッチング特性が高く、コントラストがすぐれた表示が可能な液晶表示装置の作製方法を提供する。更には、少ない原料でコスト削減が可能であり、且つ歩留まりが高い液晶表示装置の作製方法を提供する。
【解決手段】 本発明は、耐熱性の高い材料でゲート電極を形成した後、非晶質半導体膜の結晶化を促進する触媒元素を有する層、非晶質半導体膜、及びドナー型元素又は希ガス元素を有する層を形成し加熱して、非晶質半導体膜を結晶化すると共に触媒元素を結晶性半導体膜から除いた後、該結晶性半導体膜の一部を用いて半導体領域を形成し、該半導体領域に電気的に接するソース電極及びドレイン電極を形成し、ゲート電極に接続するゲート配線を形成して、逆スタガ型ＴＦＴを形成する。 （もっと読む）

【課題】 ウェハ面内において無電解メッキ法による所定のキャップ層を均一に形成するための半導体装置の製造方法と、その製造方法によって得られる半導体装置を提供する。
【解決手段】 リセス５ｂの内部を含む層間絶縁膜５の全面に導電性薄膜９が形成される。次に、無電解メッキ法により、導電性薄膜９上にＣｏＷＰ膜の無電解メッキ層１０が形成される。次に、ＣＭＰ処理を施すことにより、リセス５ｂ内に位置する無電解メッキ層１０および導電性薄膜９の部分を残して、層間絶縁膜５の上面上に位置する無電解メッキ層１０および導電性薄膜９の部分が除去されて、半導体装置において、銅メッキ層および無電解メッキ層等を含む銅配線が形成される。また、リセス５ｂ内に位置する無電解メッキ層および導電性薄膜は銅メッキ膜を覆うキャップ層とされる。 （もっと読む）

【課題】本発明は接着力に優れた多層薄膜を含む素子及びその製造方法を提供する。
【解決手段】本発明によると、基板上に形成された窒化タンタル膜と、窒化タンタル膜上に形成されたタンタル膜と、タンタル膜上に形成されたＡｕ薄膜とを含む多層薄膜を含む素子に関する。また、本発明は窒化タンタル膜が形成された基板上にタンタルを所定厚さに蒸着させた後に、Ａｕ薄膜を蒸着させて多層薄膜を製造し、これを熱処理する工程を含む素子の製造方法に関する。 （もっと読む）

【課題】略規則性をもって配列されたチャネル形成領域構成微粒子と有機半導体分子との結合を有するチャネル形成領域を備えた電界効果型トランジスタを提供する。
【解決手段】電界効果型トランジスタは、ソース／ドレイン電極１４、チャネル形成領域１５、ゲート絶縁層１３及びゲート電極１２を備え、少なくとも、ソース／ドレイン電極１４間に位置する支持体１１の部分とチャネル形成領域１５との間には、下地層３０が形成され、下地層３０は電気的絶縁材料から成る下地層構成微粒子３１が略規則性をもって配列されて成り、チャネル形成領域１５は、導体又は半導体から成るチャネル形成領域構成微粒子２１と、該チャネル形成領域構成微粒子２１と結合した有機半導体分子２２とによって構成された導電路２０を有し、下地層３０の微粒子配列状態に基づき、チャネル形成領域構成微粒子２１が略規則性をもって配列されている。 （もっと読む）

【課題】その後の加工プロセスとの整合性を有し、かつ、表面のダメージをより簡便にかつ効率良く修復する事ができる表面疎水化法、ならびに表面のダメージの修復に使用可能な表面疎水化用組成物、及び前記表面疎水化方法によって、表面疎水化処理が施された層を含む半導体装置及びその製造方法、を提供する。
【解決手段】層間絶縁膜２０をエッチングして形成された凹部２２の内壁２２ａの表面に、（Ａ）官能基を有するシラン化合物と、（Ｂ）有機溶媒と、（Ｃ）安定化剤とを含む膜を形成し、前記膜中に含まれるシラン化合物と、前記凹部内壁表面にエッチングで生成されたシラノール基を反応させることによって、前記凹部内壁表面に疎水性膜２４を形成した後、凹部内に導電性膜２６を充填する。 （もっと読む）

後に酸素含有環境に晒されるときに下地の金属層の特性及び形態を維持する不動態化された金属層を形成する方法が提供される。当該方法は、処理チャンバー（１）内に基板（５０、３０２、４０３、５１０）を設置する工程、化学的気相堆積法にて基板（５０、３０２、４０３、５１０）上にレニウム金属層（３０４、４０８、５８０）を堆積するために、レニウム−カルボニル前駆体を含有する処理ガスに基板（５０、３０２、４０３、５１０）を晒す工程、及びレニウム金属表面でのレニウム含有ノジュール（３０６）の酸素誘起成長を抑制するために、レニウム金属層（３０４、４０８、５８０）上にパッシベーション層（４１４、５９０）を形成する工程を有する。
（もっと読む）

【課題】熱電変換材料の表面に、緻密で高品位、密着力の高いコーティング皮膜を形成し、簡便且つ低コストで電極を得る。
【解決手段】ショットコーティング技術を用い、ＢｉＴｅなどからなる熱電変換材料の表面に、粒径が０.５〜２００μｍのニッケル、鉄、コバルト、アルミニウムなどからなり、銅より融点の低い金属粉末を常温・大気中で、２００〜１０００ｍ／ｓで高速噴射することによって、金属皮膜又は金属を主体とした電極皮膜を形成する。 （もっと読む）

【課題】 ＳｉＣ基板に対して、低抵抗で良好なオーミック電極を容易に形成できるＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法を提供する。
【解決手段】 ｎ型ＳｉＣ基板１ａの電極形成領域上に、該ｎ型ＳｉＣ基板１ａの導電型と同一の導電型（ｎ型）の不純物を有してなる不純物拡散源層２ａを形成し、不純物拡散源層２ａ上に、Ｎｉなどの金属からなる金属層３を形成し、不純物拡散源層２ａ及び金属層３に対して焼鈍処理を施すことを特徴とする。 （もっと読む）

集積回路内の金属（３０４）の相互接続の製造工程および品質を改善するために、ガスクラスタ・イオンビーム（ＧＣＩＢ）（１２８）によって集積回路相互接続構造の溝やビア内の材料を取り除いたり再配分したりする方法が開示されている。この工程では、構造の入口の領域での不要な「ネックイン」を広げ、構造の頚部または底部等のより厚い領域から側壁に、バリア金属（３０８）を再堆積させたり、スパッタリングによって構造の底部の余分で不要な材料の一部を取り除く。ＧＣＩＢ処理は、バリア金属堆積後で銅シード層（３１０）／銅（３１２）電気メッキ前に適用することも、銅シード層（３１０）の形成後で電気メッキ前に適用することもできる。この方法は、既知の相互接続堆積技術の有用性を、次世代以降の集積回路まで拡張できる。
（もっと読む）

ゲート電極の層を堆積させる方法が提供される。その方法には、ドープされた多結晶シリコン層と、タングステンシリサイド薄層と、金属層とを堆積させるステップが含まれる。一態様においては、ドープされた多結晶シリコン層とタングステンシリサイド薄層は集積処理システム内に堆積される。他の態様においては、タングステンシリサイド層を堆積させるステップには、多結晶シリコン層をシリコン源に曝す工程と、タングステンシリサイド層を堆積させる工程と、タングステンシリサイド層をシリコン源に曝す工程とが含まれる （もっと読む）

本発明は、ＣＭＯＳ素子を製造する方法に関し、その方法は、絶縁材料層（１０２）をその中に有する半導体基板（１０１）を準備するステップと、絶縁層（１０２）の上に第１の材料層（１０６）を形成するステップとを備え、第１の材料層（１０６）の厚さが、第１の能動素子を担持する第１の領域（１０３）では、第２の能動素子を担持する第２の領域（１０４）より薄い。次いで、第２の材料層（１０７）が、第１の材料層（１０６）上に形成され、次いで、その構造体に熱処理が行われて、第１と第２の材料が合金化される。第１の領域上の両層部分は全体が合金化されるが、第２の領域上の両層部分はそうはならず、その結果、第１の材料層（１０６）の一部分（１０９）が残留する。
（もっと読む）

【課題】 サイドウォールの酸化膜・シリコン界面の窒化による界面準位の発生を抑制することにより、トランジスタの性能劣化を防止する。
【解決手段】 基板１０１上に形成されたゲート電極１０４と、ゲート電極１０４の側壁に形成された第１のサイドウォールである酸化膜１０５と第２のサイドウォールである窒化膜１０６と、ゲート電極１０４の側方に位置する基板１０１の領域の中に形成された低濃度不純物拡散領域１０７と高濃度不純物拡散領域１０９とを備え、第１のサイドウォールである酸化膜１０５と低濃度不純物拡散領域１０７との界面における窒素濃度が１×１０²⁰ｃｍ^-3以下である。これにより低濃度不純物拡散領域１０７と第１のサイドウォールである酸化膜１０５の界面における界面準位の発生量が少なくなり、界面準位による低濃度不純物拡散領域への空乏層の形成を抑制し、トランジスタ性能の劣化を防止する。 （もっと読む）

【目的】 不純物の残留を抑制し、バリアメタルを高純度に成膜することを目的とする。
【構成】 基体上にＴａ［Ｎ（（ＣＨ_３）_２］_５を供給するＴａ［Ｎ（（ＣＨ_３）_２］_５供給工程（Ｓ１０２）と、前記Ｔａ［Ｎ（（ＣＨ_３）_２］_５におけるＴａとは異なるＣを除去するＨ_２供給工程（Ｓ１０６）と、前記Ｃが除去された前記Ｔａ［Ｎ（（ＣＨ_３）_２］_５の吸着分子に基づいて前記ＴａＮ膜を生成するＮＨ_３供給工程（Ｓ１０８）と、を備え、前記Ｔａ［Ｎ（（ＣＨ_３）_２］_５工程とＨ_２供給工程とＮＨ_３供給工程とを繰り返すことで、前記基体上にＴａＮ膜を堆積させることを特徴とする。 （もっと読む）

【課題】 機械的強度に優れると共に、低抵抗であって且つ絶縁膜に対する密着性の高いバリアメタル膜を有する半導体装置を提供する。
【解決手段】 基板（１）上に形成された絶縁膜（６）と、絶縁膜（６）中に形成された埋め込み金属配線（１０）と、絶縁膜（６）と金属配線（１０）との間に形成されたバリアメタル膜（Ａ１）とを備えた半導体装置において、バリアメタル膜（Ａ１）は、絶縁膜（６）が存在している側から金属配線（１０）が存在している側へ向かって順に積層されている金属酸化物膜（７）、金属化合物膜（８）及び金属膜（９）よりなる。金属化合物膜（８）の弾性率は、金属酸化物膜（７）の弾性率よりも大きい。 （もっと読む）

【課題】 セルフアライン形成技術によりセルフアライン形成領域の絶縁膜に形成されたコンタクトホールの径に比較してさらに開孔幅の大きな穴部を絶縁膜の上部に形成するためセルフアライン形成領域を再度エッチング処理する必要があったとしても、セルフアライン形成領域内のセルフアラインマスク膜に悪影響が及ぼされることなく、さらにセルフアライン形成領域に対して複数回に分けて接続配線を埋込み形成する必要をなくす。
【解決手段】 領域ＣＢ２に対して第１のコンタクトホール１６を形成した後、フォトレジスト３８、塗布型酸化膜３９、フォトレジスト４０の３層構造の多層レジスト構造４１を形成し、第５のシリコン酸化膜２３の上部に穴部２４および２５を形成する。 （もっと読む）