【課題】銅配線層を電解メッキ法で形成する際に電極となるシード層の溶解に起因する銅メッキ層の欠陥の発生を抑制する電解メッキ液及び該メッキ液を用いた電解メッキ方法を提供する。
【解決手段】電解メッキ液として、極性溶媒と、前記極性溶媒中に溶解した硫酸銅を含み、さらに添加剤として、硫黄化合物よりなるアクセラレータと、前記アクセラレータよりも小さい分子量を有する還元剤とを添加した電解メッキ液を使う。 （もっと読む）

【課題】半導体基板上のサブミクロン構造について、メタライゼーションに先立つ予備洗浄を提供する。
【解決手段】この方法は、酸素、CF4/O2の混合物またはHe/NF3の混合物のような反応性ガスのプラズマからのラジカルを用いてサブミクロン構造を洗浄することを含み、このプラズマは、好ましくは遠隔プラズマ源により発生され、ラジカルは基板が配置されるチャンバーに供給される。サブミクロン構造内に残留する自然酸化物は、好ましくは、第二の工程において水素を含むプラズマからのラジカルで還元される。第一のまたは両方の洗浄工程に続いて、当該構造は、利用可能なメタライゼーション技術によって金属で充填することができる。これは、典型的には、アルミニウム、銅またはタングステンの蒸着に先立って、露出した誘電体表面にバリア／ライナー層を蒸着することを含む。この予備洗浄およびメタライゼーション工程は、入手可能な一貫処理プラットホーム上で行うことができる。 （もっと読む）

【課題】コンパクト化が可能な半導体装置および当該半導体装置を用いた電子機器を提供する。
【解決手段】半導体装置１は、基板５と、基板５の主表面上に形成され、基板５の表面に沿った方向に電流を流すためのソースおよびドレイン領域９、１０と、ソースおよびドレイン領域９、１０の少なくともいずれか一方に電気的に接続されたソース電極２またはドレイン電極４とを備える。ソース電極２またはドレイン電極４はソースおよびドレイン領域９、１０のいずれか一方上から基板５の端面上にまで延在している。 （もっと読む）

【課題】製造が容易で、かつ従来に比べて高い耐圧を実現することが可能な半導体装置およびその製造方法を提供する。
【解決手段】ＭＯＳＦＥＴ１は、ｎ^＋ＳｉＣ基板１０と、ｎ⁻ＳｉＣ層２０と、一対のｐウェル２１と、ｎ^＋ソース領域２２と、ソースコンタクト電極８０と、一対のｐウェル２１内のそれぞれにおいて、ｎ^＋ソース領域２２とｎ^＋ＳｉＣ基板１０との間の領域からソースコンタクト電極８０に接する位置にまで延在するように形成され、ｐウェル２１よりも高濃度のｐ型不純物を含むｐ^＋領域２３とを備えている。一対のｐウェル２１のうち、一方のｐウェル２１内に形成されたｎ^＋ソース領域２２と他方のｐウェル２１内に形成されたｎ^＋ソース領域２２との距離Ｌ_１は、一方のｐウェル２１内に形成されたｐ^＋領域２３と他方のｐウェル２１内に形成されたｐ^＋領域２３との距離Ｌ_２よりも小さくなっている。 （もっと読む）

【課題】配線を形成したときに電極と配線との密着性を向上できる炭化珪素半導体装置の製造方法を提供する。
【解決手段】炭化珪素半導体装置１００ａの製造方法は、以下の工程を備えている。まず、炭化珪素半導体層１１０が準備される。そして、炭化珪素半導体層１１０の表面に、金属層が形成される。そして、金属層を熱処理することにより電極１５０が形成される。そして、電極１５０の表面の炭素を除去するためのエッチングが行なわれる。金属層を形成する工程では、金属層を熱処理する温度において炭素よりもシリコンとの反応性が高い金属層を形成する。 （もっと読む）

【課題】画素アレイ部のトランジスタの領域にシリサイドを形成しない場合においてゲート電極の抵抗を低減する。
【解決手段】周辺回路部１１を構成するトランジスタの領域にはシリサイド層１４０を形成する。画素アレイ部１０のフォトダイオードおよびトランジスタの領域にはシリサイド層１４０を形成しないが、トランジスタのゲート電極１２２_10 は金属材で形成する。その製法としては、画素アレイ部１０および周辺回路部１１にフォトダイオードやトランジスタを形成した後、画素アレイ部のトランジスタの領域にはシリサイドが形成されないように窒化シリコンなどで覆って、周辺回路部１１を構成するトランジスタの領域にシリサイド層１４０を形成する。その後、画素アレイ部１０のトランジスタのゲート電極１２２_10 部分に存在していた電極材を金属材に置換する。 （もっと読む）

【課題】ゲルマニウム層に浅いｎ型不純物拡散領域を形成可能とした半導体装置を提供する。
【解決手段】ゲルマニウムを主成分とするｐ型半導体と、前記ｐ型半導体の表面に選択的に設けられた一対のｎ型不純物拡散領域と、前記一対のｎ型不純物拡散領域により挟まれた前記ｐ型半導体の上に設けられたゲート絶縁層と、前記ゲート絶縁層の上に設けられたゲート電極と、を備え、前記ｎ型不純物拡散領域の少なくとも一部は、シリコン及び炭素から選択された少なくともいずれかの添加元素を含有していることを特徴とする半導体装置が提供される。 （もっと読む）

【課題】シェアードコンタクトと不純物拡散領域との接触抵抗を小さくする。
【解決手段】半導体基板３０１上に、ゲート絶縁膜３１２を介して形成された第１のゲート電極３１０と、ゲート絶縁膜３２２を介して形成された第２のゲート電極３２０と、第１および第２のゲート電極３１０および３２０の間の半導体基板３０１表面に形成された不純物拡散領域と、第２のゲート電極３２０と不純物拡散領域との間を接続するシェアードコンタクト２２４とを備える半導体記憶装置において、シェアードコンタクト２２４は、セルフアラインコンタクト手法による開口と、第２のゲート電極３２０と接続を取るための開口とにより形成される。このセルフアラインコンタクト手法を用いることで、シェアードコンタクト２２４と不純物拡散領域との接触面積が最大限確保され、接触抵抗が低減される。 （もっと読む）

本明細書に記載される実施形態は、基板上の自然酸化表面を取り除くと同時に、下層の基板表面をパッシベートするための方法を提供する。一実施形態において、プロセスチャンバ内に、酸化物層を有する基板の位置決めを行い、基板の第１の温度を約８０℃未満に調整し、プロセスチャンバ内において、約１０以上のＮＨ_３／ＮＦ_３モル比を有するアンモニア及び三フッ化窒素を含むガス混合物からクリーニングプラズマを生成し、基板上にクリーニングプラズマを凝縮することを含む方法が提供される。ヘキサフルオロ酸アンモニウムを含む薄膜が、プラズマクリーニングプロセスの間に、自然酸化物から部分的に形成される。本方法は、さらに、プロセスチャンバ内において、約１００℃以上の第２の温度まで基板を加熱しつつ、基板から薄膜を取り除き、その上にパッシベーション表面を形成することを含む。
（もっと読む）

【課題】高い導電性と良好な透明性を併せ持ち、液相製膜により容易に製造できる透明導電膜を提供することにあり、さらに、この透明導電膜を用いた透明導電性フィルム、さらには大面積においても電極での電圧降下が抑えられたフレキシブル透明面電極を提供することにある。
【解決手段】少なくとも金属ナノワイヤを含有する透明導電膜において、通電処理により少なくとも一部の該金属ナノワイヤ同士が接合されていることを特徴とする透明導電膜。 （もっと読む）

【課題】熱処理工程においてウェハの表面荒れを十分抑制することにより、当該表面荒れに起因した特性の低下を抑制することが可能な半導体装置の製造方法、および表面荒れに起因した特性の低下が抑制された半導体装置を提供する。
【解決手段】半導体装置としてのＭＯＳＦＥＴの製造方法は、炭化珪素からなるウェハ３を準備する工程と、ウェハ３を加熱することにより、活性化アニールを実施する活性化アニール工程とを備えている。そして、活性化アニール工程においては、ウェハ３が、ウェハ３とは別の発生源であるＳｉＣ片６１から発生した炭化珪素の蒸気を含む雰囲気中において加熱される。 （もっと読む）

【課題】それぞれが最適なゲート絶縁膜及びゲート電極を有するｐ型ＭＩＳＦＥＴ及びｎ型ＭＩＳＦＥＴを備え且つ不良の原因となるポリシリコン膜残渣が発生することがない半導体装置を実現できるようにする。
【解決手段】半導体装置は、半導体基板１０の第１領域１０Ａの上に形成された第１のゲート絶縁膜１３Ａと、第１のゲート絶縁膜１３Ａの上に形成された第１のゲート電極１４Ａと、半導体基板１０の第２領域１０Ｂの上に形成された第２のゲート絶縁膜１３Ｂと、第２のゲート絶縁膜１３Ｂの上に形成された第２のゲート電極１４Ｂとを備えている。第１のゲート絶縁膜１３Ａは、第１の金属を含む第１の材料からなる第１の絶縁膜を有し、第２のゲート絶縁膜１３Ｂは、第１の材料と第２の金属を含む第２の材料とが混合された第２の絶縁膜を有する。 （もっと読む）

【課題】金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）において、本発明の目的は、ｈｉｇｈ−Ｋ誘電膜と金属ゲートとの間の界面特性を向上させることにより、電気的特性およびデバイス性能を向上させることである。
【解決手段】ｈｉｇｈ−Ｋ誘電体上に金属ゲートを蒸着することによりＭＯＳＦＥＴの製造においてｈｉｇｈ−Ｋ誘電膜と金属ゲートとの間の界面を向上させる方法は、熱アニーリングモジュール内で、その上にｈｉｇｈ−Ｋ誘電膜が蒸着された基板をアニールするアニーリングステップと、金属ゲート蒸着モジュール内で、前記アニールされた基板上に金属ゲート材料を蒸着させる蒸着ステップとを含み、真空を破ることなく、前記アニーリングステップおよび前記蒸着ステップが連続的に行なわれることを特徴とする。 （もっと読む）

【課題】過剰の温度を必要としない金属堆積に適合する脱着方法を提供する。
【解決手段】金属膜を基材上に堆積させる方法は、超臨界プレクリーンステップ、超臨界脱着ステップ、および金属堆積ステップを含む。好ましくは、プレクリーンステップは、基材の金属表面から酸化物層を除去するために超臨界二酸化炭素およびキレート化剤を基材と接触して維持することを含む。金属膜を基材上に堆積させるための装置は、移送モジュール、超臨界プロセシング・モジュール、真空モジュール、および金属堆積モジュールを含む。 （もっと読む）

本発明は、滑らかな及び／又はドーム形の輪郭を備えた誘電体層、導電体層、及び／又は半導体層を有する電気的活性デバイス（例えば、キャパシタ、トランジスタ、ダイオード、浮遊ゲートメモリセルなど）と、このようなデバイスを、半導体、金属又は誘電体の前駆体を含むインク組成物を堆積又は印刷（例えば、インクジェット印刷）することによって形成する方法とに関する。滑らかな及び／又はドーム形の断面輪郭は、急激な段差がない滑らかな形状移行を可能にし、それによって堆積時のフィーチャの不連続を防止し、続いて堆積される構造体のより完全な段差被覆性を得ることができる。本発明の輪郭により、熱酸化による酸化物層の均一な成長も、それに続く構造体のほぼ均一なエッチング速度も得られる。このような酸化物層は、均一な厚さを有し、下の電気的活性フィーチャのほぼ完全な被覆を実現することができる。均一なエッチングが、単純な等方性エッチングによって電気的活性構造体の臨界寸法を低減する効率的な方法を可能にする。 （もっと読む）

【課題】 マイクロプラズマの径を可能な限り小さくし、その熱容量を低減させてプラズマジェット照射時の基板のダメージを防ぐと共に、金属等を溶融、蒸発又は気化させ、プラズマジェットと共に噴出させることにより、基板上に微小なサイズの金属等のドット及びラインを形成する。
【解決手段】 マイクロプラズマにより溶融、蒸発又は気化する材料を、低融点基板上にドット状に堆積した直径１〜１００μｍの前記材料のドットを備えていることを特徴とする微小なドットを備えた低融点基板。石英管の中に堆積させるための材料及びプラズマガスを導入すると共に、石英管の外周に誘導コイルを配置し、この誘導コイルに高周波を印加して材料を溶融、蒸発又は気化させ、１００μｍ以下の内径を有する石英管のキャピラリー先端から基板に向かって噴射させることを特徴とする基板上の微小な領域にドット又はラインを形成するマイクロプラズマによる堆積方法。 （もっと読む）

半導体集積回路デバイス基板のシリコン貫通ビアフィーチャー（through silicon via feature）を金属被膜する方法であって、ここで前記半導体集積回路デバイス基板を銅イオン源、有機スルホン酸あるいは無機酸、あるいは分極剤および／あるいは減極剤から選ばれる１つあるいはそれ以上の有機化合物、および塩素イオンからなる電解銅堆積組成物に浸漬することからなる。 （もっと読む）

【課題】高ｋ材料を高温でエッチングする方法を提供する。
【解決手段】一実施形態において、基板上の高ｋ材料をエッチングする方法は、高ｋ材料層をその上に有する基板をエッチングチャンバ内に設置し、少なくともハロゲン含有ガスを含むエッチングガス混合物からプラズマをエッチングチャンバ内に発生させ、プラズマの存在下で高ｋ材料層をエッチングしながらエッチングチャンバの内部表面の温度を約１００℃を越えて維持し、プラズマの存在下で高ｋ材料層をエッチングしながら基板温度を約１００℃〜約２５０℃に維持することを含んでいてもよい。 （もっと読む）

本発明は、第１および第２メインコンタクト（７）、例えば、ソースおよびドレインコンタクトと、制御コンタクト、例えば、ゲートコンタクト（１０ａ）とを備えたＩＩＩ−Ｖ族ＣＭＯＳデバイスの製造方法に関する。該方法は、ダマシンプロセスを用いて制御コンタクト（１０ａ）を設けることを少なくとも含む。こうして２０ｎｍ〜５μｍの長さおよびショットキー挙動を持つ制御コンタクト（１０ａ）が得られる。Ｃｕなどの低抵抗材料の使用によりゲート抵抗を減少させることができ、ＩＩＩ−Ｖ族ＣＭＯＳデバイスの高周波性能を改善できる。
（もっと読む）

【課題】 半導体素子の表面に金属電極を形成する場合、バリア膜を形成することで、半導体素子の表面にめっき法を用いて厚い金属電極を形成することができる。しかし、バリア膜は導電性があるため、金属電極間に存在するバリア膜は絶縁する必要がある。
【解決方法】 層間絶縁膜１２が形成された半導体素子１４の表面に導電性のあるバリア膜１０を形成する。バリア膜１０の表面に金属電極５を形成した後に、半導体素子１４を熱酸化する。金属電極４が形成されていない領域のバリア膜１０ｃは酸化され絶縁性を示す。これにより金属電極同士は絶縁される。また金属電極５が形成されている領域のバリア膜１０ａ，１０ｂは金属電極５がマスクの役割を果し、酸化されず導電性を保つ。これにより金属電極５と半導体素子１４との導通は確保される。
その後、金属電極５表面の酸化膜２２を除去することで、金属電極５の導通も確保される。 （もっと読む）