【課題】静電気に対する耐性を向上させることのできるレギュレータ回路及びそれを用いた半導体装置を提供することを目的とする。
【解決手段】外部回路に電流を供給するための出力段トランジスタＴＲ１を内蔵したレギュレータ回路において、出力段トランジスタＴＲ１に対して並列に静電気保護用トランジスタＴＲ２が形成されている。静電気保護用トランジスタＴＲ２のベースは、例えば、出力段トランジスタＴＲ１のベースに接続される。また例えば、静電気保護用トランジスタＴＲ２のベースは、グランドライン１５または静電気保護用トランジスタＴＲ２のエミッタに接続される。 （もっと読む）

【課題】共通の半導体基板の上に複数の半導体素子を形成すると寄生トランジスタが形成される。
【解決手段】寄生トランジスタの動作を抑制することができる複合半導体装置は、ｐ型の第１の半導体領域７の上にｎ型の第２の半導体領域８と環状に形成された第３、第４及び第５の半導体領域９，１１，１２を有する。最も内側に配置されたｎ⁺型の第５の半導体領域１２の内側に抵抗膜３が配置されている。この抵抗膜３はドレイン電極１８と接続導体３０との間に接続されている。 （もっと読む）

【課題】フライホイールダイオードを内蔵したパワースイッチングデバイスにおける、高速スイッチング性向上と、安価に製造できるデバイス構造と製造方法。
【解決手段】下面にコレクタ電極を有するＮ+半導体層上面に形成したＮ-半導体層上面から厚み方向にＰ型領域を櫛状に形成し、該Ｐ型領域上面をエミッタ電極に接続したショトキー金属層に接合してなる、ＭＰＳ構造体のダイオードをコレクタ・エミッタ間に造り込み、ＭＰＳ構造のダイオードの逆回復時間が従来のＰＩＮダイオードの６分の１に短くすることが出来た。 （もっと読む）

【課題】半導体基板上にダイオードを搭載した構成において、基板への漏れ電流の低減を図る。
【解決手段】第１導電型不純物からなる第１の領域１０１と、この第１の領域１０１の内部に形成された第２導電型不純物からなる第２の領域１０４と、この第２の領域１０４の内部に形成された高濃度の第２導電型不純物からなる第３の領域１１２と、この第３の領域１１２を取り囲むように第２の領域１０４の内部に形成された高濃度の第１導電型不純物からなる第４の領域１０７とを備え、第１の領域１０１下に予め高濃度の第１導電型不純物のドープ層が形成され、及び第４の領域１０７は環状になるように形成され、第３の領域１１２と第４の領域１０７は電気的に同電位にした。 （もっと読む）

【課題】 逆電圧に対する保護回路を備えた発光素子の小型化、高出力・高効率化を可能とする発光装置を提供する。
【解決手段】半導体発光素子に、その逆方向電圧に対する保護回路として、バイポーラトランジスタを備えている半導体発光装置であり、その保護回路は、バイポーラトランジスタのベースコレクタ間を短絡し、半導体発光素子の極性に対して、エミッタ−ベース間の極性が逆向きになるように半導体素子回路と並列接続されている構成からなる。 （もっと読む）

【課題】 ヘテロ接合半導体素子とダイオード素子とが同一基板上に集積され、ヘテロ接合半導体素子単独の場合と同程度の簡易なエピタキシャル層の積層構造からなり、かつ、ダイオード素子の特性が、ヘテロ接合半導体素子の構成材料層の特性によって制約されることが少ない半導体装置及びその製造方法を提供すること。
【解決手段】 半絶縁性基板１の上にエピタキシャル成長法によって、サブコレクタ層２、コレクタ層３、ベース層４、エミッタ層５、エミッタキャップ層６の構成材料層を形成し、これらの一部をメサ構造に加工してＨＢＴ１０を形成する。また、別の領域をメサ形状に加工して、それぞれ、ＰＩＮダイオードのｎ型層１６ａと１６ｂ、ｉ型層１５ａと１５ｂおよびｐ型層１４とする。このうち、ｉ型層１５ａと１５ｂは、エミッタ構成材料層１５に不活性化イオンを注入して高抵抗化して形成する。 （もっと読む）

【課題】 ヘテロ接合半導体素子と別の半導体素子とが同一基板上に集積され、かつ、この別の半導体素子の電極取り出し構造が改良された半導体装置及びその製造方法を提供すること。
【解決手段】 前記別の半導体素子の一例である抵抗素子２０を構成する抵抗層１１を、イオン注入法または不純物拡散法によって半絶縁性基板１内に形成する。次に、サブコレクタ層２、コレクタ層３、ベース層４、エミッタ層５、そしてエミッタキャップ層６の構成材料層を、基板１の全面にエピタキシャル成長法によって形成する。次に、これらの一部をメサ構造に加工して、ＨＢＴ１０を形成する。一方、抵抗素子２０の素子電極１４、１５を高い位置で取り出すための導電層１２、１３を、サブコレクタ層２の構成材料層４２のパターニングによって形成し、素子電極１４、１５をこの上に形成する。次に、ＢＣＢなどの平坦化膜３０を形成し、これを介して配線３１、３２を形成する。 （もっと読む）

【課題】 熱伝導性が改善された、メタモルフィックバッファ層を有するヘテロ接合半導体装置及びその製造方法を提供すること。
【解決手段】 半絶縁性基板１の上にエピタキシャル成長法によって、メタモルフィックバッファ層２を形成し、その上にコレクタ層３、ベース層４、エミッタ層５、およびエミッタキャップ層６を順次積層し、コレクタ電極７をメタモルフィックバッファ層２の上部層２ｃに接して設ける。メタモルフィックバッファ層２には、結晶成長中における不純物ドープ法によって、従来のサブコレクタ層と同等またはそれ以上の不純物を導入し、メタモルフィックバッファ層２がコレクタ電流をコレクタ電極７へ導く役割を果たすことができるようにする。熱抵抗の大きい三元混晶などで形成されることの多いサブコレクタ層を省略できるので、半導体装置内で発生した熱を速やかに基板１へ放熱することができる。 （もっと読む）

【課題】増幅特性の劣化なしにインダクタで発生する逆起電力による破壊を防止することが可能な電力増幅器及び電力増幅器用バイアス回路を実現することができる半導体装置を提供する。
【解決手段】バイポーラトランジスタ２のコレクタ端子と電源端子６とを接続しているバイアス線路５に、アノードがコレクタ端子側になるように並列にダイオード９ａを接続することにより、あるセルで暴走が始まったときは、ダイオード９ａによりその逆起電圧をクリップして下げるため、バイポーラトランジスタ２に大きな電圧がかかるのを抑制するとともに、暴走の起こっていない段階では、ベース端子に供給される経路で抵抗成分等によるロスを無くし、結果的に従来のような高出力時の出力電力の低下を抑制する。 （もっと読む）

【課題】アーリー電圧が高く、高周波性能に優れ、高降伏電圧特性を有する、相補型バイポーラトランジスタを提供する。
【解決手段】ＮＰＮ及びＰＮＰトランドスター全てはエミッタポリシリコンコンタクト(６８Ａ,６８Ｂ)から拡散されたエミッタ(７４,８０)、側壁酸化膜／窒化膜によりベースポリシリコンコンタクトから分離されたエミッタポリシリコンコンタクトを有するベースポリシリコンコンタクト(４０,４２)から拡散された外部ベース５２、５６を有し、これにより狭いエミッタ及び小さいエミッタ外部ベースの距離を提供できる。 また、ベース（６２，６４）と埋込層（１４Ａ，１６Ｂ）間の距離を、０，７〜１，５μに設定し、シリコンより小さい原子半径を有するドーパントで、埋込層の不純物濃度を規定する。 （もっと読む）

【課題】 ツェナーダイオードを内蔵して且つ、ｈ_FEの高電流域に於けるリニアリティが良くて高電流域の飽和電圧ロスが少なく、安全動作領域が広く、高速なスイッチング動作が行えるトランジスタとその製造方法を提供する。
【解決手段】 高濃度Ｎ型半導体基板１の上に高濃度Ｎ型半導体のカソード層５と高濃度Ｐ型半導体のアノード層６とＰ型半導体のベース層３と高濃度Ｎ型半導体のエミッタ層４とを含む低濃度Ｎ型エピタキシャル層２を形成し且つ、高濃度Ｎ型半導体のエミッタ層４を中心として、該エミッタ層４とＰ型半導体のベース層３と高濃度Ｐ型半導体のアノード層６と高濃度Ｎ型半導体のカソード層５とを同心状に形成する事でＰ型半導体のベース層３の周囲をツェナーダイオードである高濃度Ｐ型半導体のアノード層６と高濃度Ｎ型半導体のカソード層５が囲んで形成される事になる。 （もっと読む）

【課題】バイポーラトランジスタの電流増幅率ｈＦＥに影響を与えることなく、ツェナーダイオードのツェナー電圧Ｖｚのみを高精度に調整することのできる、低コストの製造方法を提供する。
【解決手段】バイポーラトランジスタＴ２とツェナーダイオードＤ２が同一半導体基１０上に形成されてなる半導体装置１００の製造方法であって、バイポーラトランジスタＴ２を構成するｐ導電型およびｎ導電型の拡散領域とツェナーダイオードＤ２を構成するｐ導電型およびｎ導電型の拡散領域を、それぞれ、同じ拡散工程Ｋ２，Ｋ３を用いて形成すると共に、熱処理工程Ｌ１において、拡散工程Ｋ２，Ｋ３終了後の半導体基板１０を、窒素雰囲気中、５００℃以上、９００℃以下の温度範囲で熱処理する。 （もっと読む）

【課題】 ツェナーダイオードを内蔵して且つ信頼性が高いトランジスタとその製造方法を提供する。
【解決手段】 低濃度Ｎ型エピタキシャル層２とＰ型半導体のベース層３と高濃度Ｎ型半導体のエミッタ層４と高濃度Ｎ型半導体のコンタクト層５と高濃度Ｎ型半導体のカソード層６と配線７とを備え、高濃度Ｎ型半導体のカソード層６をＰ型半導体のベース層３の表面から層内へ延在させて高濃度Ｎ型半導体のカソード層６とＰ型半導体のベース層３でツェナーダイオードを構成し、高濃度Ｎ型半導体のカソード層６から配線７と高濃度Ｎ型半導体のコンタクト層５とを介して低濃度Ｎ型エピタキシャル層２へ繋げる事でＰ型半導体のベース層３と低濃度Ｎ型エピタキシャル層２との界面はツェナーダイオードの降伏に影響されず、本来のトランジスタのコレクタ−ベース間の動作が可能となる。 （もっと読む）

【課題】埋め込み高濃度Ｎ型半導体層を用いて素子を接続するとき、基板との寄生容量増加、メタル配線よりも高抵抗という課題があった。
【解決手段】埋め込み高濃度Ｎ型半導体層よりも深い位置に低濃度Ｎ型半導体層を形成することにより、高濃度Ｎ型半導体層の代わりに低濃度Ｎ型半導体層がＰ型半導体基板とＰＮ接合を形成し寄生容量となるため、寄生容量を低減することができ、高濃度Ｎ型半導体層と低濃度Ｎ型半導体層の２層でＮ型抵抗層を形成し、高濃度Ｎ型半導体層よりも厚い低濃度Ｎ型半導体層を抵抗層として使用できるのでＮ型半導体層の寄生抵抗を低減することができる。 （もっと読む）

【課題】 寄生容量及び寄生抵抗の低減を図ることにより、高周波特性の向上を図ることができる、光電子集積素子及びその製造方法を提供することにある。
【解決手段】 光電子集積素子１００は、基板１１０と、基板１１０の上方に設けられ、第１ミラー１２０と、活性層１２２と、第２ミラー１２４と、を含む面発光型半導体レーザ１００Ｖと、面発光型半導体レーザ１００Ｖの上方に設けられ、少なくとも光吸収層１４２を含むフォトダイオード１００Ｐと、基板１１０の上方に設けられたバイポーラトランジスタ１００Ｂと、を含む。バイポーラトランジスタ１００Ｂは、第１ミラー１２０、活性層１２２、第２ミラー１２４、及び光吸収層１４２のそれぞれと同一の半導体層を含む。 （もっと読む）

【課題】 工程の追加をせず、かつｐｎ接合上に形成される酸化膜などによって特性上の影響を受けることなく、安定な定電圧を得られる半導体装置及びその製造方法を提供する。
【解決手段】 一導電型の半導体層の表面に、逆導電型の第２の半導体層と、該逆導電型の第２の半導体層の外周を囲んで側面が重なり合うように、前記第２の半導体層より不純物濃度が低い逆導電型の第１の半導体層とが設けられ、前記第１の半導体層と前記第２の半導体層の表面に、一導電型の第３の半導体層と、その外側に側面を接して、前記第３の半導体層より不純物濃度が低い一導電型の第４の半導体層とが設けられ、前記第３の半導体層の底部での前記第２の半導体層とのｐｎ接合によりツェナダイオードが形成され、前記第１の半導体層の表面に前記第２の半導体層に接続する前記ツェナダイオードの一方の端子が設けられていることを特徴とする。 （もっと読む）

【課題】 バラスト抵抗を用いることなく、トランジスタの熱暴走を防止することができるトランジスタ半導体装置を提供する。
【解決手段】 同一の半導体基板上に配置されている、アンプ回路１０のトランジスタＴｒ１とバイアス回路２０のダイオードＤ１及びダイオードＤ２とを、熱伝導の良好な金属材料等によって形成される熱伝導配線３０で覆う。この熱伝導配線３０により、トランジスタＴｒ１で生じる温度上昇を速やかにダイオードＤ１及びダイオードＤ２に伝達することができる。ダイオードＤ１及びダイオードＤ２は、トランジスタＴｒ１の温度を下げる方向に動作するため、トランジスタＴｒ１の熱暴走を防止することができる。 （もっと読む）

【課題】 ベースコンタクトを安定して形成し、高周波特性等の特性の向上を図ることができる、ヘテロ接合型バイポーラ半導体装置及びその製造方法を提供すること。
【解決手段】 コレクタ層３、ベース層４及びエミッタ層５をこの順に積層してなるヘテロ接合型バイポーラ半導体装置２０ａにおいて、ベース層４を外部と接続するためのベースオーミックコンタクト部１３が拡散係数の小さい炭素等のイオン注入によって形成され、このイオン注入領域がベース層４の設定された途中深さまで高濃度に形成され、ＲＴＡ処理で低抵抗化されている、ヘテロ接合型バイポーラ半導体装置（ＨＢＴ）２０ａ。 （もっと読む）

【課題】低耐圧素子と高耐圧素子が内在した半導体集積回路の静電気保護素子において、低耐圧ＮＰＮトランジスタのスナップバック特性を改善し、低耐圧ＮＰＮトランジスタを用いて高耐圧素子の静電気保護の効果を改善する。
【解決手段】第１導電型の半導体基板（Ｐ型基板）１に形成されたコレクタになる第２導電型で低濃度の第１拡散層（Ｎ型拡散層）２と、第１拡散層２に形成されたベースになる第１導電型の第２拡散層（Ｐ型拡散層）５と、第２拡散層５に形成されたエミッタになる第２導電型の第３拡散層（Ｎ型拡散層）６とを備えた静電気保護素子において、第１拡散層２の底面は半導体基板１に接しており、第１拡散層２のコンタクト領域に第２拡散層５より深く形成された第２導電型の高濃度の第４拡散層（Ｎ型拡散層）４を有する。 （もっと読む）

【課題】 サージおよびラッチアップの両方に対して十分な保護電圧を有し、集積化するのに好適な構造を備えた静電保護回路およびそれを用いた半導体集積装置を提供する。
【解決手段】 アノードＡが第１端子Ｐ１に接続され、カソードＫが第２端子Ｐ２に接続されたサイリスタ１１と、第１の順方向電圧ＶＦ１を有する第１整流素子Ｄ１と、第１の順方向電圧ＶＦ１と異なる第２の順方向電圧ＶＦ２を有する第２整流素子Ｄ２とが順方向に直列接続され、サイリスタ１１の第２ゲートＧ２に第１整流素子Ｄ１のアノードＡ１が接続され、サイリスタ１１のカソードＫに第２整流素子Ｄ２のカソードＫ２が接続された整流回路１２とを具備する。
第１および第２の順方向電圧ＶＦ１、ＶＦ２の組み合わせにより、サイリスタ１１のターンオン電圧を微調整する。 （もっと読む）