【課題】高速信号を符号間干渉なく信号を受信することができる信号処理回路（コンパレータ回路）を提供することを課題とする。
【解決手段】入力信号から出力信号への信号伝達特性がクロック信号により変化するように入力信号を処理して出力信号を出力する入力回路（３１１１）と、クロック信号により活性化状態になった期間に入力回路の出力信号を増幅する増幅回路（３１０２）とを有する信号処理回路が提供される。 （もっと読む）

【課題】伝送路にノイズが入った場合でも正常に通信ができる通信装置を提供する。
【解決手段】帰還増幅回路（２）と、帰還増幅回路（２）から供給される内部信号に応答して出力ノード（Ｎ１）に外部出力信号を供給する出力回路（３）と、帰還増幅回路（２）に対する帰還信号の供給を禁止する帰還遮断回路（４）とを具備する出力バッファ回路（１）を構成する。ここで、帰還増幅回路（２）は、入力端（Ｎ２）に入力される送信信号（ＴＸＤ）と外部出力信号を帰還した帰還信号とに基づいて、内部信号の波形を制御する。そして、帰還遮断回路（４）は、出力ノード（Ｎ１）のノイズに基づいて生成される帰還遮断命令に応答して、帰還増幅回路（２）への帰還信号の供給を禁止する。 （もっと読む）

【課題】アナログ電圧を、アナログスイッチ２０を介してコンデンサ１１に接続／切り離し、アナログ電圧をコンデンサ１１に保持する構成のサンプルホールド回路では、アナログスイッチを構成するＭＯＳＦＥＴのゲートの容量成分によってオンオフを制御する制御信号が変化したときに発生する漏れ電流のためにコンデンサに蓄積された電荷が変化し、正確な電圧を保持することができなかったという課題を解決する。
【解決手段】アナログスイッチ２０と逆方向に動作するアナログスイッチ３０をアナログスイッチ２０に並列に接続するようにした。２つのアナログスイッチの漏れ電流の方向が逆なるので、漏れ電流がキャンセルされ、正確な電圧を保持することができる。 （もっと読む）

【課題】高周波信号の歪が少ない高周波信号用スイッチ回路を提供する。
【解決手段】ＳＯＩ基板上に形成された高周波信号用スイッチ回路において、１つのアンテナ端子ＡＮＴと複数の高周波端子との間にそれぞれスルースイッチ部を設ける。スルースイッチ部Ｍ４Ｔにおいては、アンテナ端子ＡＮＴと高周波端子ＲＦ４との間にｎ個（ｎは２以上の整数）の電界効果型トランジスタＭ１〜Ｍｎを直列に接続する。トランジスタＭ１〜Ｍｎは、共通の制御信号Ｃｏｎｔ４に基づいてオン状態とオフ状態とを切替える。また、スルースイッチ部Ｍ４Ｔには電界効果型トランジスタＭｘを設け、トランジスタＭｎに対して並列に接続する。トランジスタＭｘのゲートには常時電源電位Ｖｄｄを印加し、常時オン状態とする。 （もっと読む）

【課題】ＳＯＩ基板上に形成され、オン／オフ特性が高く、高周波信号の歪が少ない高周波信号用スイッチ回路を提供する。
【解決手段】ＳＯＩ基板上に形成された高周波信号用スイッチ回路１において、高周波入出力端子ＡＮＴを高周波端子ＴＸに接続するか高周波端子ＲＸに接続するかを切替えるスイッチ部１１と、負電位Ｖｓｓを生成する負電位発生回路と、スイッチ部１１を制御する制御部１３とを設ける。制御部１３には、正電位Ｖｄｄと負電位Ｖｓｓが供給され、スルートランジスタＴ１のゲート及びシャントトランジスタＴ３のゲートの一方に正電位Ｖｄｄを出力し他方に負電位Ｖｓｓを出力する差動回路１６と、スルートランジスタＴ１及びシャントトランジスタＴ３のバックゲートに対して、接地電位ＧＮＤ又は負電位Ｖｓｓを出力するＣＭＯＳインバータＩＮＶ１３及びＩＮＶ１４を設ける。 （もっと読む）

【課題】 相互に異なる周期のクロック信号が与えられ、かつ相互に非同期で所定の処理を行う複数の処理部のリセットを、簡単な構成で、確実に行うことができる信号処理装置および信号処理方法を提供する。
【解決手段】 モジュール回路部１４は、モジュールＡ，Ｂ，Ｃのうちのいずれかに対するリセット指令が与えられると、指令されたモジュールを指定する信号を含み、かつＣＰＵＣＬＫの１周期分の長さを有する１ｓｈｏｔリセット信号を生成する。同期リセット生成回路部１５は、１ｓｈｏｔリセット信号が与えられ、この１ｓｈｏｔリセット信号の長さを指令されたモジュールに対応する長さに引き延ばした伸長リセット信号を生成し、生成した伸長リセット信号を指令されたモジュールのクロックに同期させて同期リセット信号を生成し、指定されたモジュールでは、同期リセット信号が与えられた状態で、クロック信号が立上がりまたは立下ると、リセットされる。 （もっと読む）

【課題】二種類のスイッチを混在して使用する場合において、容易な構成でプリント基板の共通化を図ることができる入力判定装置を提供する。
【解決手段】単一のプリント基板１０に、判定部４０を有する同一構成の入力回路３０が複数形成されている。プリント基板１０の外部にはグランド接地型のスイッチＳＷ１と電位接続型のスイッチＳＷ２，ＳＷ３が配置され、スイッチＳＷ１は入力回路３０のスイッチ接続端子５３に接続されているとともに当該入力回路３０の電位設定端子５２が外部ケーブル６０により電源端子１１に接続されている。スイッチＳＷ２，ＳＷ３は他の入力回路３０のスイッチ接続端子５３に接続されている。 （もっと読む）

【課題】複数種のどの周波数でも最適化された状態で信号を伝送することを可能した電子機器、及び電子機器における切換制御方法を提供する。
【解決手段】本願は、複数の電子部品と、前記電子部品に接続され信号が伝送される伝送線路と、前記伝送線路においてインピーダンスマッチングを行うためのマッチング回路と、前記伝送線路のインピーダンスが、何れかの前記電子部品に入力される信号の周波数に応じた値になるように、前記マッチング回路の回路構成を切り換える制御を行う切換制御手段と、を備える。 （もっと読む）

【課題】立ち下がり時のリンギングおよび立ち上がり時のリンギングを抑制し、光スイッチの高速化を図ること。
【解決手段】駆動回路１００は、抵抗Ｒ１０８〜１１０と、オペアンプＯＰ１０５とを有する負電圧回路を、トランジスタＦＥＴ１０２のソースに接続し、制御信号によってトランジスタＦＥＴ１０１がオフ、トランジスタＦＥＴ１０２がオンに設定された場合（ＳＯＡモジュール２００をオフにする場合）に、負電圧回路の負の電流（負の電位）をＳＯＡモジュール２００に出力する。 （もっと読む）

【課題】送信バッファが出力をラッチすることによる処理の遅れを防止するとともに、シリアル通信を用いて必要なデータを確実に送信するハイサイドドライバを提供する。
【解決手段】直流電源５からリニアソレノイド７への電力供給経路に直列に接続されオン／オフ動作によりリニアソレノイド７に流れる電流を制御する半導体素子Ｑ１を有するハイサイドドライバ１０において、リニアソレノイド７に流れる電流を検出する電流検出回路１６と、半導体素子Ｑ１のオン／オフを制御する制御回路１４と、当該ハイサイドドライバ１０の状態又はリニアソレノイド７の状態を検出して状態信号を出力する状態検出回路１８と、状態信号をラッチして出力する第１送信バッファと、状態信号をラッチせずに出力する第２送信バッファと、状態信号をシリアルデータに変換して所定のタイミングで外部機器９に送信する送信シフトレジスタとを備える。 （もっと読む）

【課題】電気信号の検出を高感度にする。
【解決手段】基板１１ｃをそなえるとともに、基板１１ｃに、出力端に接続される終端抵抗とインピーダンスが実質的に整合し、入力端からの信号を伝搬する信号伝搬路１１ａと、信号伝搬路１１ａの途中箇所において信号伝搬路１１ａに非接触に形成された線路１１ｂ−１，１１ｂ−２と、をそなえる。 （もっと読む）

【課題】多チャンネルの高周波信号切り替えを小規模の回路構成にて容易に実現できる多チャンネル高周波信号切替装置を提供する。
【解決手段】多チャンネルの高周波信号を扱う切替回路を、四辺形のマトリクス配線領域１１を囲繞するように８組の高周波信号切替スイッチ１２Ａ〜１２Ｈを設け、各チャンネルに共通のマトリクス配線領域に集成して、多チャンネル集成型の高周波信号切替回路を構成した。 （もっと読む）

【課題】簡易な構成で、チップサイズを増すことなく、選択された信号通過経路に応じて歪み特性の改善、スイッチ素子の挿入損失の低減を図る。
【解決手段】第１の高周波入出力端子１０１と接地電位との間に、第１のＤＣ信号切替用スイッチ素子２２と第１のバイアス抵抗器２４とが直列接続されて設けられる一方、第１の高周波入出力端子１０１と制御回路２１との間に、第２のＤＣ信号切替用スイッチ素子２３と第２のバイアス抵抗器２５が直列接続されて設けられ、第１及び第２のＤＣ信号切替用スイッチ素子２２，２３は、その導通・非導通が第１乃至第３のスイッチ素子１１〜１３の動作に連動して制御回路２１により制御されて、第１乃至第３のスイッチ素子１１〜１３のバイアス電圧が必要に応じて変化可能となっている。 （もっと読む）

【課題】ダイナミックレンジを向上させることができるセンサ装置を提供する。
【解決手段】検出回路３は、センサ部２のセンサ出力の大きさに応じた電流を出力する第１の電圧電流変換器４と、電圧電流変換器４の出力を積分する積分器５と、積分器５の出力を量子化しデジタル値として出力するＡＤ変換器６と、ＡＤ変換器６の出力を処理しセンサ装置１としての出力信号を生成する信号処理部７と、デジタル信号をアナログ信号に変換するＤＡ変換器８と、ＤＡ変換器８の出力の大きさに応じた電流を流す第２の電圧電流変換器９とを有し、ＤＡ変換器８および第２の電圧電流変換器９によりＡＤ変換器６の出力がフィードバックされる構成を採用する。ＤＡ変換器８は、ＡＤ変換器６において入力が既定値を超えたときに発生するキャリーフラグを受け、電圧電流変換器９を駆動して積分器５から電流を引き抜く。 （もっと読む）

【課題】アナログマルチプレクサの周波数特性を広帯域化する。
【解決手段】アナログマルチプレクサ１は、複数の入力端子Ｉ１〜Ｉｎ、基準電圧入力端子ＲＥＦ、第一の出力端子Ｏ１、第二の出力端子Ｏ２、各入力端子Ｉ１〜Ｉｎと第二の出力端子Ｏ２との間に接続され、制御信号に基づいて入力端子Ｉ１〜Ｉｎの一つと第一の出力端子Ｏ１とを導通状態に設定する複数のスイッチＭ１ｘ〜Ｍｎｘ、入力端子Ｉ１〜Ｉｎと第二の出力端子Ｏ２との間に接続されとともに、非導通状態に設定された複数のダミースイッチＭＤ１ｘ〜ＭＤｎｘ、基準電圧入力端子ＲＥＦと第一の出力端子Ｏ１との間に接続されるとともに、非導通状態に設定するダミースイッチＭＤ１ｙ、基準電圧入力端子ＲＥＦと第二の出力端子Ｏ２との間に接続されるとともに、導通状態に設定するスイッチＭ１ｙ、及び、第一の出力端子Ｏ１と第二の出力端子Ｏ２との差電位を出力するバッファアンプＡ１を備える。 （もっと読む）

【課題】 レベルシフト回路のオン耐圧について配慮し、オン耐圧を高めて破壊を防止する回路を提供することにある。
【解決手段】 高圧出力ＤＯＵＴがＨｉの状態では、Ｎ型トランジスタＨＶＮ１、Ｐ型トランジスタＨＶＰ２はＯＦＦ状態、Ｎ型トランジスタＨＶＮ２、Ｐ型トランジスタＨＶＰ１はＯＮ状態であり、ＨＶＮ１のドレイン−ソース間には高電圧ＶＨが印加されている。高圧出力ＤＯＵＴをＬｏに遷移させる過程において、Ｎ型トランジスタＨＶＮ１のゲート電位を一旦、ＶＤＤとＧＮＤの中間状態に置き、Ｎ型トランジスタＨＶＮ１のドレイン−ソース電圧を下げた後、ゲート電圧をＶＤＤに上昇させる。これにより、Ｎ型トランジスタＨＶＮ１のドレイン−ソース間電圧が高く、且つ、ドレイン電流が大きい状態を回避し、レベルシフト回路のオン耐圧を高めて破壊を防止する。 （もっと読む）

【課題】ノイズ特性を劣化させずにデータ通信用デジタル信号と音声アナログ信号とのインターフェイスを共用化したデジタルデータ・音声アナログ信号転送装置を提供する。
【解決手段】デジタルデータの送受信と音声アナログ信号の受信とを共通線路で行うデジタルアナログインターフェイス２にて、アナログスイッチ部を３個のＮＭＯＳトランジスタ１１，１２，１３で構成し、少なくともイネーブル信号Ｓ１がデジタルＩ／Ｏ部３をイネーブルにする期間は、低電位部（低インピーダンス部）１４に接続されたＮＭＯＳトランジスタ１３をイネーブル信号Ｓ５によってオンし、少なくとも当該ＮＭＯＳトランジスタ１３のオン期間は、イネーブル信号Ｓ４によって他のＮＭＯＳトランジスタ１１，１２をオフすることにより、デジタル入出力端子５からアナログ入力信号端子１０を介した音声信号経路へのノイズの漏れ込みを抑制する。 （もっと読む）

【課題】貫通電流の少ないＣＭＯＳインバータを有する出力バッファ回路を提供する。
【解決手段】ソースがＶｄｄに接続され、ドレインが出力ノードＮｏｕｔに接続され、ゲートが第１ノードＮ１に接続された第１Ｐ−ＭＯＳトランジスタと、ドレインが出力ノードＮｏｕｔに接続され、ソースがＶｄｄより低いＶｓｓに接続され、ゲートが第２ノードＮ２に接続された第２Ｎ−ＭＯＳトランジスタとを有する第１回路と、ソースがＶｄｄに接続され、ドレインが第１ノードＮ１に接続され、ゲートが入力ノードＮｉｎに第３Ｐ−ＭＯＳトランジスタと、ドレインが第２ノードＮ２に接続され、ソースがＶｓｓ接続され、ゲートが入力ノードＮｉｎに接続された第４Ｎ−ＭＯＳトランジスタを有する第２回路と、第１ノードＮ１と第２ノードＮ２との間に接続される抵抗素子１３とを具備する。 （もっと読む）

【課題】データバスの電位の遷移によるバッファ内の貫通電流を低減し、高速にデータバスを駆動することができる出力バッファ回路を提供する。
【解決手段】本発明の一形態の出力バッファ回路は、メモリ装置から読み出されたデータを出力する出力バッファ回路において、前記メモリ装置（１）のビット線をセンスするセンスアンプ（１１）と、前記センスアンプからの出力信号を取り込むラッチ部（１０）と、前記ラッチ部からのデータを出力する主バッファ（１４）及び副バッファ（１３）と、を備え、前記主バッファは、前記センスアンプでセンスするタイミングを規定するパルスに同期して生成される制御信号が有効な期間中に非活性化し、前記副バッファは、常時活性化する。 （もっと読む）

【課題】双方向信号を使用するデバイス間において、信号の方向、両デバイスの信号同時出力による衝突、両デバイスとも出力のない状態等を検出する。
【解決手段】デバイス１Ａとデバイス１Ｂ間の双方向信号の方向検出動作時、アナログスイッチ１１のＡ点はＤ点に接続され、Ｂ点はＣ点に接続される。制御回路１３は、レベル検出回路１２−１、１２−２の出力信号Ｖｏｕｔ１、Ｖｏｕｔ２の立ち下がりの有無、入力信号Ｖｉｎ１、Ｖｉｎ２、出力信号Ｖｏｕｔ１、Ｖｏｕｔ２のレベルの組み合わせから、デバイス１Ａ、１ＢのポートＰＡ、ＰＢが共にドライブされている場合の双方向信号の方向、バイス１Ａ、１ＢのポートＰＡ、ＰＢが共にドライブされていない状態、デバイス１Ａ、１Ｂの信号同時出力による信号衝突、デバイス１Ａ、１Ｂが正常動作していない、のいずれかのデコード結果を出力する。 （もっと読む）