【課題】スイッチのオン／オフ状態の検出精度を低下させることなく、処理回路を低電力動作状態へ移行させることができ、消費電力を低減することができる処理装置を提供する。
【解決手段】４つのスイッチ５１〜５４をプルアップ回路２０によりプルアップするタイミングの制御を行うタイミング制御回路３０を設ける。タイミング制御回路３０は、ＣＰＵ１０がスリープモードの場合、ＣＰＵ１０からの接続信号より短い周期の接続信号を生成し、プルアップ回路２０へ出力する。またＣＰＵ１０がスリープモードの場合、パラレル／シリアル変換回路４０がスイッチ５１〜５４の状態変化を検出し、割り込みによりＣＰＵ１０へ状態変化を通知する。通知を受けたＣＰＵ１０は、スリープモードから通常モードへ移行し、スイッチ５１〜５４の状態に応じた演算処理を開始する。 （もっと読む）

【課題】調整回路を変更することなく出力バッファの波形の調整幅を広くすることができる半導体回路および、調整回路を変更することなく出力バッファのインピーダンス調整幅を拡大することができる半導体回路の出力インピーダンス調整方法並びに、調整回路を変更することなく出力バッファのスルーレート調整幅を拡大することができる半導体回路のスルーレート調整方法を提供する。
【解決手段】出力バッファ２のバッファ回路の並列数を調整する出力インピーダンス調整回路３の後段にＮｃｈ出力バッファオフセット設定回路８とＰｃｈ出力バッファオフセット設定回路９とを設けて、出力インピーダンス調整回路３が調整した並列数にＮｃｈ出力バッファオフセット設定回路８とＰｃｈ出力バッファオフセット設定回路９でオフセット値を加算する。 （もっと読む）

【課題】半導体集積回路にＤＡコンバータが内蔵され、且つ、上記ＤＡコンバータとデジタル回路とでパッドが共有される場合のアナログ電源電圧の動作範囲を改善する。
【解決手段】複数の抵抗が結合されて成るラダー抵抗回路を含むＲ−２Ｒ型ＤＡコンバータ（１０６）と、デジタル信号の入出力を可能とするデジタル回路（６０１）と、上記ＤＡコンバータの出力ポートと上記デジタル回路の入出力ポートとの間で共有されるパッド（６０２）とを設ける。そして、上記Ｒ−２Ｒ型ＤＡコンバータが非アクティブ状態とされるとき、上記ラダー抵抗回路を上記Ｒ−２Ｒ型ＤＡコンバータから切り放すためのスイッチ制御回路（２０）を設け、上記ＤＡコンバータのアナログ信号出力ポートを導電ライン（３２０）によって上記パッドに直結することで、アナログ電源電圧の動作範囲を拡大する。 （もっと読む）

【課題】クラスＤ増幅器へのＰＷＭ信号の印可のオン／オフ時にポップノイズを発生させないこと。
【解決手段】パワー・オン状態になる又はアン・ミュート状態にされたことを示す第１状態を、またはパワー・オフにされ又はミュート状態にされる第２状態を検出する。第１状態検出時、それぞれ漸増する幅を有する複数のパルスとその後のデューティ５０％のパルス列を含む差動ＰＷＭ信号を生成してマルチプレクサ経由で増幅器に送り、オーディオ・プロセッサの出力が安定状態になるとこれを増幅器にマルチプレクサ経由で送る。第２状態検出時、オーディオ・プロセッサの出力が安定状態の場合に、それぞれ漸減する幅を有する複数のパルスとその後の無信号のパルス列を含む差動ＰＷＭ信号を生成し、同時に、この生成したパルスをマルチプレクサを介して増幅器に送る。ここで、漸増／漸減するパルスのパルス数と各幅は本発明に開示した方程式を満足する関係にある。 （もっと読む）

【課題】回路の簡素化と共に、信頼性の高い回路動作を確保する。
【解決手段】動作用電源端子３１と出力端子３２との間に第１のＭＯＳトランジスタ１とブートストラップキャパシタ５が直列接続される一方、出力端子３２とグランド端子３４との間に、第２のＭＯＳトランジス２が、出力端子３２とブートストラップ電圧端子３３との間に、第３のＭＯＳトランジスタ３が、それぞれ直列接続されて設けられる一方、第１のＭＯＳトランジスタ１に流れる電流を監視し、その監視結果に応じて、第１のＭＯＳトランジスタ１のＯＮ、ＯＦＦを制御する電流監視回路７が設けられており、回路の簡素化と共に、信頼性の高い回路動作が確保可能となっている。 （もっと読む）

【課題】さらに入力ノイズ耐性を有するシュミットトリガ型インバータを提供すること。
【解決手段】入力側ノードへの供給電圧が増加して第１の基準電圧に達するに従い出力側ノードから出る電圧が比較高電圧レベルから比較低電圧レベルに遷移し、入力側ノードへの供給電圧が減少して第１の基準電圧より低い第２の基準電圧まで減少するに従い出力側ノードから出る電圧が比較低電圧レベルから比較高電圧レベルに遷移するインバータと、インバータの入力側ノードに一方端が接続された第１の抵抗素子と、インバータの入力側ノードに一方端が接続された、該一方端の電圧が上昇するほどに抵抗値が減じる可変抵抗素子と、可変抵抗素子の他方端に一方端が接続された第２の抵抗素子と、ドレインが第２の抵抗素子の他方端に接続され、ゲートがインバータの出力側ノードに接続され、ソースが接地電位に接続されたｎチャネルＭＯＳトランジスタとを具備する。 （もっと読む）

集積回路の通信バス上のトランスポートユニット間でデータ及びタイミング情報を含む信号を送信する方法は、バス上のすべてのトランスポートユニットのクロックトリガを生成するステップであって、それによって、各先行トランスポートユニットを起動して、隣接する後続トランスポートユニットへウェイブ-フロントで前記信号の送信を開始し、該ウェイブ-フロントはトランスポートユニットのそれぞれにおいて共通の時点で起動される、生成するステップと、すべてのトランスポートユニットが、自身が前記先行トランスポートユニットから前記信号で受信するデータ及びタイミング情報の少なくとも一方にタイミング調整を適用するステップを備えており、該適用するステップは、（１）先行トランスポートユニットからの前記データをキャプチャすること、（２）先行トランスポートユニットから前記後続トランスポートユニットへ通信バス上で前記データを変更することなく中継すること、及び（３）通信バスへ新たなデータをロードすること、の少なくとも１つを、更新されたタイミング情報を用いて後続のウェイブ-フロントで行う。
（もっと読む）

【課題】メインスイッチング素子のスイッチングに伴う誤差量を制御することによって、より高精度で信頼性の高い動作が可能な半導体装置の提供を図る。
【解決手段】第１ノードに接続された第１電極Ｓ１、第２ノードに接続された第２電極Ｄ１、および、該第１および第２電極間の接続を制御する第１制御電極Ｇ１を有する少なくとも１つのメインスイッチング素子１と、前記第２ノードに接続される第３電極Ｓ２および第４電極Ｄ２、並びに、第２制御電極Ｇ２を有し、前記メインスイッチング素子１がオンからオフに切り替わるときに生じる電荷をキャンセルする第１キャンセル用素子２と、前記第１キャンセル用素子２の基板電圧Ｖ_BG2を制御する第１制御部と、を有するように構成する。 （もっと読む）

【解決手段】クロック・ゲーティング・セルは、入力イネーブル・ロジック及び出力ロジック回路と接続しているラッチを備え、ラッチは、出力ロジック回路の入力ノードでプル・アップ及び／またはプル・ダウン回路、及びクロック・ゲーティングセルが有効である場合、プル・アップ及び／またはプル・ダウン回路によって、出力ロジック回路入力ノードの早期充電または早期放電を防止する回路を備えている。 （もっと読む）

【課題】従来のスイッチング回路は、安定動作のために端子を増加しなければならなかった。
【解決手段】本発明は、高周波信号を伝達する第１の伝達経路及び第２の伝達経路と、前記第２の伝達経路で高周波信号が伝達される場合、前記第１の伝達経路と第２の伝達経路との共通ノードと前記第１の伝達経路を電気的に遮断する第１のトランジスタと、前記第１の伝達経路で高周波信号が伝達される場合、前記共通ノードと前記第２の伝達経路を電気的に遮断する第２のトランジスタと、前記第１の伝達経路と第２の伝達経路のどちらかで高周波信号が伝達される場合、ハイレベルの制御電圧を入力する第１の制御電圧入力端子と、前記ハイレベルの制御電圧に応じた電圧を前記共通ノードに供給する第１の電圧供給経路と、を有するスイッチング回路である。 （もっと読む）

【課題】アンテナスイッチの電圧生成回路へのＲＦ送信信号の供給に際し、ＲＦ送信出力信号の高調波成分のレベルの増大を軽減する。
【解決手段】半導体集積回路２００は、電圧生成回路１００と送信スイッチ１０１と受信スイッチ１０２を有するアンテナスイッチを含む。送信端子２０３と入出力端子２０１の間の送信スイッチ１０１のトランジスタ２１１のオン・オフは送信制御電圧Ｖ_Txcにより制御され、入出力端子２０１と受信端子２０５の間の受信スイッチ１０２のトランジスタ２１５ａ〜ｄのオン・オフは受信制御電圧Ｖ_Rxcによって制御される。電圧生成回路１００の高周波信号入力端子１０は送信端子２０３に接続され、ＤＣ出力端子１０４から生成される負電圧のＤＣ出力電圧Ｖoutが受信スイッチ１０２のトランジスタ２１５ａ〜ｄのゲート制御端子に供給可能とされる。 （もっと読む）

【課題】 直前の数サイクルに依存して波形が劣化する信号に対して正しく受信することができない。
【解決手段】 本発明の受信回路１０は、入力信号を基準電圧と比較して比較結果をハイレベル又はローレベルで出力する比較回路１２と、比較回路１２の出力レベルを次の１サイクル間保持する第１の記憶回路１３と、第１の記憶回路１３の出力レベルを次の１サイクル間保持する第２の記憶回路１４と、第１の記憶回路１３と第２の記憶回路１４の出力レベルに応じて前記基準電圧のレベルをサイクル毎に制御する電圧制御回路１１を有する。 （もっと読む）

【課題】休止時のゲート−ドレイン間の電圧が小さくなるようにし、また運転／休止の切替え時に低ドレイン電圧領域を通過させないようにする。
【解決手段】高周波回路に含まれる能動素子に対し駆動電圧を与えることにより、この能動素子の運転と休止を切り替える高周波回路及びそのスイッチング方法で、休止状態の能動素子のドレインに、定常運転レベルの電圧Ｖｄを印加し、その後、能動素子のゲートに、定常運転レベルの電圧Ｖｇを印加することにより運転に切り替え、一方、運転状態の能動素子のゲートに、定常運転レベルの電圧Ｖｇに換えてピンチオフ電圧Ｖｐを印加し、その後、能動素子のドレインに印加されている定常運転レベルの電圧Ｖｄを切断することにより、休止に切り替える。 （もっと読む）

【課題】最大通信距離を維持しつつ、通信距離が極端に短い場合でも半導体装置が正常に動作し、かつ、大きい電力が供給された場合に保護回路が動作したときにも応答波形の振幅を大きくすることができる半導体装置を提供することを課題とする。
【解決手段】入力される信号によって負荷変調を行う第１の変調回路及び第２の変調回路と、外部から供給される電力により出力信号を決定する検出回路と、検出回路の出力信号により動作が制御される保護回路と、検出回路の出力信号により第１の変調回路と第２の変調回路の選択を切り替える変調選択回路と、を有することにより上記課題を解決する。 （もっと読む）

【課題】ＰＬＬ回路において、アナログ回路のデジタル化によって生じる量子化雑音を抑制することができる技術を提供する。
【解決手段】基準信号ＲＥＦと分周後の信号ＤＩＶとの位相及び周波数を比較してデジタル値に変換するデジタル位相周波数比較器（ＤＰＦＤ）１０１と、デジタル位相周波数比較器１０１の出力から高周波雑音成分を除去するデジタルループフィルタ（ＤＬＦ）１０２と、デジタルループフィルタ１０２の出力のデジタル値をアナログ値に変換するデジタルアナログ変換器（ＤＡＣ）１０５と、デジタルアナログ変換器１０５の出力から高周波雑音成分を除去するアナログフィルタ（ＡｎＦ）１０６と、アナログフィルタ１０６の出力に基づいて周波数が制御される電圧制御発振器（ＶＣＯ）１０３と、電圧制御発振器１０３の出力を分周し、分周後の信号ＤＩＶを出力する分周器（ＤＩＶ）１０４とを備える。 （もっと読む）

【課題】サンプリング波形のＳ／Ｎを改善する。
【解決手段】第１の入力端子２５０と第１の出力端子２６０と第１の制御信号Ｆｓ１で切り替わる第１のアナログスイッチ２１０と第１の蓄電器２３０とを含む第１の回路２００と、第１の入力端子２５０と第２の出力端子３６０と第２の制御信号Ｆｓ２で切り替わる第２のアナログスイッチ３１０と第２の蓄電器３３０とを含む第２の回路３００と、第１の出力端子２６０と接続された第３の入力端子４１０と第２の出力端子３６０と接続された第４の入力端子４２０と第３の出力端子４３０とを含み、第３の制御信号ＳＷにより切り替わるスイッチ回路４００と、第１の制御信号Ｆｓ１と第２の制御信号Ｆｓ２と第３の制御信号ＳＷとを出力する制御回路１００と、を含むサブサンプリングミキサ回路１。 （もっと読む）

【課題】電源ノイズに起因する誤信号の出力を確実に抑制しつつ回路面積を削減する。
【解決手段】比較回路５０は電源出力回路１０の出力電圧Ａを基準電圧回路２０による基準電圧Ｂと比較し、電源電圧が所定電圧以下の場合は電源未検出信号を出力し、電源電圧が所定電圧よりも高いときは電源検出信号を出力する。基準電圧判別回路６０は基準電圧が安定状態にあるか否かを判別し、安定状態にあるときには安定信号を出力し、安定状態にないときには不安定信号を出力する。出力固定回路７０は不安定信号を入力したときには比較回路の出力信号を電源未検出時の出力である電源未検出信号に固定化し、安定信号を入力したときには固定化を停止する。ノイズ除去回路８０は遅延回路９０を内蔵し、その遅延作用により出力固定回路の出力信号に重畳しているノイズを除去する。そして、遅延回路９０は、基準電圧回路の内部所定部位の電流値を参照して遅延信号を生成する。 （もっと読む）

【課題】スルーレートを改善することができる送信装置を提供する。
【解決手段】送信装置１は、データ変換回路１１，駆動回路２０，主出力バッファ回路３１および副出力バッファ回路３２を備える。駆動回路２０は、ＥＮ信号が非有意値であるときにスイッチＳＷ_３１，ＳＷ_３２，ＳＷ_４１，ＳＷ_４２，ＳＷ_３０及びＳＷ_４０をオフ状態とし、ＥＮ信号が有意値であるときにスイッチＳＷ_３０およびスイッチＳＷ_４０をオン状態とし、ＤＩＮ信号がＨレベルであってＥＮ信号が有意値であるときにスイッチＳＷ_３１及びＳＷ_４２をオン状態とするとともにスイッチＳＷ_３２及びＳＷ_４１をオフ状態とし、ＤＩＮ信号がＬレベルであってＥＮ信号が有意値であるときにスイッチＳＷ_３１及びＳＷ_４２をオフ状態とするとともにスイッチＳＷ_３２及びＳＷ_４１をオン状態とする。 （もっと読む）

【課題】受動キーパッドにおける入力範囲間での区別化をする。
【解決手段】スイッチＳ１．．．Ｓｎを有する受動回路網１００のスイッチ投入を処理する方法および回路。受動回路網１００は、スイッチ投入に応じて出力電圧を発生する。この回路は、受動回路網に結合され、出力電圧を基準電圧と比較する比較回路２０６を備えている。比較回路に結合されたデコーダ２１２は、出力電圧が所定の範囲内にある場合、スイッチ投入を復号化し、出力電圧が所定の範囲内にない場合、前記スイッチ投入を復号化しない。この回路は、意味あるキープレスの適切な処理ができると同時にうっかりとやったあるいは不注意なキープレスを無視し、それによって電力およびプロセッサ時間を確保する受動回路網キーパッドの入力範囲間で区別する。 （もっと読む）

【課題】ハーフブリッジ回路を構成する２つのスイッチング素子を共にオンさせるような２つのパルス信号が入力された場合であっても、２つのスイッチング素子が同時にオンすることを確実に防止すること。
【解決手段】第１パルス信号と第２パルス信号に基づいて、第１出力端子（ＤＲＶ１）４からＰ型ＭＯＳＦＥＴ（ＭＯＳ１）１０に第１駆動信号が出力され、第１パルス信号と第２パルス信号に基づいて、第２出力端子（ＤＲＶ２）５から第２スイッチング素子であるＮ型ＭＯＳＦＥＴ（ＭＯＳ２）１１に第２駆動信号が出力されるように構成され、保護回路２０によりＰ型ＭＯＳＦＥＴ（ＭＯＳ１）１０及びＮ型ＭＯＳＦＥＴ（ＭＯＳ２）１１のうちの少なくとも一方がオフされるようにした。 （もっと読む）