部品内蔵基板およびその製造方法
【課題】ハンダ等の再溶融がなくなり、工程を簡略化可能な部品内蔵基板およびその製造方法を提供する。
【解決手段】第１積層基板１１の一方の面１１ａに第１電子部品Ｔ１を載置する第１電極１３と、第１積層基板に凹部１４を設け、第１積層基板内部の配線回路が凹部内に露呈され、第２電子部品Ｔ２の一端Ｔ２ａと接続する第２電極１６とを備える第１配線基板１７と、第２積層基板２１の一方の面に凹部２４を設け、第２積層基板内部の配線回路が凹部内に露呈され、第２電子部品Ｔ２の他端Ｔ２ｂと接続する第３電極２６とを備える第２配線基板２７と、を備えており、第１配線基板と第２配線基板との一方の面はそれぞれの凹部が互いに対向する内面に向いて開口するように配されており、各々の電子部品と各々の電極とは、導電性ペーストＰからなる層間導通部により接続される。
【解決手段】第１積層基板１１の一方の面１１ａに第１電子部品Ｔ１を載置する第１電極１３と、第１積層基板に凹部１４を設け、第１積層基板内部の配線回路が凹部内に露呈され、第２電子部品Ｔ２の一端Ｔ２ａと接続する第２電極１６とを備える第１配線基板１７と、第２積層基板２１の一方の面に凹部２４を設け、第２積層基板内部の配線回路が凹部内に露呈され、第２電子部品Ｔ２の他端Ｔ２ｂと接続する第３電極２６とを備える第２配線基板２７と、を備えており、第１配線基板と第２配線基板との一方の面はそれぞれの凹部が互いに対向する内面に向いて開口するように配されており、各々の電子部品と各々の電極とは、導電性ペーストＰからなる層間導通部により接続される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、部品内蔵基板およびその製造方法に係り、特に、ＰｏＰ（Package on Package）基板の接続技術に用いて好適な技術に関する。
【背景技術】
【０００２】
近年の小型電子機器を中心とした、小型化・高機能化要求に対応するために、半導体デバイスの高密度・高集積化が求められている。このため、ＩＣチップの三次元積層や部品内蔵基板の用途が拡大する傾向にある。さらに、部品を表面実装したパッケージ基板や上記部品内蔵基板を三次元的に積層するＰｏＰ（Package on Package）構造も着目されている。
【０００３】
一般的に、パッケージ基板間の接続にはＢＧＡ（Ball Grid Array）が採用されており、Ｓｎ−Ａｇ−Ｃｕ等の鉛フリーはんだが用いられている。また、スタック数を増加させるために、下パッケージを積み重ねる構造とされている。また、搭載されるＩＣチップにはワイヤーボンディング技術が用いられているが、配線長の短縮や高密度実装のためには、フリップチップ実装が用いられている。
このような複数の電子部品が内蔵された部品内蔵基板の例として特許文献１が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−３４４７８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、このようなＢＧＡ接続では、一般的にＳｎ−Ａｇ−Ｃｕ等の鉛フリーのハンダを使用するため、順次積層する場合には、既に形成されているハンダボールがリフロー（温度：約２６０℃）時に再溶融するという問題があり、ハンダ再溶融時に位置ずれや断線が発生する虞がある。また、ＩＣチップがハンダバンプによりフリップチップ実装され、封入するアンダーフィル内にポイド等の間隙が生じている場合、再溶融したハンダが、上記間隙に流入し断線等の不良が発生する可能性がある。
また、製造プロセスとしては、工程が複雑であり、コスト上昇や歩留まりが悪くなる危険性がある。
【０００６】
本発明は、上記の事情に鑑みてなされたもので、配線長の短縮や高密度実装が可能で、ハンダ等の再溶融がなくなり、工程を簡略化可能な部品内蔵基板およびその製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００７】
本発明の請求項１に係る部品内蔵基板は、複数の配線板が積層された第１積層基板の一方の面に第１電子部品を載置する第１電極と、前記第１積層基板に凹部を設け、第１積層基板内部の配線回路が前記凹部内に露呈され、第２電子部品の一端と接続する第２電極とを備える第１配線基板と、
複数の配線板が積層された第２積層基板の一方の面に凹部を設け、第２積層基板内部の配線回路が前記凹部内に露呈され、第２電子部品の他端と接続する第３電極とを備える第２配線基板と、
前記第１電極に接続される第１電子部品と、
前記第２電極に一端が接続され、他端を第３電極に電気的に接続される第２電子部品と、を備えており、
前記第１配線基板と第２配線基板との一方の面はそれぞれの凹部が互いに対向する内面に向いて開口するように配されており、かつ、
各々の電子部品と各々の電極とは、導電性ペーストからなる層間導通部により接続されることを特徴とする。
本発明の請求項２に係る部品内蔵基板は、 請求項１記載の部品内蔵基板であって、前記第１配線基板と第２配線基板間にはスペーサが配されていることを特徴とする。
本発明の請求項３に係る部品内蔵基板は、 請求項１または２記載の部品内蔵基板であって、前記第１配線基板、第２配線基板の一方もしくは両方の内部には、部品が内蔵されていることを特徴とする部品内蔵基板。
本発明の請求項４に係る部品内蔵基板の製造方法は、請求項１から３のいずれか一項記載の部品内蔵基板を製造する方法であって、
複数の配線板が積層された第１積層基板の一方の面に凹部を開口し、第１積層基板内部の配線回路を前記凹部内に露呈する工程と、
前記第１積層基板の凹部に導電ペーストを充填する工程と、
複数の配線板が積層された第２積層基板に凹部を設け、第２積層基板内部の配線回路を前記凹部内に露呈する工程と、
前記第２積層基板の凹部に導電ペーストを充填する工程と、
前記第２電子部品および前記第１電子部品を基板表面に実装する工程と、
前記第１配線基板と第２配線基板とを、それぞれの凹部が互いに対向する内面に向いて開口するように配して一括で加圧接着する一括積層工程とを有することを特徴とする。
本発明の請求項５に係る部品内蔵基板の製造方法は、請求項４記載の部品内蔵基板を製造する方法であって、
前記一括積層する工程において、前記第１配線基板と第２配線基板との間には、絶縁体スペーサを挟んで加圧接着されることを特徴とする。
【０００８】
本発明によれば、接続がハンダボールではなく、導電性ペーストで行われている。また、第１および第２積層基板の厚さ方向に厚さを有する第２電子部品が第１積層基板と第２積層基板との間に立設した状態とされている。これにより、位置ずれや断線を抑制でき、配線長の短縮や高密度実装が可能になる。
【発明の効果】
【０００９】
本発明によれば、本発明によれば、接続がハンダボールではなく、導電性ペーストで行われているため、順次積層する場合、リフロー時に再溶融することがなく、また、各層毎に順次積層するのではなく、一括積層により製造可能なため、工程が複雑になることを防止し工程を簡略化することができる。という効果を奏する。
【図面の簡単な説明】
【００１０】
【図１】図１は、本発明に係る部品内蔵基板の第１実施形態を示す断面図である。
【図２】図２は、本発明に係る部品内蔵基板の第２実施形態を示す断面図である。
【図３】図３は、本発明に係る部品内蔵基板の製造方法の第２実施形態を示す工程図である。
【図４】図４は、本発明に係る部品内蔵基板の製造方法の第２実施形態を示す工程図である。
【図５】図５は、本発明に係る部品内蔵基板の製造方法の第２実施形態を示す工程図である。
【図６】図６は、本発明に係る部品内蔵基板の製造方法の第２実施形態を示す工程図である。
【図７】図７は、本発明に係る部品内蔵基板の製造方法の第２実施形態を示す工程図である。
【図８】図８は、本発明に係る部品内蔵基板の製造方法の第２実施形態を示す工程図である。
【図９】図９は、本発明に係る部品内蔵基板の製造方法の第２実施形態を示す工程図である。
【図１０】図１０は、本発明に係る部品内蔵基板の製造方法の第２実施形態を示す工程図である。
【図１１】図１１は、本発明に係る部品内蔵基板の第３実施形態を示す断面図である。
【図１２】図１２は、本発明に係る部品内蔵基板の製造方法の第３実施形態を示す工程図である。
【図１３】図１３は、本発明に係る部品内蔵基板の第４実施形態を示す断面図である。
【図１４】図１４は、本発明に係る部品内蔵基板の製造方法の第４実施形態を示す工程図である。
【図１５】図１５は、本発明に係る部品内蔵基板の第５実施形態を示す断面図である。
【図１６】図１６は、本発明に係る部品内蔵基板の製造方法の第５実施形態を示す工程図である。
【発明を実施するための形態】
【００１１】
以下、本発明に係る部品内蔵基板の第１実施形態を、図面に基づいて説明する。
図１は、本実施形態における部品内蔵基板を示す断面図であり、図において、符号１００は、部品内蔵基板である。
【００１２】
本実施形態における部品内蔵基板１００は、図１に示すように、第１配線基板１７と、第２配線基板２７と、第１電子部品Ｔ１と、第２電子部品Ｔ２とを有し、厚さ方向に積層された基板と基板との間に電子部品Ｔ１が配置される部品内蔵基板とされる。
第１電子部品Ｔ１は、ＩＣチップなどとされ、また、第２電子部品Ｔ２は、抵抗等の受動部品とされる。
【００１３】
第１配線基板１７は、複数の配線板が積層された第１積層基板１１の一方の面１１ａに第１電子部品Ｔ１を載置する第１電極１３，１３と、第１積層基板１１に凹部１４を設け、第１積層基板１１内部の配線回路が凹部１４、１４内に露呈され、第２電子部品Ｔ２、Ｔ２の一端Ｔ２ａ，Ｔ２ａと接続する第２電極１６，１６とを備える。
【００１４】
第２配線基板２７は、複数の配線板が積層された第２積層基板２１の一方の面２１ａに凹部２４を設け、第２積層基板２１内部の配線回路が前記凹２４部内に露呈され、第２電子部品Ｔ２の他端Ｔ２ｂと接続する第３電極２６とを備える。
第１電極１３と第１電子部品Ｔ１の端子、第２電極１６と第２電子部品Ｔ２の一端Ｔ２ａ、第３電極２６と第２電子部品Ｔ２の他端Ｔ２ｂとは、それぞれ導電性ペーストからなる層間導通部Ｐによって電気的に接続されている。
それぞれの対応する第１配線基板１１の凹部１４と第２配線基板２１の凹部２４とがそれぞれ互いに対向する位置とされ、対応する凹部１４と凹部２４とがそれぞれ第２電子部品Ｔ２で接続されている。
【００１５】
第１配線基板１１の一方の面１１ａと第２配線基板２１の一方の面２１ａとは、それぞれ対向するように配置され、これらの間には、スペーサＳが充填されている。スペーサ（絶縁スペーサ）Ｓは、接着材、プリプレグなどで形成される。
第１電子部品Ｔ１は、第２電子部品Ｔ２が第１積層基板１１と第２積層基板２１との間隔を維持する支持体となっているので、第２配線基板２７と接触しないようになっている。
【００１６】
本実施形態の部品内蔵基板１００によれば、ハンダを用いていないため、リフロー時に再溶融することが防止でき、また、各層毎に順次積層することがないため、工程が複雑にならず簡略化できる。
【００１７】
副次的な効果として、このような部品内蔵基板１００によれば、受動部品である第２電子部品Ｔ２を第１積層基板１１と第２積層基板２１との間に位置するスペーサとしても機能し、さらに、この第２電子部品Ｔ２両端が、それぞれ導電性ペーストＰによって、第２電極１６および第３電極２６と接続されていることにより、基板が反り変形を起こした場合でも電気的接続不良の発生を低減することができる。
【００１８】
また、受動部品である第２電子部品Ｔ２を第１積層基板１１と第２積層基板２１との間に配して接続することにより、このような受動部品に接続する電極と基板間を接続する接続（ビア）の総数を削減することができ、部品内蔵基板１００のサイズ縮小化を図ることが可能となる。
また、第１積層基板１１と第２積層基板２１との間の距離を、凹部１４と凹部２４の内部に位置する第２電子部品Ｔ２の長さで設定することができ、その結果、第１積層基板１１と第２積層基板２１との間の距離を、第１電子部品Ｔ１が第２配線基板２７と接触しない程度に設定して部品内蔵基板１００の厚さ寸法のバラツキを小さくすることが可能となる。
【００１９】
以下、本発明に係る部品内蔵基板およびその製造方法の第２実施形態を、図面に基づいて説明する。
図２は、本実施形態における部品内蔵基板を示す断面図であり、図において、符号２００は、部品内蔵基板である。なお、第１実施形態の構成に対応する構成には同一の符号を付してある。
【００２０】
本実施形態における部品内蔵基板２００は、図２に示すように、第１配線基板１７と、第２配線基板２７と、第１電子部品Ｔ１と、第２電子部品Ｔ２と、第３電子部品Ｔ３と、第４電子部品Ｔ４と、を有するものとされ、厚さ方向で基板と基板との間に電子部品が配置される部品内蔵基板である。
【００２１】
本実施形態において、第１電子部品Ｔ１と第４電子部品Ｔ４とは、ＩＣチップなどとされ、また、第２電子部品Ｔ２と第３電子部品Ｔ３は、抵抗等の受動部品とされ、第２電子部品Ｔ２は、基板間接続受動部品とされ、第３電子部品Ｔ３は、第２電子部品Ｔ２とは異なる抵抗等の受動部品とされる。第２電子部品Ｔ２の一端Ｔ２ａおよび他端Ｔ２ｂは、それぞれ電気的に接続可能な端子とされている。第２電子部品Ｔ２の基板厚さ方向寸法は、少なくとも第１電子部品Ｔ１の厚さ寸法より大きく設定されるとともに、第３電子部品Ｔ３の厚さ寸法より大きく設定される。第１電子部品Ｔ１の厚さ寸法は、第３電子部品Ｔ３の厚さ寸法より大きく設定される。第１電子部品Ｔ１の厚さ寸法は、第１積層基板１１と第２積層基板２１との厚さ方向間隔よりも小さく設定される。第３電子部品Ｔ３の両端は、それぞれ電気的に接続可能な端子とされている。
【００２２】
本実施形態における部品内蔵基板２００においては、第１配線基板１７と第２配線基板２７とが、ガラスエポキシ等のリジット基板、ＬＣＰやポリイミドのＦＰＣ基板、ガラスクロス含有熱可塑性樹脂などのプリプレグを絶縁層として用いたプリント配線板を多層化した多層基板、プリント配線板同士の層間全体に、別途接着層を介在させて多層化を図る多層プリント配線板、または、同様の多層セラミック基板とされる。
【００２３】
第１配線基板１７は、第１積層基板１１の一方の面１１ａに第１電子部品Ｔ１と第２電子部品Ｔ２と第３電子部品Ｔ３とを載置して、スペーサ（絶縁スペーサ）Ｓが積層されたものである。
【００２４】
第１積層基板１１は、複数（この実施の形態では３枚）のプリント配線板１１Ａ，プリント配線板１１Ｂ，プリント配線板１１Ｃを積層したものである。これら複数のプリント配線板１１Ａ，プリント配線板１１Ｂ，プリント配線板１１Ｃどうしの間には、隣接するプリント配線板と接着する絶縁スペーサ１１Ｄ，１１Ｅが介在されて、プリント配線板１１Ａ，プリント配線板１１Ｂ，プリント配線板１１Ｃどうしは介在する絶縁スペーサ１１Ｄ，１１Ｅにより密に接着されて積層されるとともに、プリント配線板１１Ｃ表面には絶縁スペーサ１１Ｓが接着されている。第１積層基板１１は、プリント配線板１１Ａ，絶縁スペーサ１１Ｄ，プリント配線板１１Ｂ，絶縁スペーサ１１Ｅ，プリント配線板１１Ｃ，絶縁スペーサ１１Ｓの順に積層されている。
【００２５】
プリント配線板１１Ａ，プリント配線板１１Ｂ，プリント配線板１１Ｃは、それぞれの一面に必要に応じて導体パターン１２，１３，１６，１３Ａ，１６Ａが設けられ、これらの導体パターンは回路設計に応じてインナビア１３Ｖ，１６Ｖを介して適宜層間で接続されている。
具体的には、プリント配線板１１Ａには、導体パターンとして電極１６Ａ、配線１２、電極１６Ａが設けられ、プリント配線板１１Ｂには、導体パターンとして第２電極１６、電極１３Ａ、電極１３Ａ、第２電極１６が設けられ、プリント配線板１１Ｃには、導体パターンとして電極１５、電極１５、第１電極１３、第１電極１３、電極１５、電極１５が設けられている。
そして、プリント配線板１１Ａの電極１６Ａとプリント配線板１１Ｂの第２電極１６は、プリント配線板１１Ｂを貫通するインナビア１６Ｖによって層間接続され、プリント配線板１１Ｂの電極１３Ａとプリント配線板１１Ｃの第１電極１３はプリント配線板１１Ｃを貫通するインナビア１３Ｖによって層間接続されている。
【００２６】
第１積層基板１１の一方の面１１ａ側には、第２電極１６に対応する位置に凹部１４を設け、凹部１４内部に第２電極１６が露呈されている。また、第１積層基板１１の一方の面１１ａ側には、第１電極１３に対応する位置に凹部１３ａを設け、凹部１３ａ内部に第１電極１３が露呈されているとともに、電極１５に対応する位置に設けた凹部１５ａ内に電極１５が露呈されている。これら凹部１４、凹部１５ａ、凹部１３ａには、導電性ペーストＰが充填されており、第１電極１３と第１電子部品Ｔ１、電極１５と第３電子部品Ｔ３、および、第２電極１６と第２電子部品Ｔ２の一端Ｔ２ａが電気的に接続されている。
【００２７】
第２配線基板２７は、第２積層基板２１の他方の面２１ｂに第４電子部品Ｔ４を載置し、第１積層基板１１と対向する一方の面２１ａに第２電子部品Ｔ２が接続されて、スペーサ（絶縁スペーサ）Ｓが積層されたものである。
【００２８】
第２積層基板２１は、第１積層基板１１と同様に、絶縁スペーサ２１Ｓ，プリント配線板２１Ａ，絶縁スペーサ２１Ｄ，プリント配線板２１Ｂ，絶縁スペーサ２１Ｅ，プリント配線板２１Ｃ，絶縁スペーサ２１Ｆの順に積層されている。
【００２９】
プリント配線板２１Ｂには、第１積層基板１１側である一面２１ａ側に導体パターンとして第３電極２６が設けられ、第１積層基板１１と反対側である他面２１ｂ側に導体パターンとして電極２３Ａ、配線２２が設けられ、プリント配線板２１Ｃには、第１積層基板１１側である一面２１ａ側に導体パターンとし電極２６Ａが設けられ、第１積層基板１１と反対側である他面２１ｂ側に導体パターンとして第１電極２３が設けられ、ている。
そして、プリント配線板２１Ｂの第３電極２６とプリント配線板２１Ｃの電極２６Ａは、プリント配線板２１Ｂを貫通するインナビア２６Ｖによって層間接続され、プリント配線板２１Ｂの電極２３Ａとプリント配線板２１Ｃの第１電極２３はプリント配線板２１Ｃを貫通するインナビア２３Ｖによって層間接続されている。
【００３０】
第２積層基板２１の一方の面２１ａ側には、第３電極２６に対応する位置にプリント配線板２１Ａを貫通する凹部２４を設け、凹部２４内部に第３電極２６が露呈されている。また、第２積層基板１１の他方の面２１ｂ側には、第１電極２３に対応する位置に凹部２３ａを設け、凹部２３ａ内部に第１電極２３が露呈されている。これら凹部２４、凹部２３ａには、導電性ペーストＰが充填されており、第１電極２３と第４電子部品Ｔ４、第３電極２６と第２電子部品Ｔ２の他端Ｔ２ｂが電気的に接続されている。
【００３１】
それぞれの対応する第１配線基板１１の凹部１４と第２配線基板２１の凹部２４とがそれぞれ互いに対向する位置とされ、対応する凹部１４と凹部２４とがそれぞれ第２電子部品Ｔ２で接続されている。
第１配線基板１１の一方の面１１ａと第２配線基板２１の一方の面２１ａとは、それぞれ対向するように配置され、これらの間には、スペーサＳによって充填されている。スペーサ（絶縁スペーサ）Ｓは、接着材、プリプレグなどで形成される。
第１電子部品Ｔ１および第３電子部品Ｔ３は、第２電子部品Ｔ２が第１積層基板１１と第２積層基板２１との間隔を維持する支持体となっている。
【００３２】
以下、本実施形態における部品内蔵基板２００の製造方法を図面に基づいて説明する。
図３〜図１０は、本実施形態における部品内蔵基板の製造方法を示す工程図である。
【００３３】
本実施形態における部品内蔵基板２００の製造方法は、第１積層基板１１の一方の面１１ａに凹部１４を開口し、第１積層基板１１内部の第２電極（配線回路）１６を凹部１４内に露呈する工程と、第１積層基板１１の凹部１４、１３ａ、１５ａに導電ペーストＰを充填する工程と、第２積層基板２１に凹部２４を設け、第２積層基板２１内部の第２電極（配線回路）２６を凹部２４内に露呈する工程と、第２積層基板２１の凹部２６に導電ペーストＰを充填する工程と、第２電子部品Ｔ２および第１電子部品Ｔ１を第１積層基板１１表面に実装する工程と、第１配線基板１１と第２配線基板２１とを、それぞれの凹部１４，凹部２４が互いに対向する内面に向いて開口するように配して一括で加圧接着する一括積層工程とを有する。
【００３４】
第１配線基板１７の製造方法について説明する。
【００３５】
まず、図３に示すように、プリント配線板１１Ａ，絶縁スペーサ１１Ｄ，プリント配線板１１Ｂ，絶縁スペーサ１１Ｅ，プリント配線板１１Ｃの順に積層された第１積層基板１１を通常の方法によって製造する。この際、プリント配線板１１Ａには、導体パターンとして電極１６Ａ、配線１２、電極１６Ａを設け、プリント配線板１１Ｂには、第２電極１６、電極１３Ａ、電極１３Ａ、第２電極１６を設けておく。プリント配線板１１Ａの電極１６Ａとプリント配線板１１Ｂの第２電極１６は、プリント配線板１１Ｂを貫通するインナビア１６Ｖによって層間接続しておく。ここで、第２電極１６は、第１積層基板１１内部に形成された基板間接続用の受動部品を搭載するためのパッドとされる。
【００３６】
次いで、図４に示すように、プリント配線板１１Ｃ表面に部品搭載パッドとなる電極１５、電極１５、第１電極１３、第１電極１３、電極１５、電極１５を設ける。
【００３７】
次いで、図５に示すように、絶縁スペーサ１１Ｓとなる接着材かまたはプリプレグをプリント配線板１１Ｃ表面に仮貼する。
【００３８】
次いで、図６に示すように、レーザー加工または、ドリル等の機械加工によりビアとなる凹部１４，１５ａ，１３ａを形成する。凹部１４は第２電極１６が露出する深さまで、凹部１３ａは第１電極１３が露出する深さまで、凹部１５ａは電極１５が露出する深さまでとされる。
【００３９】
次いで、図７に示すように、ビア開口部である凹部１４，１５ａ，１３ａに焼結温度が１００〜２００℃の範囲とされ焼結後の温度耐性が２６０℃より高く設定され金属焼結型とされる導電性ペーストＰを印刷により充填する。
【００４０】
次いで、図８に示すように、ＩＣチップ（ベアチップ、ＷＬＰ）とされる第１電子部品Ｔ１、および、抵抗等の受動部品とされる第３電子部品Ｔ３を、汎用の搭載装置（マウンタ フリップチップボンダ等）により第１積層基板１１表面に実装する。この際、凹部１５ａ，１３ａに充填された導電性ペーストＰと第１電子部品Ｔ１、第３電子部品Ｔ３の端子が接続するように実装する。
同時に、基板間支持部材または基板間距離維持部材となる第２電子部品Ｔ２を凹部１４内部の導電性ペーストＰにその一端Ｔ２ａが埋没するように立設し、第２電子部品Ｔ２が第１積層基板１１の厚さ方向に所定の長さを有するように配置する。
【００４１】
次いで、図９に示すように、絶縁スペーサＳとする半硬化の接着材やプリプレグからなるスペーサＳ１，Ｓ２，Ｓ３を積層する。この際、第１積層基板１１における表面１１ａおよび第１電子部品Ｔ１、第３電子部品Ｔ３の高さの違いを緩和するために、エポキシ系接着材やプリプレグを用いて、第３電子部品Ｔ３の高さに対応した厚さとされるスペーサＳ１と、第３電子部品Ｔ３と第１電子部品Ｔ１との高さの差に対応した厚さとされるスペーサＳ２と、第１電子部品Ｔ１と第２電子部品Ｔ２との高さの差に対応した厚さとされるスペーサＳ３を積層する。スペーサＳ３の厚さは、第１電子部品Ｔ１と第２積層基板２１に接続される部分を除いた第２電子部品Ｔ２の高さに対応した厚さに設定される。
ここで、スペーサＳ１には、第１電子部品Ｔ１と第２電子部品Ｔ２と第３電子部品Ｔ３とに対応する開口が設けられ、スペーサＳ２には、第１電子部品Ｔ１と第２電子部品Ｔ２とに対応する開口が設けられ、スペーサＳ３には、第２電子部品Ｔ２に対応する開口が設けられており、これらの開口と各電子部品とを位置あわせして積層する。
このように第１配線基板１７を製造する。
【００４２】
次いで、図１０に示すように、第１積層基板１１と同様に、絶縁スペーサ２１Ｓ，プリント配線板２１Ａ，絶縁スペーサ２１Ｄ，プリント配線板２１Ｂ，絶縁スペーサ２１Ｅ，プリント配線板２１Ｃ，絶縁スペーサ２１Ｆの順に積層された第２積層基板２１を通常の方法によって製造する。
【００４３】
この際、第１積層基板１１と同様に、プリント配線板２１Ｂには、第１積層基板１１側である一面２１ａ側に導体パターンとして第３電極２６を設け、第１積層基板１１と反対側である他面２１ｂ側に導体パターンとして電極２３Ａ、配線２２を設け、プリント配線板２１Ｃには、第１積層基板１１側である一面２１ａ側に導体パターンとして電極２６Ａを設け、第１積層基板１１と反対側である他面２１ｂ側に導体パターンとして第１電極２３を設けておく。そして、プリント配線板２１Ｂの第３電極２６とプリント配線板２１Ｃの電極２６Ａは、プリント配線板２１Ｂを貫通するインナビア２６Ｖによって、プリント配線板２１Ｂの電極２３Ａとプリント配線板２１Ｃの第４電極２３はプリント配線板２１Ｃを貫通するインナビア２３Ｖによって層間接続しておく。同時に、第４電極２３には、絶縁スペーサ２１Ｆ表面まで貫通するビアＰを設けておく。
ここで、第３電極２６は、第２積層基板２１内部に形成された基板間接続用の受動部品を搭載するためのパッドとされる。
【００４４】
次いで、絶縁スペーサ２１Ｓとなる接着材かまたはプリプレグをプリント配線板２１Ａの一面２１ａ側に仮貼する。
次いで、レーザー加工または、ドリル等の機械加工によりビアとなる凹部２４を第３電極２６が露出する深さまで形成する。
次いで、ビア開口部である凹部２４に、第１積層基板１１と同様に、焼結温度が１００〜２００℃の範囲とされ焼結後の温度耐性が２６０℃より高く設定される導電性ペーストＰを印刷により充填する。
次いで、ＩＣチップ（ベアチップ、ＷＬＰ）とされる第４電子部品Ｔ４を、汎用の搭載装置（マウンタ フリップチップボンダ等）により第２積層基板２１他面２１ｂ側に実装する。この際、凹部２３ａに充填された導電性ペーストＰと第４電子部品Ｔ４の端子が接続するように実装する。
このように第２配線基板２７を製造する。
【００４５】
次いで、図１０に示すように、それぞれに電子部品が実装された第１積層基板１１および第２積層基板２１を互いの一方の面１１ａと一方の面２１ａとが対向するようにし、かつ凹部１４と凹部２４とが対向するように位置あわせして、第１積層基板１１および第２積層基板２１を外側から接近させ、凹部２４に第２電子部品Ｔ２の他端Ｔ２ｂが挿入されるように加圧する。同時に、半硬化の接着材やプリプレグからなるスペーサＳ１，Ｓ２，Ｓ３によって第１積層基板１１と第２積層基板２１との間を充填する。さらに、第１積層基板１１および第２積層基板２１を外側から厚さ方向に加圧するとともに、この際、一括加熱・加圧処理により接着する。この際の加熱温度は、導電性ペーストＰの焼結温度である１００〜２００℃の範囲に設定される。
【００４６】
これにより、図２に示すように、本実施形態における部品内蔵基板２００を製造する。
【００４７】
本実施形態における部品内蔵基板２００およびその製造方法によれば、例えば、直方体、円柱上のセラミックを主体とした基材表面に電解めっき等でＣｕやＳｎ等の金属薄膜を形成した受動部品とされる第２電子部品Ｔ２を、基板１１，２１の表面１１ａ，２１ａに対して、第２電子部品Ｔ２の長手方向が基板面１１ａ，２１ａと略直交する方向に搭載して多層ＰｏＰ基板の層間接続に使用するとともに、１００℃〜２００℃の範囲で硬化し、硬化後に融点がリフロー温度の２６０℃以上に上昇する導電性ペーストＰを凹部１４，２４に充填して、ＰｏＰ構造の層間接続のための受動部品Ｔ２と第２電極１６，２６とを接続することで、従来では困難であった多層ＰｏＰ基板を部品内蔵基板と受動部品実装技術を融合することで可能にするものである。
【００４８】
同時に、本実施形態によれば、表面実装前の基板１１にレーザーやドリルにより導電ペーストＰ充填のための凹部（ビア）１４，１５ａ，１３ａを開口し印刷により導電ペーストＰを充填して、この導電ペーストビア１４，１５，１３に受動部品Ｔ２，Ｔ３、ＩＣチップ（ベアチップ、ＷＬＰ）Ｔ１も実装し、基板１１，１２積層後には一括形成プロセスとして、積層する基板１１，１２の間には半硬化の接着材やプリプレグをスペーサＳとして用いることで、基板表面１１ａに実装された部品Ｔ１，Ｔ３の高さの違いによる一括での加圧プロセスにおける圧力ばらつきを緩和する。
【００４９】
本実施形態における部品内蔵基板２００およびその製造方法によれば、電子部品Ｔ１，Ｔ２，Ｔ３の接続、および、基板１１，１２の接続に導電性ペー ストＰを使用することから、多層化や部品実装後のリフロー工程によるハンダの再溶融が発生しない。また、印刷により導電性ペーストＰを開口（ビア）１４，１５ａ，１３ａ，２４に充填することから、一括で部品接続ビア、層間接続ビアを形成できる。また、一括で加熱・加圧することで、製造工程数を削減してコスト低減が可能で従来技術よりも有利となる。同時に、既存の部品Ｔ２を直接基板間接続に用いることから、高さ調整が容易である。
【００５０】
さらに、部品高さの違いを緩和するために、エポキシ系接着材やプリプレグからなるスペーサＳを用いるため、一括での加熱・加圧時の加圧ばらつきが生じにくく、さらに部品間隙には加熱・加圧時に上記接着材が部品間隙に流動することから、アンダーフィルを必要としない。さらに、基板１１，２１間を受動部品Ｔ２および接着材（スペーサ）Ｓで強固に接続するとともに接着材Ｓ（スペーサ）により部品Ｔ２周囲が覆われていることから、接着強度を向上し、衝撃などの外部応力に対しても従来構造に比べて耐性が高くなる。
【００５１】
この垂直に実装する第２電子部品Ｔ２においては、０６０３サイズや１００５サイズといった汎用の受動部品を利用することが可能であり、抵抗体としても利用することができる。このため、表面に実装する部品数を削減できるため、部品内蔵基板２００の基板サイズの縮小にも有効である。
図８に示すように、ベースとなる基板１１上に汎用の実装機によって表面実装部品Ｔ１，Ｔ３、層間接続用受動部品Ｔ２、スペーサＳ、個片化した積層する基板２１を実装できることから、コストの低減やスループットにおいても従来技術に比べて有利となる。また、シート状で積層することもできる。
【００５２】
以下、本発明に係る部品内蔵基板およびその製造方法の第３実施形態を、図面に基づいて説明する。
図１１は、本実施形態における部品内蔵基板を示す断面図であり、図において、符号３００は、部品内蔵基板である。なお、第２実施形態の構成に対応する構成には同一の符号を付してその説明を省略する。
【００５３】
本実施形態の部品内蔵基板３００は、３段スタックのＰｏＰ構造とされており、図１１に示すように、第１配線基板１７と、第２配線基板２７との間に、第５電子部品Ｔ５の実装された第３配線基板３７が設けられた構成とされている。
【００５４】
第３配線基板３７は、第３積層基板３１において、第２積層基板２１に対向する他方の面３１ｂに第５電子部品Ｔ５が載置されるとともに、他方の面３１ｂに設けられ導電性ペーストＰが充填された凹部３４’に第２電子部品Ｔ２１が立設されて第２積層基板２１と接続されるとともにスペーサ（絶縁スペーサ）Ｓ’が積層される。同時に、第３積層基板３１において、第１積層基板１１と対向する一方の面３１ａに設けられ導電性ペーストＰが充填された凹部３４に第２電子部品Ｔ２が接続されて第１積層基板１１と接続されるとともにスペーサ（絶縁スペーサ）Ｓが積層されている。
【００５５】
第３積層基板３１は、第２積層基板２１と同様に、第１積層基板１１側から第２積層基板２１側に向かって、絶縁スペーサ３１Ｓ，プリント配線板３１Ａ，絶縁スペーサ３１Ｄ，プリント配線板３１Ｂ，絶縁スペーサ３１Ｅ，プリント配線板３１Ｃ，絶縁スペーサ３１Ｆの順に積層されている。
【００５６】
プリント配線板３１Ｂには、第１積層基板１１側である一面３１ａ側に導体パターンとして電極３６が設けられ、第１積層基板１１と反対側である他面３１ｂ側に導体パターンとして電極３３Ａ、配線３２が設けられ、プリント配線板２１Ｃには、第１積層基板１１側である一面３１ａ側に導体パターンとし電極３６’が設けられ、第２積層基板２１側である他面３１ｂ側に導体パターンとして第５電極３３が設けられ、ている。
そして、プリント配線板３１Ｂの電極３６とプリント配線板３１Ｃの電極３６’は、プリント配線板３１Ｂを貫通するインナビア３６Ｖによって層間接続され、プリント配線板３１Ｂの電極３３Ａとプリント配線板３１Ｃの第５電極３３はプリント配線板３１Ｃを貫通するインナビア３３Ｖによって層間接続されている。
【００５７】
第３積層基板３１の一方の面３１ａ側には、電極３６に対応する位置にプリント配線板３１Ａを貫通する凹部３４を設け、凹部３４内部に電極３６が露呈されている。また、第３積層基板３１の他方の面３１ｂ側には、電極３６’に対応する位置にプリント配線板３１Ｃを貫通する凹部３４’を設けるとともに、第５電極３３に対応する位置に凹部３３ａを設け、凹部３３ａ内部に第５電極３３が露呈されている。これら凹部３４、凹部３４’、凹部３３ａには、導電性ペーストＰが充填されており、第５電極３３と第５電子部品Ｔ５、電極３６と第２電子部品Ｔ２の他端Ｔ２ｂ、電極３６’と第２電子部品Ｔ２１の一端Ｔ２１ａが電気的に接続されている。
【００５８】
それぞれの対応する第１配線基板１１の凹部１４と第３配線基板３１の凹部３４とがそれぞれ互いに対向する位置とされ、対応する凹部１４と凹部３４とがそれぞれ第２電子部品Ｔ２で接続されている。
第１配線基板１１の一方の面１１ａと第３配線基板３１の一方の面３１ａとは、それぞれ対向するように配置され、これらの間には、スペーサＳによって充填されている。スペーサ（絶縁スペーサ）Ｓは、接着材、プリプレグなどで形成される。
第１電子部品Ｔ１および第３電子部品Ｔ３は、第２電子部品Ｔ２が第１積層基板１１と第３積層基板３１との間隔を維持する支持体となっているので、第３配線基板３７と接触しないようになっている。
【００５９】
それぞれの対応する第３配線基板３１の凹部３４’と第２配線基板２１の凹部２４とがそれぞれ互いに対向する位置とされ、対応する凹部３４と凹部２４とがそれぞれ第２電子部品Ｔ２１で接続されている。
第３配線基板３１の他方の面３１ｂと第２配線基板２１の一方の面２１ａとは、それぞれ対向するように配置され、これらの間には、スペーサＳ’によって充填されている。スペーサ（絶縁スペーサ）Ｓ’は、接着材、プリプレグなどで形成される。
第５電子部品Ｔ５は、第２電子部品Ｔ２が第３積層基板３１と第２積層基板２１との間隔を維持する支持体となっているので、第２配線基板２７と接触しないようになっている。
【００６０】
以下、本実施形態における部品内蔵基板３００の製造方法を図面に基づいて説明する。
図１２は、本実施形態における部品内蔵基板の製造方法を示す工程図である。
【００６１】
まず、図３〜図９に示す第２実施形態と同様にして、第１配線基板１７を製造する。
【００６２】
次いで、図１０に示す第２実施形態と同様にして、第２配線基板２７を製造する。
【００６３】
次いで、図１２に示すように、第２積層基板２１と同様に、第１積層基板１１側から第２積層基板２１側に向かって、絶縁スペーサ３１Ｓ，プリント配線板３１Ａ，絶縁スペーサ３１Ｄ，プリント配線板３１Ｂ，絶縁スペーサ３１Ｅ，プリント配線板３１Ｃ，絶縁スペーサ３１Ｆの順に積層された第３積層基板３１を通常の方法によって製造する。
【００６４】
この際、第２積層基板２１と同様に、プリント配線板３１Ｂには、一面３１ａ側に電極３６を設け、他面３１ｂ側に電極３３Ａ、配線３２を設け、プリント配線板２１Ｃには、一面３１ａ側に電極３６’を設け、他面３１ｂ側に導体パターンとして第５電極３３を設けておく。
そして、プリント配線板３１Ｂの電極３６とプリント配線板３１Ｃの電極３６’は、プリント配線板３１Ｂを貫通するインナビア３６Ｖによって層間接続し、プリント配線板３１Ｂの電極３３Ａとプリント配線板３１Ｃの第５電極３３はプリント配線板３１Ｃを貫通するインナビア３３Ｖによって層間接続しておく。同時に、第３積層基板３１の他面３１ｂ側には、第５電極３３から絶縁スペーサ３１Ｆ表面まで貫通する凹部３３ａを設けてその内部に導電性ペーストＰを充填しておくとともに、電極３６’ から絶縁スペーサ３１Ｆ表面まで貫通する凹部３４’を設けてその内部に導電性ペーストＰを充填しておく。
ここで、電極３６は、第３積層基板３１内部に形成されて第１積層基板１１との基板間接続用の受動部品を搭載するためのパッドとされ、電極３６’ は、第３積層基板３１内部に形成されて第２積層基板２１との基板間接続用の受動部品を搭載するためのパッドとされる。
【００６５】
次いで、絶縁スペーサ３１Ｓとなる接着材かまたはプリプレグをプリント配線板３１Ａの一面３１ａ側に仮貼する。
次いで、レーザー加工または、ドリル等の機械加工によりビアとなる凹部３４を電極３６が露出する深さまで形成する。
次いで、ビア開口部である凹部２４に、第２積層基板２１と同様に、焼結温度が１００〜２００℃の範囲とされ焼結後の温度耐性が２６０℃より高く設定される導電性ペーストＰを印刷により充填する。
次いで、ＩＣチップ（ベアチップ、ＷＬＰ）とされる第５電子部品Ｔ５を、汎用の搭載装置（マウンタ フリップチップボンダ等）により第３積層基板３１の他面３１ｂ側に実装する。この際、凹部３３ａに充填された導電性ペーストＰと第５電子部品Ｔ５の端子が接続するように実装する。同時に、第２電子部品Ｔ２１を第３積層基板３１の一面３１ａ側に実装する。この際、第２電子部品Ｔ２１の他端部Ｔ２１ａを凹部３４’に挿入して立設するように実装する。
【００６６】
次いで、半硬化の接着材やプリプレグからなる絶縁スペーサＳ’ となるスペーサＳ４およびスペーサＳ５を積層する。この際、第３積層基板３１における表面３１ｂおよび第５電子部品Ｔ５の高さの違いを緩和するために、エポキシ系接着材やプリプレグを用いて、第５電子部品Ｔ５の高さに対応した厚さとされるスペーサＳ４と、第５電子部品Ｔ５と第２電子部品Ｔ２１との高さの差に対応した厚さとされるスペーサＳ５を積層する。スペーサＳ５の厚さは、第５電子部品Ｔ５と第２積層基板２１に接続される部分を除いた第２電子部品Ｔ２１の高さに対応した厚さに設定される。
ここで、スペーサＳ４には、第５電子部品Ｔ５と第２電子部品Ｔ２１とに対応する開口が設けられ、スペーサＳ５には、第２電子部品Ｔ２１とに対応する開口が設けられており、これらの開口と各電子部品とを位置あわせして積層する。
このように第３配線基板３７を製造する。
【００６７】
次いで、図１２に示すように、それぞれに電子部品が実装された第１積層基板１１、第２積層基板２１および第３積層基板３１を互いの一方の面１１ａと一方の面３１ａとが対向するとともに他方の面３１ｂと一方の面２１ａとが対向するようにし、かつ、凹部１４と凹部３４および凹部３４‘と凹部２４が対向するように位置あわせして第１積層基板１１、第２積層基板２１および第３積層基板３１の順番で積層する。そして、第１積層基板１１、第２積層基板２１および第３積層基板３１を外側から接近させ、凹部３４に第２電子部品Ｔ２の他端Ｔ２ｂが挿入されるとともに、凹部２４に第２電子部品Ｔ２１の他端Ｔ２１ｂが挿入されるように加圧する。同時に、半硬化の接着材やプリプレグからなるスペーサＳ１，Ｓ２，Ｓ３によって第１積層基板１１と第２積層基板２１との間を充填するとともに、スペーサＳ４，Ｓ５によって第３積層基板３１と第２積層基板２１との間を充填する。さらに、第１積層基板１１、第２積層基板２１および第３積層基板３１を外側から厚さ方向に加圧するとともに、この際、一括加熱・加圧処理により接着する。この際の加熱温度は、導電性ペーストＰの焼結温度である１００〜２００℃の範囲に設定される。
【００６８】
これにより、図１１に示すように、本実施形態における部品内蔵基板３００を製造する。
【００６９】
本実施形態によれば、上述した実施形態と同等の作用効果を奏することができるとともに、３段スタックのＰｏＰ構造に適用することにより、第１積層基板１１、第２積層基板２１および第３積層基板３１を一括加熱・加圧処理により接着・積層することで、さらなる作業工程の減少および製造コストの低減を図ることが可能となる。
【００７０】
以下、本発明に係る部品内蔵基板およびその製造方法の第４実施形態を、図面に基づいて説明する。
図１３は、本実施形態における部品内蔵基板を示す断面図、図１４は、本実施形態における部品内蔵基板の製造方法を示す工程図であり、図において、符号４００は、部品内蔵基板である。なお、第２、第３実施形態の構成に対応する構成には同一の符号を付してその説明を省略する。
【００７１】
本実施形態の部品内蔵基板４００は、第３実施形態と同様に３段スタックのＰｏＰ構造とされており、図１３に示すように、第２積層基板２１および第３積層基板３１が、いずれも両面実装基板とされて、第３電子部品Ｔ３’が第３積層基板３１の裏面３１ｂに実装され、第３電子部品Ｔ３”が第２積層基板２１の裏面２１ａに実装された構成とされている。
【００７２】
第３電子部品Ｔ３’および第３電子部品Ｔ３”は、第１積層基板１１の第３電子部品Ｔ３と同様の構成および実装状態とされる。
第３積層基板３１において、裏面３１ｂに凹部３５ａが形成され、この凹部３５ａに充填された導電性ペーストＰに第３電子部品Ｔ３’が接続されている。
第２積層基板２１において、裏面２１ａに凹部２５ａが形成され、この凹部２５ａに充填された導電性ペーストＰに第３電子部品Ｔ３”が接続されている。
【００７３】
第３電子部品Ｔ３’および第３電子部品Ｔ３”が実装されたことに伴って、絶縁スペーサＳ，Ｓ’がこれら第３電子部品Ｔ３’および第３電子部品Ｔ３”に対応するようになっている。具体的には、絶縁スペーサＳの厚さは、平面視して重なるように実装されている第１電子部品Ｔ１と第３電子部品Ｔ３’ との高さ寸法に対応するように厚さが設定されている。
【００７４】
同時に、第１積層基板１１と第３積層基板３１との基板間隔も第１電子部品Ｔ１と第３電子部品Ｔ３’ との高さ寸法に対応するように設定され、これに対応するために、第２電子部品Ｔ２の長さ寸法を、第３積層基板３１が片面実装基板とされた状態に比べて大きくするように変更する、あるいは、第２電子部品Ｔ２を凹部１４および凹部３４の導電性ペーストＰに挿入する長さ寸法が、第３積層基板３１が片面実装基板とされた状態に比べて小さくなるように変更するなどの対応が可能である。
【００７５】
また、絶縁スペーサＳ’の厚さは、第２積層基板２１が片面実装基板であったときに対して変更しないが、絶縁スペーサＳ’は、平面視して重ならないように実装されている第５電子部品Ｔ５と第３電子部品Ｔ３” との位置関係に対応して、その凹凸を埋めるように第３積層基板３１と第２積層基板２１との間を充填することになる。
【００７６】
以下、本実施形態における部品内蔵基板４００の製造方法を図面に基づいて説明する。
【００７７】
まず、第３実施形態と同様にして、第１配線基板１７を製造する。
この際、図１４に示すように、スペーサＳ３には、第３電子部品Ｔ３’の高さに対応した厚さとされるとともに、この第３電子部品Ｔ３’および第２電子部品Ｔ２に対応する開口Ｓ”が設けられたスペーサＳ６がさらに積層される。
【００７８】
次いで、図１２に示す第３実施形態と同様にして、第２配線基板２７および第３配線基板３７を製造するが、この際、裏面３１ｂと裏面２１ａに凹部３５ａ、電極３５、凹部２５ａ、電極２５を形成するとともに第３電子部品Ｔ３’と第３電子部品Ｔ３”を実装する。
また、この際、図１４に示すように、第２配線基板２７においては、スペーサＳ４の代わりに、スペーサＳ７、スペーサＳ８が積層され、この上に、図１２に示す第３実施形態と同様にして、スペーサＳ５が積層される。スペーサＳ７は、第３電子部品Ｔ３”と第２積層基板２１に接続される部分を除いた第２電子部品Ｔ２１の高さに対応した厚さに設定され、スペーサＳ８は、第３電子部品Ｔ３”と第５電子部品Ｔ５の高さの重なり合う厚さ寸法に対応した厚さに設定される。
また、スペーサＳ７には、第５電子部品Ｔ５と第２電子部品Ｔ２１とに対応する開口Ｓ”が設けられ、スペーサＳ８には、第３電子部品Ｔ３”と第２電子部品Ｔ２１とに対応する開口が設けられ、スペーサＳ５には、第５電子部品Ｔ５と第３電子部品Ｔ３”と第２電子部品Ｔ２１に対応する開口が設けられており、これらの開口と各電子部品とを位置あわせして積層する。
なお、スペーサＳ６およびスペーサＳ８，Ｓ５は、第３電子部品Ｔ３’、第３電子部品Ｔ３”と同じ側に積層しておくこともできる。
【００７９】
次いで、図１４に示すように、それぞれに電子部品が実装された第１積層基板１１、第２積層基板２１および第３積層基板３１を互いの一方の面１１ａと一方の面３１ａとが対向するとともに他方の面３１ｂと一方の面２１ａとが対向するようにし、かつ、凹部１４と凹部３４および凹部３４‘と凹部２４が対向するように位置あわせして第１積層基板１１、第２積層基板２１および第３積層基板３１の順番で積層する。そして、第１積層基板１１、第２積層基板２１および第３積層基板３１を外側から接近させ、凹部３４に第２電子部品Ｔ２の他端Ｔ２ｂが挿入されるとともに、凹部２４に第２電子部品Ｔ２１の他端Ｔ２１ｂが挿入されるように加圧する。同時に、半硬化の接着材やプリプレグからなるスペーサＳによって第１積層基板１１と第２積層基板２１との間を充填するとともに、スペーサＳ’によって第３積層基板３１と第２積層基板２１との間を充填する。さらに、第１積層基板１１、第２積層基板２１および第３積層基板３１を外側から厚さ方向に加圧するとともに、この際、一括加熱・加圧処理により接着する。この際の加熱温度は、導電性ペーストＰの焼結温度である１００〜２００℃の範囲に設定される。
【００８０】
これにより、図１３に示すように、本実施形態における部品内蔵基板４００を製造する。
【００８１】
以下、本発明に係る部品内蔵基板およびその製造方法の第５実施形態を、図面に基づいて説明する。
図１５は、本実施形態における部品内蔵基板を示す断面図、図１６は、本実施形態における部品内蔵基板の製造方法を示す工程図であり、図において、符号５００は、部品内蔵基板である。なお、第２、第３実施形態の構成に対応する構成には同一の符号を付してその説明を省略する。
【００８２】
本実施形態の部品内蔵基板５００は、第３実施形態と同様に３段スタックのＰｏＰ構造とされており、図１５に示すように、第１積層基板１１，第２積層基板２１および第３積層基板３１において、第１電子部品Ｔ１，第４電子部品Ｔ４、第５電子部品Ｔ５が、いずれも基板内部に実装された部品内蔵基板からなる構成とされている。
【００８３】
第１積層基板１１においては、プリント配線板１１Ｂに部品孔が貫通されて第１電子部品Ｔ１が配置される。また、プリント配線板１１Ａに凹部１３ａ’が形成されて導電性ペーストＰが充填され、プリント配線板１１Ａの他面１１ｂに電極１３’が形成されている。
【００８４】
第３積層基板３１においては、プリント配線板３１Ｂに部品孔が貫通されて第５電子部品Ｔ５が配置される。また、プリント配線板３１Ｃに凹部３３ａ’が形成されて導電性ペーストＰが充填され、プリント配線板２１Ｃの他面２１ｂに電極３３’が形成されている。
【００８５】
第２積層基板２１においては、プリント配線板２１Ｂに部品孔が貫通されて第４電子部品Ｔ４が配置される。また、プリント配線板２１Ｃに凹部２３ａ’が形成されて導電性ペーストＰが充填され、プリント配線板２１Ｃの他面２１ｂに電極３３’が形成されている。
【００８６】
以下、本実施形態における部品内蔵基板５００の製造方法を図面に基づいて説明する。
【００８７】
まず、第３実施形態と同様にして、第１電子部品Ｔ１が内部に実装された第１配線基板１７を製造する。次いで、第３実施形態と同様にして、第４電子部品Ｔ４が内部に実装された第２配線基板２７、および、第５電子部品Ｔ５が内部に実装された第３配線基板３７を製造する。なお、それぞれの基板に図示していないが第３電子部品Ｔ３，Ｔ３’，Ｔ３”を設けることもできる。
【００８８】
次いで、図１６に示すように、それぞれの内部に電子部品が実装された第１積層基板１１、第２積層基板２１および第３積層基板３１を互いの一方の面１１ａと一方の面３１ａとが対向するとともに他方の面３１ｂと一方の面２１ａとが対向するようにし、かつ、凹部１４と凹部３４および凹部３４‘と凹部２４が対向するように位置あわせして第１積層基板１１、第２積層基板２１および第３積層基板３１の順番で積層する。そして、第１積層基板１１、第２積層基板２１および第３積層基板３１を外側から接近させ、凹部３４に第２電子部品Ｔ２の他端Ｔ２ｂが挿入されるとともに、凹部２４に第２電子部品Ｔ２１の他端Ｔ２１ｂが挿入されるように加圧する。同時に、半硬化の接着材やプリプレグからなるスペーサＳ１，Ｓ２によって第１積層基板１１と第２積層基板２１との間を充填するとともに、スペーサＳ３によって第３積層基板３１と第２積層基板２１との間を充填する。さらに、第１積層基板１１、第２積層基板２１および第３積層基板３１を外側から厚さ方向に加圧するとともに、この際、一括加熱・加圧処理により接着する。この際の加熱温度は、導電性ペーストＰの焼結温度である１００〜２００℃の範囲に設定される。
【００８９】
これにより、図１５に示すように、本実施形態における部品内蔵基板５００を製造する。
【符号の説明】
【００９０】
１００，２００，３００，４００，５００…部品内蔵基板、１１…第１積層基板、１１ａ…一方の面、１３…第１電極、１４…凹部、１５…第３電極、１６…第２電極、１７…第１配線基板、２１…第２積層基板、２１ａ…一方の面、２３…第４電極、２４…凹部、２６…第３電極、２７…第２配線基板、Ｐ…導電性ペースト、Ｓ，Ｓ’…絶縁スペーサ、Ｔ１…第１電子部品、Ｔ２…第２電子部品、Ｔ２ａ…一端、Ｔ２ｂ…他端、
【技術分野】
【０００１】
本発明は、部品内蔵基板およびその製造方法に係り、特に、ＰｏＰ（Package on Package）基板の接続技術に用いて好適な技術に関する。
【背景技術】
【０００２】
近年の小型電子機器を中心とした、小型化・高機能化要求に対応するために、半導体デバイスの高密度・高集積化が求められている。このため、ＩＣチップの三次元積層や部品内蔵基板の用途が拡大する傾向にある。さらに、部品を表面実装したパッケージ基板や上記部品内蔵基板を三次元的に積層するＰｏＰ（Package on Package）構造も着目されている。
【０００３】
一般的に、パッケージ基板間の接続にはＢＧＡ（Ball Grid Array）が採用されており、Ｓｎ−Ａｇ−Ｃｕ等の鉛フリーはんだが用いられている。また、スタック数を増加させるために、下パッケージを積み重ねる構造とされている。また、搭載されるＩＣチップにはワイヤーボンディング技術が用いられているが、配線長の短縮や高密度実装のためには、フリップチップ実装が用いられている。
このような複数の電子部品が内蔵された部品内蔵基板の例として特許文献１が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−３４４７８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、このようなＢＧＡ接続では、一般的にＳｎ−Ａｇ−Ｃｕ等の鉛フリーのハンダを使用するため、順次積層する場合には、既に形成されているハンダボールがリフロー（温度：約２６０℃）時に再溶融するという問題があり、ハンダ再溶融時に位置ずれや断線が発生する虞がある。また、ＩＣチップがハンダバンプによりフリップチップ実装され、封入するアンダーフィル内にポイド等の間隙が生じている場合、再溶融したハンダが、上記間隙に流入し断線等の不良が発生する可能性がある。
また、製造プロセスとしては、工程が複雑であり、コスト上昇や歩留まりが悪くなる危険性がある。
【０００６】
本発明は、上記の事情に鑑みてなされたもので、配線長の短縮や高密度実装が可能で、ハンダ等の再溶融がなくなり、工程を簡略化可能な部品内蔵基板およびその製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００７】
本発明の請求項１に係る部品内蔵基板は、複数の配線板が積層された第１積層基板の一方の面に第１電子部品を載置する第１電極と、前記第１積層基板に凹部を設け、第１積層基板内部の配線回路が前記凹部内に露呈され、第２電子部品の一端と接続する第２電極とを備える第１配線基板と、
複数の配線板が積層された第２積層基板の一方の面に凹部を設け、第２積層基板内部の配線回路が前記凹部内に露呈され、第２電子部品の他端と接続する第３電極とを備える第２配線基板と、
前記第１電極に接続される第１電子部品と、
前記第２電極に一端が接続され、他端を第３電極に電気的に接続される第２電子部品と、を備えており、
前記第１配線基板と第２配線基板との一方の面はそれぞれの凹部が互いに対向する内面に向いて開口するように配されており、かつ、
各々の電子部品と各々の電極とは、導電性ペーストからなる層間導通部により接続されることを特徴とする。
本発明の請求項２に係る部品内蔵基板は、 請求項１記載の部品内蔵基板であって、前記第１配線基板と第２配線基板間にはスペーサが配されていることを特徴とする。
本発明の請求項３に係る部品内蔵基板は、 請求項１または２記載の部品内蔵基板であって、前記第１配線基板、第２配線基板の一方もしくは両方の内部には、部品が内蔵されていることを特徴とする部品内蔵基板。
本発明の請求項４に係る部品内蔵基板の製造方法は、請求項１から３のいずれか一項記載の部品内蔵基板を製造する方法であって、
複数の配線板が積層された第１積層基板の一方の面に凹部を開口し、第１積層基板内部の配線回路を前記凹部内に露呈する工程と、
前記第１積層基板の凹部に導電ペーストを充填する工程と、
複数の配線板が積層された第２積層基板に凹部を設け、第２積層基板内部の配線回路を前記凹部内に露呈する工程と、
前記第２積層基板の凹部に導電ペーストを充填する工程と、
前記第２電子部品および前記第１電子部品を基板表面に実装する工程と、
前記第１配線基板と第２配線基板とを、それぞれの凹部が互いに対向する内面に向いて開口するように配して一括で加圧接着する一括積層工程とを有することを特徴とする。
本発明の請求項５に係る部品内蔵基板の製造方法は、請求項４記載の部品内蔵基板を製造する方法であって、
前記一括積層する工程において、前記第１配線基板と第２配線基板との間には、絶縁体スペーサを挟んで加圧接着されることを特徴とする。
【０００８】
本発明によれば、接続がハンダボールではなく、導電性ペーストで行われている。また、第１および第２積層基板の厚さ方向に厚さを有する第２電子部品が第１積層基板と第２積層基板との間に立設した状態とされている。これにより、位置ずれや断線を抑制でき、配線長の短縮や高密度実装が可能になる。
【発明の効果】
【０００９】
本発明によれば、本発明によれば、接続がハンダボールではなく、導電性ペーストで行われているため、順次積層する場合、リフロー時に再溶融することがなく、また、各層毎に順次積層するのではなく、一括積層により製造可能なため、工程が複雑になることを防止し工程を簡略化することができる。という効果を奏する。
【図面の簡単な説明】
【００１０】
【図１】図１は、本発明に係る部品内蔵基板の第１実施形態を示す断面図である。
【図２】図２は、本発明に係る部品内蔵基板の第２実施形態を示す断面図である。
【図３】図３は、本発明に係る部品内蔵基板の製造方法の第２実施形態を示す工程図である。
【図４】図４は、本発明に係る部品内蔵基板の製造方法の第２実施形態を示す工程図である。
【図５】図５は、本発明に係る部品内蔵基板の製造方法の第２実施形態を示す工程図である。
【図６】図６は、本発明に係る部品内蔵基板の製造方法の第２実施形態を示す工程図である。
【図７】図７は、本発明に係る部品内蔵基板の製造方法の第２実施形態を示す工程図である。
【図８】図８は、本発明に係る部品内蔵基板の製造方法の第２実施形態を示す工程図である。
【図９】図９は、本発明に係る部品内蔵基板の製造方法の第２実施形態を示す工程図である。
【図１０】図１０は、本発明に係る部品内蔵基板の製造方法の第２実施形態を示す工程図である。
【図１１】図１１は、本発明に係る部品内蔵基板の第３実施形態を示す断面図である。
【図１２】図１２は、本発明に係る部品内蔵基板の製造方法の第３実施形態を示す工程図である。
【図１３】図１３は、本発明に係る部品内蔵基板の第４実施形態を示す断面図である。
【図１４】図１４は、本発明に係る部品内蔵基板の製造方法の第４実施形態を示す工程図である。
【図１５】図１５は、本発明に係る部品内蔵基板の第５実施形態を示す断面図である。
【図１６】図１６は、本発明に係る部品内蔵基板の製造方法の第５実施形態を示す工程図である。
【発明を実施するための形態】
【００１１】
以下、本発明に係る部品内蔵基板の第１実施形態を、図面に基づいて説明する。
図１は、本実施形態における部品内蔵基板を示す断面図であり、図において、符号１００は、部品内蔵基板である。
【００１２】
本実施形態における部品内蔵基板１００は、図１に示すように、第１配線基板１７と、第２配線基板２７と、第１電子部品Ｔ１と、第２電子部品Ｔ２とを有し、厚さ方向に積層された基板と基板との間に電子部品Ｔ１が配置される部品内蔵基板とされる。
第１電子部品Ｔ１は、ＩＣチップなどとされ、また、第２電子部品Ｔ２は、抵抗等の受動部品とされる。
【００１３】
第１配線基板１７は、複数の配線板が積層された第１積層基板１１の一方の面１１ａに第１電子部品Ｔ１を載置する第１電極１３，１３と、第１積層基板１１に凹部１４を設け、第１積層基板１１内部の配線回路が凹部１４、１４内に露呈され、第２電子部品Ｔ２、Ｔ２の一端Ｔ２ａ，Ｔ２ａと接続する第２電極１６，１６とを備える。
【００１４】
第２配線基板２７は、複数の配線板が積層された第２積層基板２１の一方の面２１ａに凹部２４を設け、第２積層基板２１内部の配線回路が前記凹２４部内に露呈され、第２電子部品Ｔ２の他端Ｔ２ｂと接続する第３電極２６とを備える。
第１電極１３と第１電子部品Ｔ１の端子、第２電極１６と第２電子部品Ｔ２の一端Ｔ２ａ、第３電極２６と第２電子部品Ｔ２の他端Ｔ２ｂとは、それぞれ導電性ペーストからなる層間導通部Ｐによって電気的に接続されている。
それぞれの対応する第１配線基板１１の凹部１４と第２配線基板２１の凹部２４とがそれぞれ互いに対向する位置とされ、対応する凹部１４と凹部２４とがそれぞれ第２電子部品Ｔ２で接続されている。
【００１５】
第１配線基板１１の一方の面１１ａと第２配線基板２１の一方の面２１ａとは、それぞれ対向するように配置され、これらの間には、スペーサＳが充填されている。スペーサ（絶縁スペーサ）Ｓは、接着材、プリプレグなどで形成される。
第１電子部品Ｔ１は、第２電子部品Ｔ２が第１積層基板１１と第２積層基板２１との間隔を維持する支持体となっているので、第２配線基板２７と接触しないようになっている。
【００１６】
本実施形態の部品内蔵基板１００によれば、ハンダを用いていないため、リフロー時に再溶融することが防止でき、また、各層毎に順次積層することがないため、工程が複雑にならず簡略化できる。
【００１７】
副次的な効果として、このような部品内蔵基板１００によれば、受動部品である第２電子部品Ｔ２を第１積層基板１１と第２積層基板２１との間に位置するスペーサとしても機能し、さらに、この第２電子部品Ｔ２両端が、それぞれ導電性ペーストＰによって、第２電極１６および第３電極２６と接続されていることにより、基板が反り変形を起こした場合でも電気的接続不良の発生を低減することができる。
【００１８】
また、受動部品である第２電子部品Ｔ２を第１積層基板１１と第２積層基板２１との間に配して接続することにより、このような受動部品に接続する電極と基板間を接続する接続（ビア）の総数を削減することができ、部品内蔵基板１００のサイズ縮小化を図ることが可能となる。
また、第１積層基板１１と第２積層基板２１との間の距離を、凹部１４と凹部２４の内部に位置する第２電子部品Ｔ２の長さで設定することができ、その結果、第１積層基板１１と第２積層基板２１との間の距離を、第１電子部品Ｔ１が第２配線基板２７と接触しない程度に設定して部品内蔵基板１００の厚さ寸法のバラツキを小さくすることが可能となる。
【００１９】
以下、本発明に係る部品内蔵基板およびその製造方法の第２実施形態を、図面に基づいて説明する。
図２は、本実施形態における部品内蔵基板を示す断面図であり、図において、符号２００は、部品内蔵基板である。なお、第１実施形態の構成に対応する構成には同一の符号を付してある。
【００２０】
本実施形態における部品内蔵基板２００は、図２に示すように、第１配線基板１７と、第２配線基板２７と、第１電子部品Ｔ１と、第２電子部品Ｔ２と、第３電子部品Ｔ３と、第４電子部品Ｔ４と、を有するものとされ、厚さ方向で基板と基板との間に電子部品が配置される部品内蔵基板である。
【００２１】
本実施形態において、第１電子部品Ｔ１と第４電子部品Ｔ４とは、ＩＣチップなどとされ、また、第２電子部品Ｔ２と第３電子部品Ｔ３は、抵抗等の受動部品とされ、第２電子部品Ｔ２は、基板間接続受動部品とされ、第３電子部品Ｔ３は、第２電子部品Ｔ２とは異なる抵抗等の受動部品とされる。第２電子部品Ｔ２の一端Ｔ２ａおよび他端Ｔ２ｂは、それぞれ電気的に接続可能な端子とされている。第２電子部品Ｔ２の基板厚さ方向寸法は、少なくとも第１電子部品Ｔ１の厚さ寸法より大きく設定されるとともに、第３電子部品Ｔ３の厚さ寸法より大きく設定される。第１電子部品Ｔ１の厚さ寸法は、第３電子部品Ｔ３の厚さ寸法より大きく設定される。第１電子部品Ｔ１の厚さ寸法は、第１積層基板１１と第２積層基板２１との厚さ方向間隔よりも小さく設定される。第３電子部品Ｔ３の両端は、それぞれ電気的に接続可能な端子とされている。
【００２２】
本実施形態における部品内蔵基板２００においては、第１配線基板１７と第２配線基板２７とが、ガラスエポキシ等のリジット基板、ＬＣＰやポリイミドのＦＰＣ基板、ガラスクロス含有熱可塑性樹脂などのプリプレグを絶縁層として用いたプリント配線板を多層化した多層基板、プリント配線板同士の層間全体に、別途接着層を介在させて多層化を図る多層プリント配線板、または、同様の多層セラミック基板とされる。
【００２３】
第１配線基板１７は、第１積層基板１１の一方の面１１ａに第１電子部品Ｔ１と第２電子部品Ｔ２と第３電子部品Ｔ３とを載置して、スペーサ（絶縁スペーサ）Ｓが積層されたものである。
【００２４】
第１積層基板１１は、複数（この実施の形態では３枚）のプリント配線板１１Ａ，プリント配線板１１Ｂ，プリント配線板１１Ｃを積層したものである。これら複数のプリント配線板１１Ａ，プリント配線板１１Ｂ，プリント配線板１１Ｃどうしの間には、隣接するプリント配線板と接着する絶縁スペーサ１１Ｄ，１１Ｅが介在されて、プリント配線板１１Ａ，プリント配線板１１Ｂ，プリント配線板１１Ｃどうしは介在する絶縁スペーサ１１Ｄ，１１Ｅにより密に接着されて積層されるとともに、プリント配線板１１Ｃ表面には絶縁スペーサ１１Ｓが接着されている。第１積層基板１１は、プリント配線板１１Ａ，絶縁スペーサ１１Ｄ，プリント配線板１１Ｂ，絶縁スペーサ１１Ｅ，プリント配線板１１Ｃ，絶縁スペーサ１１Ｓの順に積層されている。
【００２５】
プリント配線板１１Ａ，プリント配線板１１Ｂ，プリント配線板１１Ｃは、それぞれの一面に必要に応じて導体パターン１２，１３，１６，１３Ａ，１６Ａが設けられ、これらの導体パターンは回路設計に応じてインナビア１３Ｖ，１６Ｖを介して適宜層間で接続されている。
具体的には、プリント配線板１１Ａには、導体パターンとして電極１６Ａ、配線１２、電極１６Ａが設けられ、プリント配線板１１Ｂには、導体パターンとして第２電極１６、電極１３Ａ、電極１３Ａ、第２電極１６が設けられ、プリント配線板１１Ｃには、導体パターンとして電極１５、電極１５、第１電極１３、第１電極１３、電極１５、電極１５が設けられている。
そして、プリント配線板１１Ａの電極１６Ａとプリント配線板１１Ｂの第２電極１６は、プリント配線板１１Ｂを貫通するインナビア１６Ｖによって層間接続され、プリント配線板１１Ｂの電極１３Ａとプリント配線板１１Ｃの第１電極１３はプリント配線板１１Ｃを貫通するインナビア１３Ｖによって層間接続されている。
【００２６】
第１積層基板１１の一方の面１１ａ側には、第２電極１６に対応する位置に凹部１４を設け、凹部１４内部に第２電極１６が露呈されている。また、第１積層基板１１の一方の面１１ａ側には、第１電極１３に対応する位置に凹部１３ａを設け、凹部１３ａ内部に第１電極１３が露呈されているとともに、電極１５に対応する位置に設けた凹部１５ａ内に電極１５が露呈されている。これら凹部１４、凹部１５ａ、凹部１３ａには、導電性ペーストＰが充填されており、第１電極１３と第１電子部品Ｔ１、電極１５と第３電子部品Ｔ３、および、第２電極１６と第２電子部品Ｔ２の一端Ｔ２ａが電気的に接続されている。
【００２７】
第２配線基板２７は、第２積層基板２１の他方の面２１ｂに第４電子部品Ｔ４を載置し、第１積層基板１１と対向する一方の面２１ａに第２電子部品Ｔ２が接続されて、スペーサ（絶縁スペーサ）Ｓが積層されたものである。
【００２８】
第２積層基板２１は、第１積層基板１１と同様に、絶縁スペーサ２１Ｓ，プリント配線板２１Ａ，絶縁スペーサ２１Ｄ，プリント配線板２１Ｂ，絶縁スペーサ２１Ｅ，プリント配線板２１Ｃ，絶縁スペーサ２１Ｆの順に積層されている。
【００２９】
プリント配線板２１Ｂには、第１積層基板１１側である一面２１ａ側に導体パターンとして第３電極２６が設けられ、第１積層基板１１と反対側である他面２１ｂ側に導体パターンとして電極２３Ａ、配線２２が設けられ、プリント配線板２１Ｃには、第１積層基板１１側である一面２１ａ側に導体パターンとし電極２６Ａが設けられ、第１積層基板１１と反対側である他面２１ｂ側に導体パターンとして第１電極２３が設けられ、ている。
そして、プリント配線板２１Ｂの第３電極２６とプリント配線板２１Ｃの電極２６Ａは、プリント配線板２１Ｂを貫通するインナビア２６Ｖによって層間接続され、プリント配線板２１Ｂの電極２３Ａとプリント配線板２１Ｃの第１電極２３はプリント配線板２１Ｃを貫通するインナビア２３Ｖによって層間接続されている。
【００３０】
第２積層基板２１の一方の面２１ａ側には、第３電極２６に対応する位置にプリント配線板２１Ａを貫通する凹部２４を設け、凹部２４内部に第３電極２６が露呈されている。また、第２積層基板１１の他方の面２１ｂ側には、第１電極２３に対応する位置に凹部２３ａを設け、凹部２３ａ内部に第１電極２３が露呈されている。これら凹部２４、凹部２３ａには、導電性ペーストＰが充填されており、第１電極２３と第４電子部品Ｔ４、第３電極２６と第２電子部品Ｔ２の他端Ｔ２ｂが電気的に接続されている。
【００３１】
それぞれの対応する第１配線基板１１の凹部１４と第２配線基板２１の凹部２４とがそれぞれ互いに対向する位置とされ、対応する凹部１４と凹部２４とがそれぞれ第２電子部品Ｔ２で接続されている。
第１配線基板１１の一方の面１１ａと第２配線基板２１の一方の面２１ａとは、それぞれ対向するように配置され、これらの間には、スペーサＳによって充填されている。スペーサ（絶縁スペーサ）Ｓは、接着材、プリプレグなどで形成される。
第１電子部品Ｔ１および第３電子部品Ｔ３は、第２電子部品Ｔ２が第１積層基板１１と第２積層基板２１との間隔を維持する支持体となっている。
【００３２】
以下、本実施形態における部品内蔵基板２００の製造方法を図面に基づいて説明する。
図３〜図１０は、本実施形態における部品内蔵基板の製造方法を示す工程図である。
【００３３】
本実施形態における部品内蔵基板２００の製造方法は、第１積層基板１１の一方の面１１ａに凹部１４を開口し、第１積層基板１１内部の第２電極（配線回路）１６を凹部１４内に露呈する工程と、第１積層基板１１の凹部１４、１３ａ、１５ａに導電ペーストＰを充填する工程と、第２積層基板２１に凹部２４を設け、第２積層基板２１内部の第２電極（配線回路）２６を凹部２４内に露呈する工程と、第２積層基板２１の凹部２６に導電ペーストＰを充填する工程と、第２電子部品Ｔ２および第１電子部品Ｔ１を第１積層基板１１表面に実装する工程と、第１配線基板１１と第２配線基板２１とを、それぞれの凹部１４，凹部２４が互いに対向する内面に向いて開口するように配して一括で加圧接着する一括積層工程とを有する。
【００３４】
第１配線基板１７の製造方法について説明する。
【００３５】
まず、図３に示すように、プリント配線板１１Ａ，絶縁スペーサ１１Ｄ，プリント配線板１１Ｂ，絶縁スペーサ１１Ｅ，プリント配線板１１Ｃの順に積層された第１積層基板１１を通常の方法によって製造する。この際、プリント配線板１１Ａには、導体パターンとして電極１６Ａ、配線１２、電極１６Ａを設け、プリント配線板１１Ｂには、第２電極１６、電極１３Ａ、電極１３Ａ、第２電極１６を設けておく。プリント配線板１１Ａの電極１６Ａとプリント配線板１１Ｂの第２電極１６は、プリント配線板１１Ｂを貫通するインナビア１６Ｖによって層間接続しておく。ここで、第２電極１６は、第１積層基板１１内部に形成された基板間接続用の受動部品を搭載するためのパッドとされる。
【００３６】
次いで、図４に示すように、プリント配線板１１Ｃ表面に部品搭載パッドとなる電極１５、電極１５、第１電極１３、第１電極１３、電極１５、電極１５を設ける。
【００３７】
次いで、図５に示すように、絶縁スペーサ１１Ｓとなる接着材かまたはプリプレグをプリント配線板１１Ｃ表面に仮貼する。
【００３８】
次いで、図６に示すように、レーザー加工または、ドリル等の機械加工によりビアとなる凹部１４，１５ａ，１３ａを形成する。凹部１４は第２電極１６が露出する深さまで、凹部１３ａは第１電極１３が露出する深さまで、凹部１５ａは電極１５が露出する深さまでとされる。
【００３９】
次いで、図７に示すように、ビア開口部である凹部１４，１５ａ，１３ａに焼結温度が１００〜２００℃の範囲とされ焼結後の温度耐性が２６０℃より高く設定され金属焼結型とされる導電性ペーストＰを印刷により充填する。
【００４０】
次いで、図８に示すように、ＩＣチップ（ベアチップ、ＷＬＰ）とされる第１電子部品Ｔ１、および、抵抗等の受動部品とされる第３電子部品Ｔ３を、汎用の搭載装置（マウンタ フリップチップボンダ等）により第１積層基板１１表面に実装する。この際、凹部１５ａ，１３ａに充填された導電性ペーストＰと第１電子部品Ｔ１、第３電子部品Ｔ３の端子が接続するように実装する。
同時に、基板間支持部材または基板間距離維持部材となる第２電子部品Ｔ２を凹部１４内部の導電性ペーストＰにその一端Ｔ２ａが埋没するように立設し、第２電子部品Ｔ２が第１積層基板１１の厚さ方向に所定の長さを有するように配置する。
【００４１】
次いで、図９に示すように、絶縁スペーサＳとする半硬化の接着材やプリプレグからなるスペーサＳ１，Ｓ２，Ｓ３を積層する。この際、第１積層基板１１における表面１１ａおよび第１電子部品Ｔ１、第３電子部品Ｔ３の高さの違いを緩和するために、エポキシ系接着材やプリプレグを用いて、第３電子部品Ｔ３の高さに対応した厚さとされるスペーサＳ１と、第３電子部品Ｔ３と第１電子部品Ｔ１との高さの差に対応した厚さとされるスペーサＳ２と、第１電子部品Ｔ１と第２電子部品Ｔ２との高さの差に対応した厚さとされるスペーサＳ３を積層する。スペーサＳ３の厚さは、第１電子部品Ｔ１と第２積層基板２１に接続される部分を除いた第２電子部品Ｔ２の高さに対応した厚さに設定される。
ここで、スペーサＳ１には、第１電子部品Ｔ１と第２電子部品Ｔ２と第３電子部品Ｔ３とに対応する開口が設けられ、スペーサＳ２には、第１電子部品Ｔ１と第２電子部品Ｔ２とに対応する開口が設けられ、スペーサＳ３には、第２電子部品Ｔ２に対応する開口が設けられており、これらの開口と各電子部品とを位置あわせして積層する。
このように第１配線基板１７を製造する。
【００４２】
次いで、図１０に示すように、第１積層基板１１と同様に、絶縁スペーサ２１Ｓ，プリント配線板２１Ａ，絶縁スペーサ２１Ｄ，プリント配線板２１Ｂ，絶縁スペーサ２１Ｅ，プリント配線板２１Ｃ，絶縁スペーサ２１Ｆの順に積層された第２積層基板２１を通常の方法によって製造する。
【００４３】
この際、第１積層基板１１と同様に、プリント配線板２１Ｂには、第１積層基板１１側である一面２１ａ側に導体パターンとして第３電極２６を設け、第１積層基板１１と反対側である他面２１ｂ側に導体パターンとして電極２３Ａ、配線２２を設け、プリント配線板２１Ｃには、第１積層基板１１側である一面２１ａ側に導体パターンとして電極２６Ａを設け、第１積層基板１１と反対側である他面２１ｂ側に導体パターンとして第１電極２３を設けておく。そして、プリント配線板２１Ｂの第３電極２６とプリント配線板２１Ｃの電極２６Ａは、プリント配線板２１Ｂを貫通するインナビア２６Ｖによって、プリント配線板２１Ｂの電極２３Ａとプリント配線板２１Ｃの第４電極２３はプリント配線板２１Ｃを貫通するインナビア２３Ｖによって層間接続しておく。同時に、第４電極２３には、絶縁スペーサ２１Ｆ表面まで貫通するビアＰを設けておく。
ここで、第３電極２６は、第２積層基板２１内部に形成された基板間接続用の受動部品を搭載するためのパッドとされる。
【００４４】
次いで、絶縁スペーサ２１Ｓとなる接着材かまたはプリプレグをプリント配線板２１Ａの一面２１ａ側に仮貼する。
次いで、レーザー加工または、ドリル等の機械加工によりビアとなる凹部２４を第３電極２６が露出する深さまで形成する。
次いで、ビア開口部である凹部２４に、第１積層基板１１と同様に、焼結温度が１００〜２００℃の範囲とされ焼結後の温度耐性が２６０℃より高く設定される導電性ペーストＰを印刷により充填する。
次いで、ＩＣチップ（ベアチップ、ＷＬＰ）とされる第４電子部品Ｔ４を、汎用の搭載装置（マウンタ フリップチップボンダ等）により第２積層基板２１他面２１ｂ側に実装する。この際、凹部２３ａに充填された導電性ペーストＰと第４電子部品Ｔ４の端子が接続するように実装する。
このように第２配線基板２７を製造する。
【００４５】
次いで、図１０に示すように、それぞれに電子部品が実装された第１積層基板１１および第２積層基板２１を互いの一方の面１１ａと一方の面２１ａとが対向するようにし、かつ凹部１４と凹部２４とが対向するように位置あわせして、第１積層基板１１および第２積層基板２１を外側から接近させ、凹部２４に第２電子部品Ｔ２の他端Ｔ２ｂが挿入されるように加圧する。同時に、半硬化の接着材やプリプレグからなるスペーサＳ１，Ｓ２，Ｓ３によって第１積層基板１１と第２積層基板２１との間を充填する。さらに、第１積層基板１１および第２積層基板２１を外側から厚さ方向に加圧するとともに、この際、一括加熱・加圧処理により接着する。この際の加熱温度は、導電性ペーストＰの焼結温度である１００〜２００℃の範囲に設定される。
【００４６】
これにより、図２に示すように、本実施形態における部品内蔵基板２００を製造する。
【００４７】
本実施形態における部品内蔵基板２００およびその製造方法によれば、例えば、直方体、円柱上のセラミックを主体とした基材表面に電解めっき等でＣｕやＳｎ等の金属薄膜を形成した受動部品とされる第２電子部品Ｔ２を、基板１１，２１の表面１１ａ，２１ａに対して、第２電子部品Ｔ２の長手方向が基板面１１ａ，２１ａと略直交する方向に搭載して多層ＰｏＰ基板の層間接続に使用するとともに、１００℃〜２００℃の範囲で硬化し、硬化後に融点がリフロー温度の２６０℃以上に上昇する導電性ペーストＰを凹部１４，２４に充填して、ＰｏＰ構造の層間接続のための受動部品Ｔ２と第２電極１６，２６とを接続することで、従来では困難であった多層ＰｏＰ基板を部品内蔵基板と受動部品実装技術を融合することで可能にするものである。
【００４８】
同時に、本実施形態によれば、表面実装前の基板１１にレーザーやドリルにより導電ペーストＰ充填のための凹部（ビア）１４，１５ａ，１３ａを開口し印刷により導電ペーストＰを充填して、この導電ペーストビア１４，１５，１３に受動部品Ｔ２，Ｔ３、ＩＣチップ（ベアチップ、ＷＬＰ）Ｔ１も実装し、基板１１，１２積層後には一括形成プロセスとして、積層する基板１１，１２の間には半硬化の接着材やプリプレグをスペーサＳとして用いることで、基板表面１１ａに実装された部品Ｔ１，Ｔ３の高さの違いによる一括での加圧プロセスにおける圧力ばらつきを緩和する。
【００４９】
本実施形態における部品内蔵基板２００およびその製造方法によれば、電子部品Ｔ１，Ｔ２，Ｔ３の接続、および、基板１１，１２の接続に導電性ペー ストＰを使用することから、多層化や部品実装後のリフロー工程によるハンダの再溶融が発生しない。また、印刷により導電性ペーストＰを開口（ビア）１４，１５ａ，１３ａ，２４に充填することから、一括で部品接続ビア、層間接続ビアを形成できる。また、一括で加熱・加圧することで、製造工程数を削減してコスト低減が可能で従来技術よりも有利となる。同時に、既存の部品Ｔ２を直接基板間接続に用いることから、高さ調整が容易である。
【００５０】
さらに、部品高さの違いを緩和するために、エポキシ系接着材やプリプレグからなるスペーサＳを用いるため、一括での加熱・加圧時の加圧ばらつきが生じにくく、さらに部品間隙には加熱・加圧時に上記接着材が部品間隙に流動することから、アンダーフィルを必要としない。さらに、基板１１，２１間を受動部品Ｔ２および接着材（スペーサ）Ｓで強固に接続するとともに接着材Ｓ（スペーサ）により部品Ｔ２周囲が覆われていることから、接着強度を向上し、衝撃などの外部応力に対しても従来構造に比べて耐性が高くなる。
【００５１】
この垂直に実装する第２電子部品Ｔ２においては、０６０３サイズや１００５サイズといった汎用の受動部品を利用することが可能であり、抵抗体としても利用することができる。このため、表面に実装する部品数を削減できるため、部品内蔵基板２００の基板サイズの縮小にも有効である。
図８に示すように、ベースとなる基板１１上に汎用の実装機によって表面実装部品Ｔ１，Ｔ３、層間接続用受動部品Ｔ２、スペーサＳ、個片化した積層する基板２１を実装できることから、コストの低減やスループットにおいても従来技術に比べて有利となる。また、シート状で積層することもできる。
【００５２】
以下、本発明に係る部品内蔵基板およびその製造方法の第３実施形態を、図面に基づいて説明する。
図１１は、本実施形態における部品内蔵基板を示す断面図であり、図において、符号３００は、部品内蔵基板である。なお、第２実施形態の構成に対応する構成には同一の符号を付してその説明を省略する。
【００５３】
本実施形態の部品内蔵基板３００は、３段スタックのＰｏＰ構造とされており、図１１に示すように、第１配線基板１７と、第２配線基板２７との間に、第５電子部品Ｔ５の実装された第３配線基板３７が設けられた構成とされている。
【００５４】
第３配線基板３７は、第３積層基板３１において、第２積層基板２１に対向する他方の面３１ｂに第５電子部品Ｔ５が載置されるとともに、他方の面３１ｂに設けられ導電性ペーストＰが充填された凹部３４’に第２電子部品Ｔ２１が立設されて第２積層基板２１と接続されるとともにスペーサ（絶縁スペーサ）Ｓ’が積層される。同時に、第３積層基板３１において、第１積層基板１１と対向する一方の面３１ａに設けられ導電性ペーストＰが充填された凹部３４に第２電子部品Ｔ２が接続されて第１積層基板１１と接続されるとともにスペーサ（絶縁スペーサ）Ｓが積層されている。
【００５５】
第３積層基板３１は、第２積層基板２１と同様に、第１積層基板１１側から第２積層基板２１側に向かって、絶縁スペーサ３１Ｓ，プリント配線板３１Ａ，絶縁スペーサ３１Ｄ，プリント配線板３１Ｂ，絶縁スペーサ３１Ｅ，プリント配線板３１Ｃ，絶縁スペーサ３１Ｆの順に積層されている。
【００５６】
プリント配線板３１Ｂには、第１積層基板１１側である一面３１ａ側に導体パターンとして電極３６が設けられ、第１積層基板１１と反対側である他面３１ｂ側に導体パターンとして電極３３Ａ、配線３２が設けられ、プリント配線板２１Ｃには、第１積層基板１１側である一面３１ａ側に導体パターンとし電極３６’が設けられ、第２積層基板２１側である他面３１ｂ側に導体パターンとして第５電極３３が設けられ、ている。
そして、プリント配線板３１Ｂの電極３６とプリント配線板３１Ｃの電極３６’は、プリント配線板３１Ｂを貫通するインナビア３６Ｖによって層間接続され、プリント配線板３１Ｂの電極３３Ａとプリント配線板３１Ｃの第５電極３３はプリント配線板３１Ｃを貫通するインナビア３３Ｖによって層間接続されている。
【００５７】
第３積層基板３１の一方の面３１ａ側には、電極３６に対応する位置にプリント配線板３１Ａを貫通する凹部３４を設け、凹部３４内部に電極３６が露呈されている。また、第３積層基板３１の他方の面３１ｂ側には、電極３６’に対応する位置にプリント配線板３１Ｃを貫通する凹部３４’を設けるとともに、第５電極３３に対応する位置に凹部３３ａを設け、凹部３３ａ内部に第５電極３３が露呈されている。これら凹部３４、凹部３４’、凹部３３ａには、導電性ペーストＰが充填されており、第５電極３３と第５電子部品Ｔ５、電極３６と第２電子部品Ｔ２の他端Ｔ２ｂ、電極３６’と第２電子部品Ｔ２１の一端Ｔ２１ａが電気的に接続されている。
【００５８】
それぞれの対応する第１配線基板１１の凹部１４と第３配線基板３１の凹部３４とがそれぞれ互いに対向する位置とされ、対応する凹部１４と凹部３４とがそれぞれ第２電子部品Ｔ２で接続されている。
第１配線基板１１の一方の面１１ａと第３配線基板３１の一方の面３１ａとは、それぞれ対向するように配置され、これらの間には、スペーサＳによって充填されている。スペーサ（絶縁スペーサ）Ｓは、接着材、プリプレグなどで形成される。
第１電子部品Ｔ１および第３電子部品Ｔ３は、第２電子部品Ｔ２が第１積層基板１１と第３積層基板３１との間隔を維持する支持体となっているので、第３配線基板３７と接触しないようになっている。
【００５９】
それぞれの対応する第３配線基板３１の凹部３４’と第２配線基板２１の凹部２４とがそれぞれ互いに対向する位置とされ、対応する凹部３４と凹部２４とがそれぞれ第２電子部品Ｔ２１で接続されている。
第３配線基板３１の他方の面３１ｂと第２配線基板２１の一方の面２１ａとは、それぞれ対向するように配置され、これらの間には、スペーサＳ’によって充填されている。スペーサ（絶縁スペーサ）Ｓ’は、接着材、プリプレグなどで形成される。
第５電子部品Ｔ５は、第２電子部品Ｔ２が第３積層基板３１と第２積層基板２１との間隔を維持する支持体となっているので、第２配線基板２７と接触しないようになっている。
【００６０】
以下、本実施形態における部品内蔵基板３００の製造方法を図面に基づいて説明する。
図１２は、本実施形態における部品内蔵基板の製造方法を示す工程図である。
【００６１】
まず、図３〜図９に示す第２実施形態と同様にして、第１配線基板１７を製造する。
【００６２】
次いで、図１０に示す第２実施形態と同様にして、第２配線基板２７を製造する。
【００６３】
次いで、図１２に示すように、第２積層基板２１と同様に、第１積層基板１１側から第２積層基板２１側に向かって、絶縁スペーサ３１Ｓ，プリント配線板３１Ａ，絶縁スペーサ３１Ｄ，プリント配線板３１Ｂ，絶縁スペーサ３１Ｅ，プリント配線板３１Ｃ，絶縁スペーサ３１Ｆの順に積層された第３積層基板３１を通常の方法によって製造する。
【００６４】
この際、第２積層基板２１と同様に、プリント配線板３１Ｂには、一面３１ａ側に電極３６を設け、他面３１ｂ側に電極３３Ａ、配線３２を設け、プリント配線板２１Ｃには、一面３１ａ側に電極３６’を設け、他面３１ｂ側に導体パターンとして第５電極３３を設けておく。
そして、プリント配線板３１Ｂの電極３６とプリント配線板３１Ｃの電極３６’は、プリント配線板３１Ｂを貫通するインナビア３６Ｖによって層間接続し、プリント配線板３１Ｂの電極３３Ａとプリント配線板３１Ｃの第５電極３３はプリント配線板３１Ｃを貫通するインナビア３３Ｖによって層間接続しておく。同時に、第３積層基板３１の他面３１ｂ側には、第５電極３３から絶縁スペーサ３１Ｆ表面まで貫通する凹部３３ａを設けてその内部に導電性ペーストＰを充填しておくとともに、電極３６’ から絶縁スペーサ３１Ｆ表面まで貫通する凹部３４’を設けてその内部に導電性ペーストＰを充填しておく。
ここで、電極３６は、第３積層基板３１内部に形成されて第１積層基板１１との基板間接続用の受動部品を搭載するためのパッドとされ、電極３６’ は、第３積層基板３１内部に形成されて第２積層基板２１との基板間接続用の受動部品を搭載するためのパッドとされる。
【００６５】
次いで、絶縁スペーサ３１Ｓとなる接着材かまたはプリプレグをプリント配線板３１Ａの一面３１ａ側に仮貼する。
次いで、レーザー加工または、ドリル等の機械加工によりビアとなる凹部３４を電極３６が露出する深さまで形成する。
次いで、ビア開口部である凹部２４に、第２積層基板２１と同様に、焼結温度が１００〜２００℃の範囲とされ焼結後の温度耐性が２６０℃より高く設定される導電性ペーストＰを印刷により充填する。
次いで、ＩＣチップ（ベアチップ、ＷＬＰ）とされる第５電子部品Ｔ５を、汎用の搭載装置（マウンタ フリップチップボンダ等）により第３積層基板３１の他面３１ｂ側に実装する。この際、凹部３３ａに充填された導電性ペーストＰと第５電子部品Ｔ５の端子が接続するように実装する。同時に、第２電子部品Ｔ２１を第３積層基板３１の一面３１ａ側に実装する。この際、第２電子部品Ｔ２１の他端部Ｔ２１ａを凹部３４’に挿入して立設するように実装する。
【００６６】
次いで、半硬化の接着材やプリプレグからなる絶縁スペーサＳ’ となるスペーサＳ４およびスペーサＳ５を積層する。この際、第３積層基板３１における表面３１ｂおよび第５電子部品Ｔ５の高さの違いを緩和するために、エポキシ系接着材やプリプレグを用いて、第５電子部品Ｔ５の高さに対応した厚さとされるスペーサＳ４と、第５電子部品Ｔ５と第２電子部品Ｔ２１との高さの差に対応した厚さとされるスペーサＳ５を積層する。スペーサＳ５の厚さは、第５電子部品Ｔ５と第２積層基板２１に接続される部分を除いた第２電子部品Ｔ２１の高さに対応した厚さに設定される。
ここで、スペーサＳ４には、第５電子部品Ｔ５と第２電子部品Ｔ２１とに対応する開口が設けられ、スペーサＳ５には、第２電子部品Ｔ２１とに対応する開口が設けられており、これらの開口と各電子部品とを位置あわせして積層する。
このように第３配線基板３７を製造する。
【００６７】
次いで、図１２に示すように、それぞれに電子部品が実装された第１積層基板１１、第２積層基板２１および第３積層基板３１を互いの一方の面１１ａと一方の面３１ａとが対向するとともに他方の面３１ｂと一方の面２１ａとが対向するようにし、かつ、凹部１４と凹部３４および凹部３４‘と凹部２４が対向するように位置あわせして第１積層基板１１、第２積層基板２１および第３積層基板３１の順番で積層する。そして、第１積層基板１１、第２積層基板２１および第３積層基板３１を外側から接近させ、凹部３４に第２電子部品Ｔ２の他端Ｔ２ｂが挿入されるとともに、凹部２４に第２電子部品Ｔ２１の他端Ｔ２１ｂが挿入されるように加圧する。同時に、半硬化の接着材やプリプレグからなるスペーサＳ１，Ｓ２，Ｓ３によって第１積層基板１１と第２積層基板２１との間を充填するとともに、スペーサＳ４，Ｓ５によって第３積層基板３１と第２積層基板２１との間を充填する。さらに、第１積層基板１１、第２積層基板２１および第３積層基板３１を外側から厚さ方向に加圧するとともに、この際、一括加熱・加圧処理により接着する。この際の加熱温度は、導電性ペーストＰの焼結温度である１００〜２００℃の範囲に設定される。
【００６８】
これにより、図１１に示すように、本実施形態における部品内蔵基板３００を製造する。
【００６９】
本実施形態によれば、上述した実施形態と同等の作用効果を奏することができるとともに、３段スタックのＰｏＰ構造に適用することにより、第１積層基板１１、第２積層基板２１および第３積層基板３１を一括加熱・加圧処理により接着・積層することで、さらなる作業工程の減少および製造コストの低減を図ることが可能となる。
【００７０】
以下、本発明に係る部品内蔵基板およびその製造方法の第４実施形態を、図面に基づいて説明する。
図１３は、本実施形態における部品内蔵基板を示す断面図、図１４は、本実施形態における部品内蔵基板の製造方法を示す工程図であり、図において、符号４００は、部品内蔵基板である。なお、第２、第３実施形態の構成に対応する構成には同一の符号を付してその説明を省略する。
【００７１】
本実施形態の部品内蔵基板４００は、第３実施形態と同様に３段スタックのＰｏＰ構造とされており、図１３に示すように、第２積層基板２１および第３積層基板３１が、いずれも両面実装基板とされて、第３電子部品Ｔ３’が第３積層基板３１の裏面３１ｂに実装され、第３電子部品Ｔ３”が第２積層基板２１の裏面２１ａに実装された構成とされている。
【００７２】
第３電子部品Ｔ３’および第３電子部品Ｔ３”は、第１積層基板１１の第３電子部品Ｔ３と同様の構成および実装状態とされる。
第３積層基板３１において、裏面３１ｂに凹部３５ａが形成され、この凹部３５ａに充填された導電性ペーストＰに第３電子部品Ｔ３’が接続されている。
第２積層基板２１において、裏面２１ａに凹部２５ａが形成され、この凹部２５ａに充填された導電性ペーストＰに第３電子部品Ｔ３”が接続されている。
【００７３】
第３電子部品Ｔ３’および第３電子部品Ｔ３”が実装されたことに伴って、絶縁スペーサＳ，Ｓ’がこれら第３電子部品Ｔ３’および第３電子部品Ｔ３”に対応するようになっている。具体的には、絶縁スペーサＳの厚さは、平面視して重なるように実装されている第１電子部品Ｔ１と第３電子部品Ｔ３’ との高さ寸法に対応するように厚さが設定されている。
【００７４】
同時に、第１積層基板１１と第３積層基板３１との基板間隔も第１電子部品Ｔ１と第３電子部品Ｔ３’ との高さ寸法に対応するように設定され、これに対応するために、第２電子部品Ｔ２の長さ寸法を、第３積層基板３１が片面実装基板とされた状態に比べて大きくするように変更する、あるいは、第２電子部品Ｔ２を凹部１４および凹部３４の導電性ペーストＰに挿入する長さ寸法が、第３積層基板３１が片面実装基板とされた状態に比べて小さくなるように変更するなどの対応が可能である。
【００７５】
また、絶縁スペーサＳ’の厚さは、第２積層基板２１が片面実装基板であったときに対して変更しないが、絶縁スペーサＳ’は、平面視して重ならないように実装されている第５電子部品Ｔ５と第３電子部品Ｔ３” との位置関係に対応して、その凹凸を埋めるように第３積層基板３１と第２積層基板２１との間を充填することになる。
【００７６】
以下、本実施形態における部品内蔵基板４００の製造方法を図面に基づいて説明する。
【００７７】
まず、第３実施形態と同様にして、第１配線基板１７を製造する。
この際、図１４に示すように、スペーサＳ３には、第３電子部品Ｔ３’の高さに対応した厚さとされるとともに、この第３電子部品Ｔ３’および第２電子部品Ｔ２に対応する開口Ｓ”が設けられたスペーサＳ６がさらに積層される。
【００７８】
次いで、図１２に示す第３実施形態と同様にして、第２配線基板２７および第３配線基板３７を製造するが、この際、裏面３１ｂと裏面２１ａに凹部３５ａ、電極３５、凹部２５ａ、電極２５を形成するとともに第３電子部品Ｔ３’と第３電子部品Ｔ３”を実装する。
また、この際、図１４に示すように、第２配線基板２７においては、スペーサＳ４の代わりに、スペーサＳ７、スペーサＳ８が積層され、この上に、図１２に示す第３実施形態と同様にして、スペーサＳ５が積層される。スペーサＳ７は、第３電子部品Ｔ３”と第２積層基板２１に接続される部分を除いた第２電子部品Ｔ２１の高さに対応した厚さに設定され、スペーサＳ８は、第３電子部品Ｔ３”と第５電子部品Ｔ５の高さの重なり合う厚さ寸法に対応した厚さに設定される。
また、スペーサＳ７には、第５電子部品Ｔ５と第２電子部品Ｔ２１とに対応する開口Ｓ”が設けられ、スペーサＳ８には、第３電子部品Ｔ３”と第２電子部品Ｔ２１とに対応する開口が設けられ、スペーサＳ５には、第５電子部品Ｔ５と第３電子部品Ｔ３”と第２電子部品Ｔ２１に対応する開口が設けられており、これらの開口と各電子部品とを位置あわせして積層する。
なお、スペーサＳ６およびスペーサＳ８，Ｓ５は、第３電子部品Ｔ３’、第３電子部品Ｔ３”と同じ側に積層しておくこともできる。
【００７９】
次いで、図１４に示すように、それぞれに電子部品が実装された第１積層基板１１、第２積層基板２１および第３積層基板３１を互いの一方の面１１ａと一方の面３１ａとが対向するとともに他方の面３１ｂと一方の面２１ａとが対向するようにし、かつ、凹部１４と凹部３４および凹部３４‘と凹部２４が対向するように位置あわせして第１積層基板１１、第２積層基板２１および第３積層基板３１の順番で積層する。そして、第１積層基板１１、第２積層基板２１および第３積層基板３１を外側から接近させ、凹部３４に第２電子部品Ｔ２の他端Ｔ２ｂが挿入されるとともに、凹部２４に第２電子部品Ｔ２１の他端Ｔ２１ｂが挿入されるように加圧する。同時に、半硬化の接着材やプリプレグからなるスペーサＳによって第１積層基板１１と第２積層基板２１との間を充填するとともに、スペーサＳ’によって第３積層基板３１と第２積層基板２１との間を充填する。さらに、第１積層基板１１、第２積層基板２１および第３積層基板３１を外側から厚さ方向に加圧するとともに、この際、一括加熱・加圧処理により接着する。この際の加熱温度は、導電性ペーストＰの焼結温度である１００〜２００℃の範囲に設定される。
【００８０】
これにより、図１３に示すように、本実施形態における部品内蔵基板４００を製造する。
【００８１】
以下、本発明に係る部品内蔵基板およびその製造方法の第５実施形態を、図面に基づいて説明する。
図１５は、本実施形態における部品内蔵基板を示す断面図、図１６は、本実施形態における部品内蔵基板の製造方法を示す工程図であり、図において、符号５００は、部品内蔵基板である。なお、第２、第３実施形態の構成に対応する構成には同一の符号を付してその説明を省略する。
【００８２】
本実施形態の部品内蔵基板５００は、第３実施形態と同様に３段スタックのＰｏＰ構造とされており、図１５に示すように、第１積層基板１１，第２積層基板２１および第３積層基板３１において、第１電子部品Ｔ１，第４電子部品Ｔ４、第５電子部品Ｔ５が、いずれも基板内部に実装された部品内蔵基板からなる構成とされている。
【００８３】
第１積層基板１１においては、プリント配線板１１Ｂに部品孔が貫通されて第１電子部品Ｔ１が配置される。また、プリント配線板１１Ａに凹部１３ａ’が形成されて導電性ペーストＰが充填され、プリント配線板１１Ａの他面１１ｂに電極１３’が形成されている。
【００８４】
第３積層基板３１においては、プリント配線板３１Ｂに部品孔が貫通されて第５電子部品Ｔ５が配置される。また、プリント配線板３１Ｃに凹部３３ａ’が形成されて導電性ペーストＰが充填され、プリント配線板２１Ｃの他面２１ｂに電極３３’が形成されている。
【００８５】
第２積層基板２１においては、プリント配線板２１Ｂに部品孔が貫通されて第４電子部品Ｔ４が配置される。また、プリント配線板２１Ｃに凹部２３ａ’が形成されて導電性ペーストＰが充填され、プリント配線板２１Ｃの他面２１ｂに電極３３’が形成されている。
【００８６】
以下、本実施形態における部品内蔵基板５００の製造方法を図面に基づいて説明する。
【００８７】
まず、第３実施形態と同様にして、第１電子部品Ｔ１が内部に実装された第１配線基板１７を製造する。次いで、第３実施形態と同様にして、第４電子部品Ｔ４が内部に実装された第２配線基板２７、および、第５電子部品Ｔ５が内部に実装された第３配線基板３７を製造する。なお、それぞれの基板に図示していないが第３電子部品Ｔ３，Ｔ３’，Ｔ３”を設けることもできる。
【００８８】
次いで、図１６に示すように、それぞれの内部に電子部品が実装された第１積層基板１１、第２積層基板２１および第３積層基板３１を互いの一方の面１１ａと一方の面３１ａとが対向するとともに他方の面３１ｂと一方の面２１ａとが対向するようにし、かつ、凹部１４と凹部３４および凹部３４‘と凹部２４が対向するように位置あわせして第１積層基板１１、第２積層基板２１および第３積層基板３１の順番で積層する。そして、第１積層基板１１、第２積層基板２１および第３積層基板３１を外側から接近させ、凹部３４に第２電子部品Ｔ２の他端Ｔ２ｂが挿入されるとともに、凹部２４に第２電子部品Ｔ２１の他端Ｔ２１ｂが挿入されるように加圧する。同時に、半硬化の接着材やプリプレグからなるスペーサＳ１，Ｓ２によって第１積層基板１１と第２積層基板２１との間を充填するとともに、スペーサＳ３によって第３積層基板３１と第２積層基板２１との間を充填する。さらに、第１積層基板１１、第２積層基板２１および第３積層基板３１を外側から厚さ方向に加圧するとともに、この際、一括加熱・加圧処理により接着する。この際の加熱温度は、導電性ペーストＰの焼結温度である１００〜２００℃の範囲に設定される。
【００８９】
これにより、図１５に示すように、本実施形態における部品内蔵基板５００を製造する。
【符号の説明】
【００９０】
１００，２００，３００，４００，５００…部品内蔵基板、１１…第１積層基板、１１ａ…一方の面、１３…第１電極、１４…凹部、１５…第３電極、１６…第２電極、１７…第１配線基板、２１…第２積層基板、２１ａ…一方の面、２３…第４電極、２４…凹部、２６…第３電極、２７…第２配線基板、Ｐ…導電性ペースト、Ｓ，Ｓ’…絶縁スペーサ、Ｔ１…第１電子部品、Ｔ２…第２電子部品、Ｔ２ａ…一端、Ｔ２ｂ…他端、
【特許請求の範囲】
【請求項１】
複数の配線板が積層された第１積層基板の一方の面に第１電子部品を載置する第１電極と、前記第１積層基板に凹部を設け、第１積層基板内部の配線回路が前記凹部内に露呈され、第２電子部品の一端と接続する第２電極とを備える第１配線基板と、
複数の配線板が積層された第２積層基板の一方の面に凹部を設け、第２積層基板内部の配線回路が前記凹部内に露呈され、第２電子部品の他端と接続する第３電極とを備える第２配線基板と、
前記第１電極に接続される第１電子部品と、
前記第２電極に一端が接続され、他端を第３電極に電気的に接続される第２電子部品と、を備えており、
前記第１配線基板と第２配線基板との一方の面はそれぞれの凹部が互いに対向する内面に向いて開口するように配されており、かつ、
各々の電子部品と各々の電極とは、導電性ペーストからなる層間導通部により接続されることを特徴とする部品内蔵基板。
【請求項２】
請求項１記載の部品内蔵基板であって、前記第１配線基板と第２配線基板間にはスペーサが配されていることを特徴とする部品内蔵基板。
【請求項３】
請求項１または２記載の部品内蔵基板であって、前記第１配線基板、第２配線基板の一方もしくは両方の内部には、部品が内蔵されていることを特徴とする部品内蔵基板。
【請求項４】
請求項１から３のいずれか一項記載の部品内蔵基板を製造する方法であって、
複数の配線板が積層された第１積層基板の一方の面に凹部を開口し、第１積層基板内部の配線回路を前記凹部内に露呈する工程と、
前記第１積層基板の凹部に導電ペーストを充填する工程と、
複数の配線板が積層された第２積層基板に凹部を設け、第２積層基板内部の配線回路を前記凹部内に露呈する工程と、
前記第２積層基板の凹部に導電ペーストを充填する工程と、
前記第２電子部品および前記第１電子部品を基板表面に実装する工程と、
前記第１配線基板と第２配線基板とを、それぞれの凹部が互いに対向する内面に向いて開口するように配して一括で加圧接着する一括積層工程とを有することを特徴とする部品内蔵基板の製造方法。
【請求項５】
請求項４記載の部品内蔵基板を製造する方法であって、
前記一括積層する工程において、前記第１配線基板と第２配線基板との間には、絶縁体スペーサを挟んで加圧接着されることを特徴とする部品内蔵基板の製造方法。
【請求項１】
複数の配線板が積層された第１積層基板の一方の面に第１電子部品を載置する第１電極と、前記第１積層基板に凹部を設け、第１積層基板内部の配線回路が前記凹部内に露呈され、第２電子部品の一端と接続する第２電極とを備える第１配線基板と、
複数の配線板が積層された第２積層基板の一方の面に凹部を設け、第２積層基板内部の配線回路が前記凹部内に露呈され、第２電子部品の他端と接続する第３電極とを備える第２配線基板と、
前記第１電極に接続される第１電子部品と、
前記第２電極に一端が接続され、他端を第３電極に電気的に接続される第２電子部品と、を備えており、
前記第１配線基板と第２配線基板との一方の面はそれぞれの凹部が互いに対向する内面に向いて開口するように配されており、かつ、
各々の電子部品と各々の電極とは、導電性ペーストからなる層間導通部により接続されることを特徴とする部品内蔵基板。
【請求項２】
請求項１記載の部品内蔵基板であって、前記第１配線基板と第２配線基板間にはスペーサが配されていることを特徴とする部品内蔵基板。
【請求項３】
請求項１または２記載の部品内蔵基板であって、前記第１配線基板、第２配線基板の一方もしくは両方の内部には、部品が内蔵されていることを特徴とする部品内蔵基板。
【請求項４】
請求項１から３のいずれか一項記載の部品内蔵基板を製造する方法であって、
複数の配線板が積層された第１積層基板の一方の面に凹部を開口し、第１積層基板内部の配線回路を前記凹部内に露呈する工程と、
前記第１積層基板の凹部に導電ペーストを充填する工程と、
複数の配線板が積層された第２積層基板に凹部を設け、第２積層基板内部の配線回路を前記凹部内に露呈する工程と、
前記第２積層基板の凹部に導電ペーストを充填する工程と、
前記第２電子部品および前記第１電子部品を基板表面に実装する工程と、
前記第１配線基板と第２配線基板とを、それぞれの凹部が互いに対向する内面に向いて開口するように配して一括で加圧接着する一括積層工程とを有することを特徴とする部品内蔵基板の製造方法。
【請求項５】
請求項４記載の部品内蔵基板を製造する方法であって、
前記一括積層する工程において、前記第１配線基板と第２配線基板との間には、絶縁体スペーサを挟んで加圧接着されることを特徴とする部品内蔵基板の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１３−５５２８４（Ｐ２０１３−５５２８４Ａ）
【公開日】平成２５年３月２１日（２０１３．３．２１）
【国際特許分類】
【出願番号】特願２０１１−１９３７７８（Ｐ２０１１−１９３７７８）
【出願日】平成２３年９月６日（２０１１．９．６）
【出願人】（０００００５１８６）株式会社フジクラ (4,463)
【Ｆターム（参考）】
【公開日】平成２５年３月２１日（２０１３．３．２１）
【国際特許分類】
【出願日】平成２３年９月６日（２０１１．９．６）
【出願人】（０００００５１８６）株式会社フジクラ (4,463)
【Ｆターム（参考）】
[ Back to top ]